JPH02103635A - Digital system - Google Patents
Digital systemInfo
- Publication number
- JPH02103635A JPH02103635A JP25624688A JP25624688A JPH02103635A JP H02103635 A JPH02103635 A JP H02103635A JP 25624688 A JP25624688 A JP 25624688A JP 25624688 A JP25624688 A JP 25624688A JP H02103635 A JPH02103635 A JP H02103635A
- Authority
- JP
- Japan
- Prior art keywords
- operation unit
- instruction
- exu
- succeeding
- pfu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルシステムに関し、特に読出し命令に
続く書込み命令が先行する命令による続出し以前に値更
新を行ってはならない制約を満たす命令キューを備える
ディジタルシステムに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital system, and particularly to an instruction queue that satisfies a constraint that a write instruction following a read instruction cannot update a value before being continued by a preceding instruction. The present invention relates to a digital system comprising:
従来、パイプライン化されたディジタルシステムでは、
先行動作ユニットによって書込みが行われる以前に後続
動作ユニットが必要なデータの読出しを終了していると
いう制約を満たすことが要求されている。このため、従
来のシステムでは、第２図に示すように、主記憶部ＭＳ
の命令格納領域■に先行動作ユニッ）ＰＦＵを、データ
格納領域りと作業領域Ｗに後続動作ユニットＥＸＵを夫
々接続し、かつ先行動作ユニットＰＦＵと後続動作ユニ
ットＥＸＵとの間の計算に必要な情報の受は渡しにはフ
ェッチした命令を順次格納しておく命令キューＩＱを接
続している。Traditionally, in pipelined digital systems,
It is required to satisfy the constraint that the subsequent operation unit finishes reading the necessary data before the write is performed by the preceding operation unit. Therefore, in the conventional system, as shown in FIG.
A preceding operation unit (PFU) is connected to the instruction storage area (■), a subsequent operation unit (EXU) is connected to the data storage area and work area (W), and information necessary for calculation between the preceding operation unit PFU and the subsequent operation unit EXU is connected. An instruction queue IQ for sequentially storing fetched instructions is connected to the receiving and passing terminals.
そして、先行動作ユニットＰＦＵが主記憶部ＭＳに対し
て情報の書込みを行うことはできないように構成し、或
いは書込みを可能とした場合でも、書込みを充分遅らせ
て後続動作ユニットの動作を阻害しないように構成して
いる。The configuration is such that the preceding operating unit PFU cannot write information to the main memory unit MS, or even if writing is possible, the writing is sufficiently delayed so that the operation of the subsequent operating unit is not inhibited. It is composed of
上述した従来のシステムでは、先行動作ユニットによる
書込みを不能とした場合には、命令セ・ントによって効
果的な負荷分散が困難になるという問題がある。また、
書込みを遅らせるようにし大場合には、性能のボトルネ
ックになるという間９があり、いずれにしても充分な性
能を達成することは困難である。In the conventional system described above, there is a problem in that when writing by a preceding operation unit is disabled, effective load distribution becomes difficult due to instruction sent. Also,
If writing is delayed, it becomes a bottleneck in performance, and in any case, it is difficult to achieve sufficient performance.
本発明は特殊な命令セットの場合でも充分な性能を達成
することができるディジタルシステムを提供することを
目的とする。An object of the present invention is to provide a digital system that can achieve sufficient performance even with a special instruction set.
本発明のディジタルシステムは、先行動作ユニットを主
記憶部の命令領域、データ領域、及び作業領域の全てに
アクセス可能に構成するとともに先行動作ユニットと後
続動作ユニットとを、後梢動作ユニットの命令、オペラ
ンド等の全てを格納可能な命令全オペランドキューによ
って接続している。In the digital system of the present invention, the preceding operation unit is configured to be able to access all of the instruction area, data area, and work area of the main memory, and the preceding operation unit and the subsequent operation unit are configured to be able to access the instructions of the subsequent operation unit, They are connected by an instruction all-operand queue that can store all operands.
〔作用〕
上述した構成では、後続動作ユニットが命令全オペラン
ドキューに格納されたデータに基づいて処理を行う間に
、先行動作ユニットは主記憶部の内容を更新することが
可能となり、先行動作ユニットと後続動作ユニットとの
間の制約を満足させる。[Operation] In the above-described configuration, while the subsequent operation unit performs processing based on the data stored in the instruction all-operand queue, the preceding operation unit can update the contents of the main memory. and the subsequent operating unit.
次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
主記憶部ＭＳは、命令領域Ｉ、データ領域り、及び作業
領域Ｗを有しており、先行動作ユニッ）ＰＦＵは、これ
らの全ての領域に接続してこれらをアクセスすることが
できる。また、後続動作ユニットＥｘＵはデータ領域り
２作業領域Ｗに接続し、所要の処理を行う。The main memory unit MS has an instruction area I, a data area, and a work area W, and the advance operation unit (PFU) can connect to and access all of these areas. Further, the subsequent operation unit ExU is connected to the data area and two work areas W, and performs necessary processing.
そして、先行動作ユニッ）ＰＦＵと後続動作二二ッ）Ｅ
ＸＵとは、後続動作ユニットＥＸＵが必要とする命令、
オペランド等の全てを格納可能な命令全オペランドキュ
ー１０Ｑによって接続している。Then, the preceding operation unit) PFU and the subsequent operation unit 2) E
XU is an instruction required by the subsequent operation unit EXU,
They are connected by an instruction all-operand queue 10Q that can store all operands.
この構成によれば、先行動作ユニッ）ＰＦＵが命令領域
Ｉから命令をフェッチすると、後続動作ユニットＥＸＵ
が必要とされる命令、オペランド等の全てを命令全オペ
ランドキューＩＯＱに格納する。そして、後続動作ユニ
ットＥＸＵは、この命令全オペランドキュー１０Ｑに格
納されたデータに基づいて処理を行う。この間、先行動
作ユニットＰＦＵは、後続動作ユニッ）ＥＸＵがその読
出しを終了するのを待つことなく、主記憶部ＭＳに対す
る書込みを実行する。According to this configuration, when the preceding operation unit (PFU) fetches an instruction from the instruction area I, the subsequent operation unit (EXU) fetches an instruction from the instruction area I.
stores all required instructions, operands, etc. in the instruction all-operand queue IOQ. Subsequent operation unit EXU then performs processing based on the data stored in this instruction all-operand queue 10Q. During this time, the preceding operating unit PFU executes writing to the main memory unit MS without waiting for the subsequent operating unit EXU to finish its reading.
したがって、先行動作ユニッ）ＰＦＵが書込みを行う以
前に後続動作ユニットＥＸＵが読出しを行わなければな
いらいという制約を満たし、特殊な命令でも充分な性能
を発揮させることが可能となる。Therefore, the constraint that the subsequent operation unit EXU must read before the preceding operation unit PFU performs writing is satisfied, and sufficient performance can be achieved even with special instructions.
なお、主記憶部ＭＳは、必ずしもメモリで構成する必要
はなく、一部或いは全てがレジスタやレジスタアレイで
あってもよい。また、本発明は所謂コンピュータにのみ
限定されるものでないことは言うまでもない。Note that the main storage unit MS does not necessarily need to be composed of memory, and may be partially or entirely composed of registers or register arrays. Furthermore, it goes without saying that the present invention is not limited to so-called computers.
以上説明したように本発明は、先行動作ユニットと後続
動作ユニットとを命令、オペランド等の全てを格納可能
な命令全オペランドキューによって接続しているので、
後続動作ユニットが命令全オペランドキューに格納され
たデータに基づいて処理を行う間に、先行動作ユニット
は主記憶部の内容を更新することが可能となり、先行動
作ユニットと後続動作ユニットとの間の制約を満足させ
、特殊な命令の場合でも充分な性能を達成できる効果が
ある。As explained above, in the present invention, the preceding operation unit and the following operation unit are connected by an instruction all-operand queue that can store all instructions, operands, etc.
While the succeeding operating unit performs processing based on the data stored in the instruction all-operand queue, the preceding operating unit is able to update the contents of the main memory, and the information between the preceding operating unit and the following operating unit is This has the effect of satisfying the constraints and achieving sufficient performance even in the case of special instructions.
第１図は本発明の一実施例のブロック構成図、第２図は
従来の一例のブロック構成図である。
ＭＳ・・・主記憶部、■・・・命令格納領域、Ｄ・・・
データ格納領域、Ｗ・・・作業領域、ＰＦＵ・・・先行
動作ユニット、ＥＸＵ・・・後続動作ユニット、ＩＯＱ
・・・命令全オペランドキュー ＩＱ・・・命令キュー
第
図
第２
図FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional example. MS...Main memory, ■...Instruction storage area, D...
Data storage area, W... working area, PFU... preceding operating unit, EXU... following operating unit, IOQ
...Instruction all operand queue IQ...Instruction queue Figure 2
Claims (1)
トをパイプライン化したディジタルシステムにおいて、
前記先行動作ユニットを主記憶部の命令領域、データ領
域、及び作業領域の全てにアクセス可能に構成するとと
もに、先行動作ユニットと後続動作ユニットとを、後続
動作ユニットの命令、オペランド等の全てを格納可能な
命令全オペランドキューによって接続したことを特徴と
するディジタルシステム。1. In a digital system in which the main memory, preceding operation unit, and subsequent operation unit are pipelined,
The preceding operation unit is configured to be able to access all of the instruction area, data area, and work area of the main memory, and the preceding operation unit and the subsequent operation unit store all instructions, operands, etc. of the subsequent operation unit. A digital system characterized in that all possible instructions are connected by an operand queue.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25624688A JPH02103635A (en) | 1988-10-12 | 1988-10-12 | Digital system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25624688A JPH02103635A (en) | 1988-10-12 | 1988-10-12 | Digital system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02103635A true JPH02103635A (en) | 1990-04-16 |
Family
ID=17289969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25624688A Pending JPH02103635A (en) | 1988-10-12 | 1988-10-12 | Digital system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103635A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010007990A (en) * | 2008-06-27 | 2010-01-14 | Ryoju Estate Co Ltd | Ventilator and ventilation system |
-
1988
- 1988-10-12 JP JP25624688A patent/JPH02103635A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010007990A (en) * | 2008-06-27 | 2010-01-14 | Ryoju Estate Co Ltd | Ventilator and ventilation system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0437044B1 (en) | Data processing system with instruction tag apparatus | |
| US5226164A (en) | Millicode register management and pipeline reset | |
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| JPH0673105B2 (en) | Instruction pipeline type microprocessor | |
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH03233630A (en) | Information processor | |
| JPS59114677A (en) | Vector processor | |
| JPH02103635A (en) | Digital system | |
| US5926645A (en) | Method and system for enabling multiple store instruction completions in a processing system | |
| JP2894438B2 (en) | Pipeline processing equipment | |
| JP2814683B2 (en) | Instruction processing unit | |
| JPH0222413B2 (en) | ||
| JPH07114509A (en) | Memory access device | |
| JPS61194566A (en) | Vector data reference control system | |
| JP3668643B2 (en) | Information processing device | |
| JP2883488B2 (en) | Instruction processing unit | |
| JP2671161B2 (en) | Register interference check method | |
| JPH02301830A (en) | Information processing system | |
| JPH04181331A (en) | Instruction retry system | |
| JP2842024B2 (en) | Register file circuit | |
| JPS61143850A (en) | Processor | |
| JPH02100142A (en) | Saving and restoring system for arbitrary register | |
| JPH027129A (en) | Arithmetic processing unit | |
| JPH0553804A (en) | Parallel processor | |
| JPH04245333A (en) | Information processor |