JPH02103610A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路の低消費電力化に関する。

〔発明の概要〕

本発明は、ソフトウェアによる制御可能な半導体集積回
路において、内蔵された定電圧回路より出力される電圧
を、プログラム待機中に半導体集積回路に供給すること
により、従来よりも低消費電力化を実現することが出来
るようにしたものである。

〔従来の技術〕

従来、プログラム待機中に発振クロ７りを停止させ、デ
ータのみを保持する状態にして、低消費電力化を図る方
法が知られていた。

〔発明が解決しようとする課題〕

しかし、従来の技術ではプログラム待機中も電源電圧は
通常動作時と変わらないため、低消費電力化のための大
きな効果は望めないという欠点があった０本発明は、従
来のこのような欠点を解決するために、プログラム待機
中に電源電圧を切替え、より低い電源電圧とすることで
、従来よりも低消費電力化を図ることを目的としている
。

〔課題を解決するための手段〕

上記課題を解決するために、本発明はプログラム待機中
に、電源電圧を内蔵された定電圧回路より発生する通常
動作時よりも低い電圧に切替えることにより、低消費電
力化を実現出来るようにした。

〔作用〕

ソフトウェアによる制御可能な半導体集積回路において
、プログラム上の命令により、プログラム待機状態に入
るとともに、内蔵された定電圧回路が動作し、を源電圧
が通常の電圧から定電圧回路より発生される通常の電圧
より低い電圧に切替えることにより、プログラム待機中
の消費電力をより低減することが出来る。

〔実施例〕

以下に本発明の実施例を図面に基づいて詳細に説明する
。まず電源の一端である高電位ＶＤＤの端子をＧＮＤと
した場合の実施例を第１図に示す。

第１図において、通常動作時は、定電圧回路３と電源の
他端である低電位■ＳＳの端子との間に接続される定電
圧回路スイッチ８を制御するために入力端子６から入力
される定電圧回路制御信号により、定電圧回路３は停止
され、集積回路５には低電位ｖＳＳが供給される０次に
プログラム上の命令により、プログラム待機状態に入る
と、まず入力端子６から入力される定電圧回路制御信号
により定電圧回路スイッチ８が導通し定電圧回路３に低
電位ｖＳＳの端子が接続されて、出力端子４から定電圧
Ｖｒｅｆが出力される。その後ＶＳＳ切替え装置９ａの
入力端子７ａから入力されるＶＳＳ切替え装置制御信号
によりＶＳＳ切替え装置９ａが動作し、集積回路の低電
位ｖＳＳが定電圧Ｖｒｅｆに切替えられる。この結果、
集積回路５は通常動作時よりも低電圧で動作することに
なり、プログラム待機中の低消費電力化を実現すること
ができる。通常動作に復帰する際は、前記手順とは逆に
、まず■ＳＳ切替え装置９ａが定電圧Ｖｒｅｆ側から低
電位ＶＳＳ側に切替えられ、次に定電圧回路スインチ８
が遮断され定電圧回路３が停止する。次に電源電圧の低
電位ＶＳＳをＧＮＤとした場合の実施例を第２図に示す
。この場合は定電圧回路スイッチ８及びＶＤＤ切替え装
置９ｂが高電位ＶＤＤに接続される以外は前記手順と同
様である。なお、７ｂはＶＤＤ切替え装置９ｂの入力端
子である。

〔発明の効果〕

以上説明したように、この発明はプログラム上の命令に
よりプログラム待機中に内蔵された定電圧回路３が作動
し、低電源電圧とすることによって、プログラム待機中
の消費電力を低減する効果がある。

【図面の簡単な説明】

第１図は、本発明を高電位側をＧＮＤとした時のブロッ
ク図、第２図は本発明を低電位側をＧＮＤとした時のブ
ロック図である。 ＶＤＤ　　・　・ ＶＳＳ　・　・ Ｖｒｅｆ　　Φ ３　・　・　・　・ ５　・　・　・　・ ６、　７ａ。 ８　・　・　・　・ ９ａ　・　・　・ ９　ｂ　・　・　・ 高電位 低電位 定電圧 定電圧回路 集積回路 ｂ・・・入力端子 定電圧回路スイッチ ＶＳＳ切替え装置 ＶＤＤ切替え装置 以上 定電ユ回路円叡東積回路のアロツ７図 第１図 ｔの足・電圧回路口、穴果槓回路のアロ・、７図臀２図

Claims (1)

【特許請求の範囲】
1. 半導体集積回路において、内蔵された定電圧回路及び内
   蔵された電源電圧切替え装置をソフトウェアで制御して
   電源を切替えることにより低消費電力化を行うことを特
   徴とする半導体装置。