JPH02102467A - 非接触テスト法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置（ＬＳＩ）における不良部分を救済
するためのテスト、所謂リダンダンシーテストにおいて
用いる非接触テスト法に関するものである。

〔従来の技術〕

第１０図は従来における不良部分（以下不良ビットとい
う）救済テストのフローチャートである。

先ずステップＳ１において、第１１図に示す如きり、Ｓ
Ｉテスト装置を用いてウェーハテストを行い、各メモリ
ＬＳＩチップ中の不良ビットを選択するアドレス、即ち
不良アドレスを全て抽出する。次に抽出した全ての不良
ビットに対してメモリＬＳＩチップに予め設けである金
歯ビットに置換することが出来るか否かを判断しくステ
ップＳ２）、全ての不良ビットに対して金歯ビットとの
置換が可能と判断したときはメモリＬＳＩ内に設けられ
ているリンク２１（第１２図参照）の切断領域２１ａの
座標を算出しくステップＳ３）、また金歯ビットへの置
換不可能な不良ビットが存在すると判断したときは当該
メモリＬＳＩを不良品と判断し、その処理を行う　（ス
テップＳ４）。

次にステップＳ５において、ステップＳ３で算出された
第１２図に示す如きリンク２１の切断領域２１ａを表す
座標に基づき、レーザ加工機を用いて切断領域２１ａに
対する切断加工を行い、その後再度リンク切断後のメモ
リＬＳＩにつき第１１図に示すＬＳＩテスト装置を用い
て全ビットに対してテストし、不良ビットが存在するか
否かを確認しくステップＳ６）、不良ビットが存在しな
いことが確認されるとそのメモリＬＳＩは良品と判断し
て次工程に送り　（ステップＳ７）、また良品と判断出
来ない場合には不良品とし、その処理を行うか、または
ステップＳ２に戻って再度前述した過程を反復する（ス
テップＳ８）。

第１１図は従来用いられているＬＳＩテスト装置の模式
図であり、二次元的に高精度に移動位置決め可能な移動
調節機構５を備えたチャック４上につ工−ハ３を固定し
、チャック４の上方に配したプローブカード基板６から
その下方に延在させであるプローブ針７及びマニュピレ
ータ９ａプローブ針９をウェーハ３のメモリＬＳＩに接
触させ、該メモリＬＳＩ　とこれにプローブ針７、或い
はマニュピレータ付プローブ針９、フィードスルー８を
介して接続されたＬＳＩテスト装置本体１との間に信号
の授受を行わせ、不良ビットの抽出等を行うようになっ
ている。

〔発明が解決しようとする課題〕

ところで上述した如き従来の半導体装置（ＬＳＩ）のテ
スト法では次のような問題がある。

■　不良ビットを金歯ビットに置換すべくレーザ加工に
よってリンクを切断した後、再び第１１図に示すＬＳＩ
テスト装置を用いて全ビットに対してテストを行うため
、ＬＳＩの規模が大きくなるとテストに要する時間が膨
大となる。

■　リンク２１をレーザビームで切断加工後、再びＬＳ
Ｉテスト装置の機械的プローブを対象領域に接触させて
電気信号の授受を行うが、対象領域は微細寸法設計であ
るため、これにプローブを接触することが難しく、また
たとえ接触させ得ても不安定で、精度のよい測定が出来
ない。

■　切断加工されたリンク２１の切断状態の確認は切断
か否かを確認するに留まり、形状確認が行われておらず
、切断状態の確実性、安定性を判断出来ない。

本発明はかかる事情に鑑みなされたものであって、その
目的とするところは切断領域の形状確認、電気信号の測
定を非接触で行うことが出来て測定精度が高く、しかも
作業時間の大幅な短縮を可能とした非接触テスト法を提
供するにある。

〔課題を解決するための手段〕

本発明に係る非接触テスト法は、ストロボ走査形電子顕
微鏡を用いて半導体装置内部における被テスト部分の電
気信号を半導体装置と非接触の状態で測定し、この測定
データを予め求めてある期待データと比較して被テスト
部分の可否を判断する。

〔作用〕

本発明にあっては切断加工を施した領域の電気信号デー
タ、形状データを非接触で得、この測定データと予め求
めてある期待データとの対比によって可否の判断が可能
となる。

〔実施例〕

以下本発明を図面に基づき具体的に説明する。

第１図は本発明に係る非接触テスト法の過程を示すフロ
ーチャートである。ステップＳ１からステップＳ５まで
の過程は、第１θ図に示す従来方法と同じであり、先ず
ステップＳ１において、後述する第２図に示す如きＬＳ
Ｉテスト装置を用いてウェーハテストを行い、半導体装
置、例えばメモリＬＳＩ中の不良ビットをこれを選択す
るアドレス、即ち不良アドレスとして全て抽出する。次
に抽出した全ての不良ビットに対して、メモリＬＳＩチ
ップに予め設けである金歯ビットを用いて置換すること
が出来るか否かを判断しくステップＳ２）、全ての不良
ビットに対して金歯ビットとの置換が可能と判断したと
きはメモリＬＳＩ内に設けられているリンク２１（第４
図（ロ）参照）の切断領域２１ａの座標を算出しくステ
ップＳ３）、また金歯ビットへの置換不可能な不良ビッ
トが存在すると判断したときは当該メモリＬＳＩを不良
品と判断し、その処理を行う　（ステップＳ４）。

次にステップＳ５において、ステップＳ３で算出された
切断領域２１ａの座標に基づき、同じく第３図に示す如
きレーザ加工機を用いて所定のリンク２１の切断領域２
１ａに対し切断加工を行い、その後再び第２図に示すＬ
ＳＩテスト装置を用いて不良アドレス信号のみをＬＳＩ
テスト装置本体１からメモリＬＳＩに印加し、リンクの
切断状態を判断しくステップＳ６）、当該切断リンク２
１の形状及び切断確認により良品と判断されたときは次
工程に移送し（ステップＳ７）、また当該リンクの切断
が確認出来ない場合、例えば電気信号不良、形状不良が
存する場合は不良品と判定し、その処理を行うか、また
はステップＳ２に戻って上述した過程を反復する　（ス
テップ５８）。

次に上記した主要ステップにおいて使用する機器及びプ
ロセスの内容について具体的に説明する。

（ＬＳＩテスト装置） 第２図は本発明方法に用いるＬＳＩテスト装置の模式図
であり、図中１はＬＳＩテスト装置本体、２はストロボ
走査形電子顕微鏡、３はウェーハ、４はチャック、６は
プローブカード基板、７はプローブ針、８はフィードス
ルーを示している。ストロボ走査形電子顕微鏡２のケー
シング２ａ内の下部に、平面上で二次元的に精密な移動
位置決め可能な移動調節機構５を備えたチャック４が配
置され、このチャック４上にウェーハ３が固定されるよ
うにしである。チャック４の上方にはプローブカード基
板６が配置され、このプローブカード基板６からその下
方に向けてプローブ針７が延在せしめられており、該プ
ローブ針７をウェーハ３のメモＩＪＬＳＩにおける対象
領域に接触させることにより、メモリＬＳＩとプローブ
針７．プロピ−カード基板６、フィードスルー８を介し
てＬＳＩテスト装置本体１との間に電気信号の授受を行
わせて不良ビットの抽出が行われる。

また、ケーシング２ａの上部壁中央には、鏡筒１０がプ
ローブカード基板６と同心状に設け、この鏡筒１０内に
電子銃１１及びその下方にブランキング電極１２ａ、　
１２ｂを設けてあり、電子銃１１から反射された電子（
−次電子）ビームＥＢをブランキング電極１２ａ、　１
２ｂにてパルス化してウェーハ３のメモリＬＳＩ上に照
射せしめるようになっている。

１３は二次電子の検出器であって、電子ビームＥＢをウ
ェーハ３におけるメモリＬＳＩの所定領域に投射したと
き、その表面から発生する二次電子を補足し、その検出
信号を増幅器１４へ出力するようになっている。増幅器
１４で増幅された信号は、データ保持部１５へ入力され
る。この検出信号からはつ工−ハ表面の材質、形状、電
位に応じたコントラスト像（これをＳＥＭ像という）が
得られ、例えば材質、形状についてのコントラスト像は
第５図に示す如（であり、また電位の分布差により得ら
れるコントラスト像（電圧コントラスト像という）は第
６図に示す如くである。これらＳＥＭ像、電圧コントラ
スト像は電子ビームＥＢを所定範囲に照射して得られる
面的領域についての像である。更にこれらとは別にＳＥ
Ｍ像の一つとして第８図に示す如きストロボ波形（像）
も得られる。このようなＳＥＭ像、コントラスト像、ス
トロボ波形（像）をデータ保持部１５に保持し、これら
を用いて後述する如くリンク切断後にその形状、電気信
号の確認を行う。

（レーザ加工機） 第３図は本発明方法において用いられるレーザ加工機を
示す模式図であり、チャック４上につ工−ハ３を固定し
、その上方からレーザビームＬＢを所定メモリＬＳＩの
対象領域に投射し、不良ビットを金偏ビットに置換する
ためのリンク２１の切断加工を行う。

第４図（イ）は−のメモリＬＳＩチップの拡大図、第４
図（ロ）はリンク２１の切断領域２１ａ（ハツチングを
付して示す部分）を含むその周辺部のレイアウトデータ
、第４図（ハ）は第４図（ロ）のハーバ線による拡大断
面図であり、リンク２１は基板表面に形成したアルミニ
ウム材料製の配線２２上に厚さ６０００人程度０ＳｔＱ
□膜２３を隔てて形成され、厚さ３０００人程度０ＷＳ
ｉＳｉ線上４上さ１０００人程度０ポリシリコン線２５
を積層形成して構成されており、リンク２１の切断加工
は切断領域２１ａにおいてポリシリコン線２５．ＷＳｉ
線２４をレーザビームを用いて溶融切断することにより
行われる。

（リンクの切断確認） ＬＳＩテスト装置本体１から、ステップＳ１で既に抽出
されている不良アドレスをウェーハ３の所定メモリＬＳ
Ｉへ印加し、第６図に示す如き電圧コントラスト像を得
る。この操作は、メモリＬＳＩの不良アドレスとリンク
２１の切断領域２１ａとは対応しているからチャック４
を移動してメモリしＳｌの該当リンク２１を電子ビーム
ＥＢの投射城下に移動して電圧コントラスト像を得る。

この電圧コントラスト像中において黒く表れている領域
（ハツチングを施している部分）の電圧はハイレベル、
白く表れている領域の電圧はローレベルとなる。なおこ
の電圧コントラスト像中にも他の形状、材質等に応じた
コントラスト像も表しである。

次にこの電圧コントラスト像及び第９図に示す如きスト
ロボ波形（像）に基づいてこれが適正な像、即ち適正な
レーザ加工の結果書られるべき像か否かを判断するが、
いま説明をより具体化するため、第４図（ロ）に示すレ
イアウト図は第７図に示す置換回路の一部に対応してい
るものとする。

第７図は置換回路の一部を示しており、図中ＴｒｏｔＴ
ｒ、・・・Ｔｒ、はトランジスタ、Ｖｃｃは電源電圧、
　ＧＮＤはグランド電位、　Ｎｉｌ　Ｎ２＋　Ｎ３．　
Ｎ４はノード、Ｌｌ。

Ｌ２・・・はリンク、Ｇ、、　ｃｚはインバータ回路を
示しており、またＮＡＤは通常アドレスディスエーブル
／イネーブル信号、ＳＡＥは金歯ビットディスエーブル
・イネーブル信号、ＲＡｏ　、　ＲＡｏ　、・・・ＲＡ
、　、　ＲＡ。

はアドレス信号を示している。

第６図における電圧コントラスト像中の切断領域２１ａ
は第７図のリンクＬ、に、また■、■位置は同じく置換
回路中のノードＮ、に　、更に■、■はノードＮ４に夫
々対応するものとする。このときのアドレス入力ではノ
ードＮ１はハイレベルであって、電圧コントラスト像中
では黒く、またノードＮ４はローレベルであって、電圧
コントラスト像では白く夫々表れたものとする。

リンクの切断が正常か否かの判定については画像比較法
、マトリックス法が考えられる。

（画像比較法） 第６図に示す電圧コントラスト像と第８図に示す如き期
待論理値付レイアウトデータとに基づき判定する。第８
図に示す期待論理値付レイアウトデータはリンク２１の
製作時におけるマスクデータを重ね合わせて得たレイア
ウトデータ上に、リンクの正常位置が切断されたものと
して、これに不良アドレス信号を入力したときに示す論
理値、（例えば１は黒、０は白）を合わせて表示したも
のである。

第６図に示す電圧コントラスト像と、第８図に示す期待
論理値付レイアウトデータとを、夫々の基準座標（Ｘ、
Ｙ）を重ね合わせ、両像におけるビットデータを差し引
きする。両像は夫々の画素は１画素を例えば８ビツト長
で記憶しておき、画素の濃淡はこのビットデータに対応
しているから、このビットデータを差し引きした時、８
ビツト長のデータが零または殆どない状態となれば、そ
の画素は一致していることとなり、これを必要個所にお
ける複数画素について行うことにより、リンクの切断領
域の形状、切断が正常に行われたか否かを迅速に判断出
来ることとなる。

勿論、このような期待論理値付レイアウトデータと、電
圧コントラスト像との比較はコンピュータにより行われ
るから、その処理時間は画素数（取扱画像の面積）と画
素記憶ビット長（実施例では８ビツト）に依存すること
となる。

（マトリックス法） 第７図に示す置換回路の各ノードＮ１〜Ｎ４と不良アド
レス入力時の論理状態（１又はＯ）の組み合わせを下記
の如くマトリックス表示したものを期待値マトリックス
として予め求めておく。これはＬＳＩ設計時に求めるこ
とが可能である。

次いで不良ビット救済のためのリンク切断加工を施した
ウェーハ３についての測定結果から上記期待値マトリッ
クスと同様のデータ構造を有する測定（観測）マトリッ
クスを求め、両マトリックスを比較して良否の判断を行
う。

測定マトリックスは次のようにして求められる。

第６図の電圧コントラスト像に示す■、■２箇所（又は
２以上の箇所）について第９図に示す如きストロボ波形
（像）を求める。このストロボ波形（像）は、電子ビー
ムＥＢのウェーハ３表面に対する照射点は一点であるか
ら、照射時刻をパルス周期より少しづつずらし、即ち位
相を変化させて、各時刻（位相）で検出した二次電子を
電圧値に変換し、横軸に時間（位相）を、また縦軸に電
圧をとって示しである。

なお、通常各時刻（位相）差は最小数十ピコセカンド程
度である。通常、アドレス信号の変化時間（同−周期内
で２ケ所）は予め分かり、しかも観測されたストロボ波
形（像）とアドレス変化時間は同一時間軸上にあられし
得るから、第９図において、時間軸（一つのテスト周期
分：ＬＳＩテスト装置本体１から発生されている周期）
上にアドレス信号変化時刻をＣ，Ｄをとる。次にこの間
でアドレス信号電位状態が最も安定しているところ、例
えば中央部分にサンプリング時刻ＳＴＢを設定し、また
論理値を決定するため縦軸にスレッショルド電圧値ｖｔ
ｈを設定する。時刻ＳＴＢにおけるストロボ波形（像）
の電圧値をスレッショルド電圧値Ｖｔｈとを比較して、
ｖｔｈよりも高い場合は１、低イ場合は０と判定し、■
位置の論理値を求める。

第９図に示す場合においては論理状態はｌである。

このような操作を同一ノードに対して、複数回行い、安
定した論理状態を得るため、所定ノードの論理状態がす
べて同一となる場合はその値を、また異なる場合は多数
決にて定め、これを当該ノードの論理状態とする。

このようにして求めた各ノードＮ１〜Ｎ４と不良アドレ
ス入力時の論理状態の組み合わせを前述した期待値マト
リックスと同様に表示してこれを測定マトリックスとす
る。

なお、期待値マトリックスと測定マトリックスとの比較
において、マトリックス要素であるノードと、論理値を
選択してもよく、第７図に示す場合にあってはノードＮ
＋、　Ｎ４だけでよい。また観測位置は上述の場合同一
ノードにおいて■、■の２ケ所としたが、観測位置、観
測筒数を任意に設定してよいことは言うまでもない。

〔発明の効果〕

以上の如く本発明方法においては、ストロボ電子顕微鏡
を用いることによって、半導体装置における被テスト部
分の電気信号を非接触で測定して測定データを得、これ
を予め求めてある期待データと比較して被テスト部分の
可否を判断するから、高い測定精度が得られ、また不良
部分の救済を行った後の状態を形状的、電気的に確認す
ることが出来て確実性、安定性も大きく、更にテスト時
間の大幅な短縮が図れてスループットが向上するなど本
発明は優れた効果を奏するものである。

【図面の簡単な説明】

第１図は本発明方法の主要過程を示すフローチャート、
第２図は本発明方法に用いるＬＳＩテスト装置の模式図
、第３図は本発明方法に用いるレーザ加工機の模式図、
第４図（イ）はメモリＬＳＩナト・・ＬＳＩテスト装置
本体　　２・・・ストロボ走査形電子顕徽鏡　　３・・
・ウェーハ　　４・・・チャック１１・・・電子銃　　
１３・・・二次電子の検出器　　１５・・・データ保持
部　　２１・・・リンク　　２１ａ・・・切断領域なお
、図中、同一符号は、同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １、ストロボ走査形電子顕微鏡を用いて半導体装置内部
   における被テスト部分の電気信号を半導体装置と非接触
   の状態で測定し、この測定データを予め求めてある期待
   データと比較して被テスト部分の可否を判断する過程を
   含むことを特徴とする非接触テスト法。