JPH02101836A - 高速同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、ディジタル信号でパルス変調された光信号を
受光して光→電気変換された信号の同期をとる高速同期
回路に関するものである。

（従来技術とその問題点） 従来のデータ伝送における受信信号のビット同期補正は
、到来受信符号を微分し、いわゆる受信の２進ディジタ
ル符号の０→ｌ又は１→０となる変換点を抽出し、その
変換点の位相と、原振クロックより分周して取り出すビ
ットサンプリング用のタイミングクロックの位相差を検
出し、タイミングクロックの位相を進めたり、遅らせた
りして受信データのビット同期補正を行い１ビツトずつ
データをサンプリングするという方法であった。

このような方式では、受信側のタイミングクロックが受
信到来゛１ビット長の中間の位相位置にあるような場合
には、データの前にビット同期用の符号としてプリアン
ブル用のビットクロツタを多く送信しないと正しいビッ
ト同期位相に受信側クロックが補正されず、またプリア
ンブル用のビット同期クロック送信中に、伝送路途中の
雑音の影響でビット誤りを生ずると、その誤りビットに
受信タイミングクロックの位相が追従して誤った位相ず
れを生ずる。そのため、再び正しいビット補正をするの
にプリアンブルクロックがその分だけ見越して多く必要
となる。また従来方式ではタイミングクロック系及び受
信到来クロックに対する位相進／遅れの判定回路及び微
分回路等のハードウェアが複雑で瞬時に高速にビット同
期判定ができなかった。

（発明の目的） 本発明の目的は、半導体レーザ（例えばＧａＡｓ）によ
る光通信の分野において、高速のデータ伝送を実施する
際の受信側で簡易な通信装置にて従来のデータ受信にお
けるビット同期補正に比して１／３〜１／４の時間に短
縮された高速ビット同期補正が可能で、しかも精度が良
好な高速同期回路を提供することにある。

（発明の構成と作用） 本発明を実現するに至った背景は、次の通りである。す
なわち、射撃訓練などで、実際の火器を用いない模擬訓
練として、半導体レーザ（例えばＧａＡｓ）を使って電
気→光変換し、火器などに使用する実弾を発射するかわ
りにレーザ光線を使って複数火器の発射に近似させ、受
光側（被弾側）ではシリコンフォトダイオードによる受
光素子により光→電気変換を行い、火力による損害をシ
ミュレートし、判定した損害状況により火器総合訓練の
効果を把握できるようにすることが考えられる。

この際レーザ光線による空間伝送では人体の目に対する
安全性を確保するために連続波は使用せず安全許容値の
ｌ／１０を目標とした伝送速度１２００ｂｐｓ程度のパ
ルス変調方式を採用してコード化し、受信側では光→電
気変換した後は２連符号のディジタル処理を行う。

この際発射側では通常の火器のトリガーを引くことによ
り、火器の種類により弾がトリガ１回につき１発のみ発
射するもの及び１回のトリガーにより複数回連射するも
のがあり、これをレーザ光で近似させるためには短時間
のディジタル符号で送信し、受信側では従来の無線のデ
ータ符号と違って高速にビット同期判定をし、以後のデ
ータを処理し被弾状況を把握する。また伝送路途中のデ
ータ誤りに対しても考慮したものである方式が望まれる
。

また物理的な面では、特殊火器などにこの装置を装着す
るためにビット同期回路、フレーム同期回路及びデータ
処理回路についても、できるだけ小型、軽量なものが必
要で、この面からもハードウェア上簡単な回路構成が必
要である。

本発明による高速同期回路は、特にレーザ光を使った光
通信の分野の高速空間伝送において、半導体レーザを使
用して電気→光変換するとともに、パルス変調されたデ
ィジタル情報を瞬時に短時間で伝送されたレーザ光線を
光学フィルタを通過させてシリコンフォトダイオードに
て光→電気変換した後、前記パルス変調されたディジタ
ル信号を高速にビット同期を判定し、かつ以後のディジ
タル符号についても誤りなく１，０の判定を可能ならし
めるためのデータ処理を行うことを特徴とするものであ
る。

以下図面により本発明の詳細な説明する。

第１図は本発明の回路を適用して実現された通信系統図
で、複数の移動局Ａｔ　、　Ａｔ　、Ａ３・・・Ａ７と
Ｂ＋　、Ｂｚ　、Ｂ３・・・Ｂ、ｌが相互にデータ伝送
を行うものである。しかも互いに近距離でレーザ光によ
る見通し内の光通信の場合に採用されるものである。す
なわちレーザ光線による空間伝送では人体の目に対する
安全性を確保する必要があり、レーザ光の安全許容値（
９Ｘｌ０−’Ｊ／ｃ１ｉ）の約１０分１を目標とし、こ
のために高能率２高品質でかつ安全性をも考慮した伝送
速度１２００ｂｐｓ程度のパルス変調方式が最適である
。

しかも、移動体が比較的早い速度で互いに移動する場合
やレーザ光の発射側と受光側のビームが長時間一致して
いるのが困難である場合又は実際の火器に近似させるた
め短時間しか発射できないような場合などがあるため、
受信側では少ないビット数で短時間で高速にデータを処
理する必要がある。本発明はこのような場合に有効な方
式で、第２図は本発明を適用する各移動局のハードウェ
アブロック図である。

一般にレーザ光は、可視光、赤外線よりも波長が短く、
その波面及び発光時間の全範囲にわたってコヒーレント
（Ｃｏｈｅｒｅｎｔ）な性質を持っている。

つまりレーザ光は位相のそろった平行光線で、簡単に言
えば、光波の波面が伝播の方向に垂直な平面で、きわめ
てよい単色光（時間的にコヒーレントである）といえる
。これは電波のもつ性質に似ているが、光領域であるた
め波長が短く、前述のようにコヒーレントであるので広
がりの少ない平行光線であることを利用して光通信の分
野に利用される。

レーザの種類としては、固体レーザ、気体レーザ、半導
体レーザ等があり、このうち高能率、小型、軽量でかつ
経済性に優れているものとして半導体レーザが光通信の
分野で使用されている。特に本発明ではＧａＡｓ半導体
レーザを用いて、そのＰ−Ｎ接合部の順方向に大きな電
流を流すとコヒーレントなレーザ光が発生し、波長が０
．８〜０．９μ（１μｍＩ　Ｘｌ０−’ｍ）程度の周波
数が得られる。

レーザ光の出力エネルギーの分布はＰ−Ｎ接合部に対し
第３図、第４図に示すような分布となる。

逆にレーザ光線をあてると光→電気変換する半導体の受
光素子（シリコンフォトダイオード）を使って、光エネ
ルギーを電気エネルギーに変換することができる。第５
図はその変換回路の簡単な回路図で、フォトダイオード
（ＰＤ）にレーザ光線を照射させて抵抗Ｒ２の電圧■、
を得る。この実施例では、ローパスフィルタとバイパス
フィルタとを組み合わせて構成されるバンドパルスフィ
ルタを使った光学フィルタによりレーザ光のみ通過させ
て電気エネルギーに変換する。

第２図において、２−１１．　・・・２−１　ｍのＤＢ
ＴＩ。

・・・ＤＨＴｏ＋は各々受光素子を内蔵したディテクタ
（受光器）で、１つ１つの受光器はレーザ光線の受光部
とレーザ光線を電気信号に変換する回路及び増幅回路等
により構成される。

受光器の回路構成は第６図に示される。受光素子（ＰＤ
）例えばシリコンフォトダイオードにレーザ光が照射さ
れると、電流ｉが矢印の方向に流れ、抵抗Ｒ，の両端に
起電力■、が生じＡＭＰＩで増幅される。これが光→電
気変換及び増幅の動作である。

ＡＭＰ２．　ＡＭＰ３は差動増幅器で可変抵抗器ＶＲ，
，ＶＲ。

によってそれぞれ異なる入力電圧が設定され、受光入力
レベルの大きさにより出力０ＵＴＩ、　０ＵＴ２のいず
れか一方又は両方の端子とＯ■端子との間に（すなわち
０ＵＴＩ−ＯＶ、又は０ＵＴ２−　ＯＶ間）直流電圧を
生ずる。Ｒｚ、Ｒｓは各々フィードバック用の抵抗で差
動増幅特性を決定する。

すなわち、送信（発射）側より照射されたレーザ光線を
ＶＲ，、ｖＲｚの設定により２種の受光感度をもつ受光
器で、光−電気変換することができ、その時の受光強度
又は回線のＳ／Ｎにより、０ＵＴＩ。

０ＵＴ２のいずれか一方の出力からディジタル信号をと
り出す。

なお、受光器の物理的構造は第７図、第８図に示すよう
に受光器の電磁シールドケースの受光面の有効入射面積
を大きくして受光検出感度を高め、かつ前記電磁シール
ドケースの受光面となる前面に、エポキシ樹脂又はアク
リル樹脂などの透明な板に銅箔などの導電物質を全面印
刷した印刷板から縦横の格子状シールド導体をエツチン
グによって形成させた受光面をとりつけた構造とし、受
光検出感度の高い受光器を採用している。

第７図、第８図において、７−１．７−４．８−１は電
磁シールドケース、７−２．７−５．８−２は受光面で
格子状シールド導体付透明樹脂板、７−３．７−６．８
−３は内部回路を構成する受光素子８−４からの微弱信
号を増幅する高感度増幅器８−５の出力引き出し線、８
−６は格子状シールド導体付透明樹脂板８−２の透明樹
脂板部、８−７は透明樹脂板８−２に印刷されている格
子状シールド導体を示す。

送信側のプロジェクタから発射される光波を受光器で受
けて電気信号に変換する場合、受光器の感度は受光素子
８−４の面積が一定であれば、受光素子８−４に入射す
る受信光の受光量にほぼ比例する。しかしレーザ光を直
接受光素子８−４で受けると、外部からの雑音や電波等
の外乱によってＳ／Ｎ（信号対雑音比）が低下するため
感度を上げられない。外乱のなかで特に妨害となるマイ
クロ波レーダの影響を防ぐため電磁シールドケース８−
１が必要になる。

再び第２図に戻って、受光器ＤＥＴＩ〜ＤＥＴｍからの
電気信号（レーザのパルス信号）は、レーザ信号処理器
２−２３で処理されて、後述するフォーマットでこの中
の記憶ユニットにメモリされ、制御器２−２４にも表示
される。

プロジェクタ２−２２は、レーザ信号処理器２−２３か
らのディジタル信号（１２００ｂｐｓのパルス変調波形
）を受けて前述のように半導体レーザを使って電気→光
変換してレーザ光を送出するもので、レーザ光の希望通
達距離によって半導体レーザのビークパワーを例えばＩ
ＯＷ、５Ｗ、ＩＷというように選択する。通常７〜８Ｗ
の出力で第１１図に示すように３ｍＸ４ｍの範囲で通達
距離Ｌｏ　＝３０００〜４０００　ｍを確保できる。

第９図にプロジェクタ２−２２の具体的な回路構成と入
力波形（ａ）と出力波形（ｂ）とを示す。第２図の制御
器２−２４からレーザ信号処理器２−２３ヘレーザ信号
送出用の制御信号が入力されると、自局のディジタル情
報を繰り返し周波数１２００ｂｐｓのディジタル信号に
変換してライン■より出力され、プロジェクタ２−２２
に入力される。これが（ａ）の２進ディジタル信号で例
えば１１００−−−−−−である。この２進ディジタル
符号により後述するサイリスタＳＣＲのゲートＧ＋をト
リガー可能ならしめるために波形整形回路を通し、Ｃ２
，Ｒ１，Ｑｌ、ＣＲ１，ＣＲ２゜Ｔ１からなるパルス印
加回路にてＳＣＲのゲートＧ１に半導体レーザＣＲ，の
導通を制御するトリガーパルスを与える。

ＳＣＲは、カソードとゲートＧｌ　との間に正のパルス
が印加された時のみ、アノードとカソード間が導通状態
になる。ＣＲ，、ＣＲ，はトランジェント波形を防止す
るためのダイオードで、Ｃｌ１Ｒ８はクロック立上りの
スピードアップ用の回路である。一方Ｃ２には常時Ｒｚ
　、Ｒｓ　、Ｑ３を通して対アースに対し正の電圧が充
電状態になっており、前述の駆動パルスによりのＳＣＲ
が導通状態になると０８に充電した起電圧によりＣＲ，
。

ＳＣＲ及び半導体レーザＣＲ，を通して瞬時に大電流（
４０Ａ程度）が流れ、この半導体レーザＣＲ。

よりレーザ光を発射（送出）する。なお半導体レーザＣ
Ｒ，のビークパワーは印加電圧■２により決定される。

第９図（ｂ）は半導体レーザＣＲ，によって電気→光変
換されたパルス変調波形を示し、伝送速度１２００ｂｐ
ｓのレーザ光線となる（ビークパワーは１〜ｌ０Ｗ）。

Ｌ＋　はＰＦＮ（Ｐｕｆｓｅ　Ｆｏｒｍｉｎｇ　Ｎｅｔ
ｗｏｒｋ）とよばれるインダクタンス用コイルで、Ｌ＋
　とＣＺ＋　Ｃ３＋Ｃａ、Ｃｓにより第１０図に示すパ
ルスのパルス幅Ｔｗが決定される。Ｃｓ　、Ｃ４，Ｃｓ
はパルス幅微調整用のコンデンサでそのパルス幅Ｔ８　
（第１０図参照）は次式で表される。

Ｔｗ＝２ＮＪ口「 但し　Ｎ＝Ｎ。

Ｃ＝　Ｃｚ＋　Ｃ３＋　Ｃａ＋　Ｃｓ 本発明の実施例では、Ｃ＝１００００ｐＦ　、　　Ｌ＝
１０ｎＨ。

ＮはＬｌのコイル段数でＮ＝６を採用すれば、Ｔ、４＝
２Ｎ、／”口ｃ　　＝２ｘｓｆｉ爾ｔ）ＸＨ肺質旺”１
２０ｎｓｅｃ となる。通常Ｔｗは１２０〜１４０ｎｓとなるようにす
る。このようにしてレーザ信号処理器２−２３からのデ
ィジタル信号（ａ）によりパルス幅Ｔｗが１２０ｎｓ〜
１４０ｎｓ　、ピーク電流４０Ａのパルス変調されたレ
ーザ光（ロ）を発射することができる。

なお、送信側のプロジェクタ２−２２から受信側の受光
器に対する照射の範囲（縦×横１例えば４ｍＸ　３　ｍ
）は、特にレーザ光のピークパワーと光を焦点Ｆに収束
するための凸レンズＸにより決定される（第１１図参照
）。すなわちレーザ光のコヒーレントな特性を利用して
光源である半導体レーザを凸レンズＸのほぼ焦点位置Ｆ
において光を発射する。但し、Ｌｏは送信点より受信点
までの距離で前述のように７〜８Ｗ出力にて３０００〜
４０００　ｍを確保できる。

再び第２図について説明する。レーザ信号処理器２−２
３は、ディテクタ２−１１〜２−１　ｍ、プロジェクタ
２−２２．制御器２−２４を含めてシステム全体をコン
トロールするためのコンピュータ内蔵の装置で、レーザ
光の送／受の２進ディジタル信号処理及びビット同期、
フレーム同期処理等も行われる。

次に、パルス変調されたレーザ光の２進符号（伝送速度
１２００ｂｐｓ）処理のうち、特に本発明の主要部をな
す受信側の高速同期回路について説明する。

第１２図は、１回の送信で送出されるレーザ光のディジ
タル符号の構成を示すタイムチャートで、前述のように
移動体が比較的早い速度で移動しかつ照射範囲が狭いの
で、通常のデータ伝送と異なり短い時間にビット同期、
フレーム同期を受信側で設定し、誤りのないデータを確
保する必要がある。このため送信側の情報はできるだけ
圧縮し、受信側で瞬時に高速ビット同期補正を行い誤り
のないデータを確保できるようにする。

第１２図の例で、ＳＴはスタート信号、Ｃ１，Ｃ２゜Ｃ
３は異種の情報、Ｅは終了信号である。なお、ビット同
期用のプリアンブル信号としてのビット同期符号（ＳＹ
ＮＣ）に続けて同じ情報符号（データ）を３回続けて送
出し、受信側ではビット同期、フレーム同期（スタート
検出）判定後、第１２図℃）に示すように３値多数決の
判定をする。

第１３図はレーザ光線によるパルス変調波の送受信タイ
ムチャートで、第１４図は本発明の主要部である第２図
に示したレーザ信号処理器２−２３の受信側のビット同
期、フレーム同期（スタート検出）設定とデータ検出を
行う回路の詳細ブロック図である。第１３図において、
送信側でトリガーをＯＮにするとレーザ送信信号がプロ
ジェクタからパルス幅Δｔｚ＝１２０ｎｓ　、周期８３
３μｓの１２００ｂｐｓの信号として出力される。情報
符号に先立ってパルス幅１２０ｎｓの信号が８ビット分
送信される。次に、この８ビット分の連続°“１”の２
進符号により高速のビット同期設定の方法を説明する。

第１４図において、１４−１はタイムベース用の原振ク
ロック発振器、１４−２．１４−３この原振クロックを
分周してタイミングクロックを作り出すための分周器１
１分周器２で、分周器１４−３の出力にデコーダ１４−
４を接続しデコーダ出力１〜８を得る。これが第１３図
の受信側のデコーダ出力１〜８のタイミングクロックで
、１ビット分のパルス幅Ｔｄは、 となる。

このデコーダ出力１〜８のタイミングクロックのどのス
ロットが受信到来信号と一致するかを判定するのがビッ
ト同期設定である。前述のディテクタ回路のデータ検出
部１４−５から得られる受信信号は光→電気変換した２
進のパルス符号である。

分周器１４−２．１４−３及びデコーダ１４−４でつく
られたシフトクロックと、到来受信信号（データ）との
ＡＮＤを８個のＡＮＤ回路１４−６〜１４−１３でそれ
ぞれとり、これを８個のシフトレジスタ１４１４〜１４
−２１のそれぞれへデータ到来速度の８倍のクロックス
ピード（又は到来データ周期の１７８の周期）のシフト
クロックにて並列に同時に入力する。つづいてこの８個
のシフトレジスタ１〜８段の各出力をＡＮＤ回路１４−
２２〜１４−２９でＡＮＤをとり８ビツトの全“１”の
信号が到来した時点（第１３図ビット同期スリット判定
のＡ点）で、どのシフトレジスタに全て１゛が入力した
かを判定する。第１３図の例のようにＡ点でデコーダ出
力３のスロットであると判定した場合には第１４図のビ
ット同期スリット判定／タイムベース発生回路１４−３
０にてデコーダ出力３のタイムスロットを基準にして以
後のデータについてデータサンプリングを行う、これが
データサンプリングクロックである。

本発明では受信データを誤りな（判定するためにスリッ
ト判定に続いて必ず“０”となるＳＴ（スタート）信号
が到来したことをＳＴ検出回路１４−３１で確認し、合
致した時のみ３個の１６ビツトシフトレジスタ１４−３
２．１４−３３．１４−３４のそれぞれに前述のデータ
サンプリングクロック１にてスタート信号より順次到来
データを１ビツトずつシフトする。１６Ｘ　３　＝４８
ビット分のデータを前述の３個のシフトレジスタ１４−
３２．１４−３３．１４−３４へ入力すると第１３図の
セットパルス１　（３回目のＥ符号が到来してからΔｔ
、ｓｅｃ後）にて情報符号の１回目、２回目、３回目ご
との相対する３種の情報ＣＩ、Ｃ２，Ｃ３のディジタル
符号を３個のメモリ　（ΣＣｌＨ４−３５，（ΣＣ２）
　１４−３６　、　　（ΣＣ３）　１４−３７にそれぞ
れ一時入力し、ここでビット対応の多数決判定を行う。

第１３図のタイムチャー）Ｂの時点で１フレ一ム分のデ
ータを前述の３個のメモリ１４−３５．１４−３６．１
４−３７に一時入力したことになる。

メモリΣｃｉ、　ΣＣ２，ΣＣ３では、第１２図（ｂ）
に示すように多数決判定を行って、次の１４ビットメモ
１月４−３８へ入力する。第１３図のタイミングではＢ
の時点よりΔｔ、たけ遅れてセットパルス２でメモリ１
４−３８に入力する。

前述のように、ここでＣＩ、Ｃ２，Ｃ３は異種の情報で
あり、例えば、Ｃ１・・・グループ信号、Ｃ２・・・ど
のような火器により被弾したかを示す火器の種類個別信
号、Ｃ３・・・は火器そのものの弾種のようにする。こ
れらＣ１，Ｃ２，Ｃ３の内容に示す火器の情報によって
受信局が被弾したことになる。

以上のように、受信側の分周器による分周のタイミング
回路とデコーダ回路とから複数のタイミングスロットを
作り到来受信信号がどのタイミングスロットと一致する
かを判定する方式では、従来のようなビット同期設定の
方式のように到来したディジタル符号を微分してＯ→Ｌ
、　　１→Ｏの変換点を作り受信側のタイミングクロッ
クとの位相差を到来ビット信号ごとに進み／遅れさせて
到来信号の位相に一致させる方法に比べると、少ないビ
ット数で瞬時にビット同期の判定ができ、しかもハード
ウェアが簡単で、かつ以後の受信データを多数決判定に
よって受信データを決定するので、途中にデータ誤りが
あっても正しいデータを出力することができる。

このようにレーザ光による火器の射撃訓練の場合、射撃
訓練後に各移動局がどのように被弾したかを解析するよ
うな時に第２図のレーザ信号処理器２−２３内部にデー
タ記憶のためのメモリを内蔵させてデータを後に評価す
れば、よりよい射撃訓練評価が可能になる。

（発明の効果） ・以上詳細に説明したように、本発明により、従来光通
信の分野では不可能であった高速データ処理が簡単な回
路構成で高速かつ正確なビット同期補正をすることが可
能となり、応用分野として実弾の代わりに各火器の特性
、有効射程、命中範囲等を対応させたレーザ光線を発射
し、このレーザ光線を発射すると同時にパルス変調によ
るコード化した高速のデータ伝送を行い各種情報を短時
間で受信し以後の符号処理を可能ならしめ、実際に火器
を使った訓練等とほぼ等しい成果を得ることができる。

【図面の簡単な説明】

第１図は本発明の回路を適用して実現される通信系統図
、第２図は本発明を適用する各移動局のハードウェアブ
ロック図、第３図、第４図はレーザ光の出力エネルギー
分布図、第５図は光→電気変換回路図、第６図は受光器
の電気回路図、第７図は受光器の斜視図、第８図は受光
器の正面図と縦断面図、第９図はプロジェクタの電気回
路ブロック図とタイムチャート、第１０図はレーザ光の
パルス波形拡大図、第１１図はプロジェクタの説明図、
第１２図はレーザ光のディジタル信号のタイムチャート
、第１３図は送信および受信信号のタイムチャート、第
１４図は本発明の主要部をなすレーザ信号処理器の高速
同期回路のブロック図である。 ２−１１〜２−１．・・・受光器、　２−２２・・・プ
ロジェクタ、　２−２３・・・レーザ信号処理器、　２
−２４・・・制御器、　　？−１．７−４．８−１・・
・電磁シールドケース、　　７−２．７−５．８−２・
・・受光面、　７−３．７−６．８−３・・・引出線、
８−４・・・受光素子、　８−５・・・増幅器、８−６
・・・透明樹脂板部、　８−７・・・格子状シールド導
体、　１４−１・・・発振器、　１４−２．１４−３・
・・分周器、　１４−４・・・デコーダ、　１４−５・
・・データ検出部、　１４−６〜１４−１３．１４−２
２〜１４−２９・・・ＡＮＤ回路、　１４−１４〜１４
−２１・・・シフトレジスタ、　１４−３０・・・ビッ
ト同期スリット判定／タイムベース発生回路、　１４−
３１・・・ＳＴ検出回路、　１４−３２〜１４−３４・
・・１６ビツトシフトレジスタ、　　１４−３５〜１４
−３７・・・メモリ、　　１４−３８・・・１４ビツト
メモリ。

Claims (1)

1. 【特許請求の範囲】 半導体レーザ光の空間伝送によるディジタルデータ送受
   信機の受信装置において、全“１”のｎビットからなる
   ビット同期用プリアンブル信号とディジタル情報３回と
   からなる光信号を受光して電気信号に変換された高速デ
   ィジタル符号が入力される高速同期回路として、 原振クロックを分周して前記高速ディジタル符号の１周
   期の１／ｍ（ｍ：８〜１０）のタイミングクロックのス
   ロットをｍ個発生させ出力するデコーダと、 前記高速ディジタル符号と前記デコーダのｍ個の出力の
   それぞれとＡＮＤをとって並列に同時に入力するｍ段ｍ
   個のシフトレジスタと、 該ｍ段ｍ個のシフトレジスタのｍ段の出力のＡＮＤをと
   り全“１”のとき出力するｍ個のＡＮＤ回路と、 該ｍ個のＡＮＤ回路の出力から前記ｍ個のタイミングク
   ロックのスロットのうちの１つをビット同期スリットと
   判定するビット同期スリット判定・タイムベース発生回
   路と、 ビット同期スリットと判定された後に前記プリアンブル
   信号に続いて到来する“０”符号を検出するＳＴ検出回
   路と、 該ＳＴ検出回路の出力によって前記ビット同期スリット
   ・タイムベース発生回路らのデータサンプリングクロッ
   クにて前記３回のディジタル情報をそれぞれ一時記憶す
   る３個のシフトレジスタと、該３個のシフトレジスタの
   それぞれの出力の同じビットに対応する符号を取り出し
   て３値多数決判定し一時記憶する第１の３個のメモリと
   、該第１の３個のメモリから受信情報データを取り出す
   ため一時記憶する第２のメモリと を備えたことを特徴とする高速同期回路。