JPH02101495A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH02101495A
JPH02101495A JP63256324A JP25632488A JPH02101495A JP H02101495 A JPH02101495 A JP H02101495A JP 63256324 A JP63256324 A JP 63256324A JP 25632488 A JP25632488 A JP 25632488A JP H02101495 A JPH02101495 A JP H02101495A
Authority
JP
Japan
Prior art keywords
information
display
image information
memory
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63256324A
Other languages
English (en)
Other versions
JP2662427B2 (ja
Inventor
Aiko Enomoto
愛子 榎本
Yuji Inoue
裕司 井上
Atsushi Mizutome
敦 水留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63256324A priority Critical patent/JP2662427B2/ja
Priority to AU41757/89A priority patent/AU617006B2/en
Priority to DE68926704T priority patent/DE68926704T2/de
Priority to AT95118880T priority patent/ATE210330T1/de
Priority to AT89117949T priority patent/ATE139642T1/de
Priority to DE68928983T priority patent/DE68928983T2/de
Priority to EP95118880A priority patent/EP0706167B1/en
Priority to EP95118879A priority patent/EP0706166B1/en
Priority to DE68929354T priority patent/DE68929354T2/de
Priority to AT95118879T priority patent/ATE179540T1/de
Priority to EP89117949A priority patent/EP0361471B1/en
Priority to KR1019890014035A priority patent/KR920005329B1/ko
Publication of JPH02101495A publication Critical patent/JPH02101495A/ja
Priority to US08/011,241 priority patent/US5359344A/en
Priority to US08/026,175 priority patent/US5345250A/en
Priority to US08/267,366 priority patent/US5543817A/en
Priority to US08/401,455 priority patent/US5646646A/en
Priority to US08/401,471 priority patent/US5657042A/en
Priority to US08/401,472 priority patent/US5818410A/en
Priority to US08/401,454 priority patent/US5784043A/en
Priority to US08/401,453 priority patent/US5574476A/en
Priority to US08/564,456 priority patent/US5677706A/en
Application granted granted Critical
Publication of JP2662427B2 publication Critical patent/JP2662427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、情報処理装置に関し、特にメモリー性をもつ
強誘電性液晶を用いた表示装置に適した画像情報処理装
置に関する。
〔従来技術〕
従来、コンピュータ端末表示装置として、リフレッシュ
スキャン型CRTが主に使用され、一部にメモリー性を
もつベクタースキャン型CRTがCAD用大型・高精細
表示に使用されている。ベクタースキャン型CRTは一
度表示した後は、画面消去を行なうまでは、次の画面が
更新されないため、カーソル移動表示、ポインティング
デバイスからの情報表示としてのマウスなどのアイコン
の移動表示、文字や文章の編集表示(挿入・削除・移動
・複写など)などのリアルタイムなマン・マシーンイン
ターフェースの表示装置には向いていない。
一方、リフレッシュスキャン型CRTの場合では、フリ
ッカ−(画面のちらつき)防止の点から、フレーム周波
数として60Hz以上のリフレッシュサイクルを必要と
し、画面白情報の移動表示(アイコンの移動表示)の視
認性を良(する上で、ノン・インターレース方式が使用
されている(TVは動画表示と駆動制御システムの簡便
化の点から、インターレース方式で、60Hzフイ一ル
ド周波数、30 Hzフレーム周波数となっている)。
このため、表示分解能が高(なればなるほど表示装置が
大型化し、高パワーを要し、駆動制御も大型して、コス
ト高となった。
近年、フラット表示パネルが登場した背景には、このC
RTの大型・高パワー化に対する不便さから生じている
のである。
現在フラット表示パネルとしては、い(つかの方式があ
る。例えばツイストネマチック液晶の高時分割駆動方式
(STN)、その変形である白・黒表示を狙った方式(
NTN)又はプラズマ表示方式などは、いずれもその画
像データ転送方式をCRTと同一方式をとり、その画面
更新方式もフレーム周波数を60Hz以上としたノン・
インターレース方式をとるため、一画面を構成する走査
線総数が400から480本と1000本以上の大型フ
ラット表示パネルは得られていない。この理由は、これ
らの表示パネルが駆動原理上、メモリー性を有していな
いため、フリッカ−防止の点で、フレーム周波数60H
z以上のリフレッシュサイクルが必要で、従って1水平
走査時間がlO〜50μsec以下の短い時間となり、
良好なコントラストが得られなくなっていた。
強誘電性液晶表示装置は、上述の表示装置を遥かに凌ぐ
大画面かつ高精細な表示が可能であるが、その低フレー
ム周波数駆動のために先に述べたようなマン・マシーン
インターフェースの表示装置に対応するためには、メモ
リー性を活かした部分書換え走査(書換え領域内の走査
線のみを走査する)方式が必要となっている。この部分
書換え走査方式は、例えば神辺らの米国特許第4.65
5,561号公報などに明らかにされている。
特に、強誘電性液晶表示装置で、マウスやカーソルなど
の移動表示、マルチライドウのスクロール表示などには
、前述の部分書換え走査方式が適しているが、同一時間
に2つの異なる領域の部分書換え走査を行うことができ
ないため、部分書換え走査用開始アドレスと終了アドレ
スとの指定によって部分書換え走査を行なう方式の場合
では、マルチウィンドウのスクロール表示中に、マウス
やカーソルなどの移動表示が行えない問題点があった。
例えば、ウィンドウのスクロール表示及びポインティン
グデバイスの表示をあげ、その動きを想定してみると、
まずウィンドウスクロール表示の部分書換え走査要求が
発生し、表示パネルに対してスクロールの部分書換え走
査に入ったのちにポインティングデバイスが動いても、
ウィンドウの最終走査線アドレスの走査を終了するまで
はポインティングデバイスの書換え走査に入ることが出
来ないため、ウィンドウのサイズ(部分書換え走査線の
数)に応じてポインティングデバイスが不連続に移動す
る結果となり、移動表示が明らかに不自然となる問題点
があった。
〔発明の概要〕
本発明の目的は、強誘電性液晶表示装置のマン・マシー
ンインターフェースとしてのリアルタイムな操作性を保
った画面表示に適した情報処理装置を提供することにあ
る。
本発明の他の目的は、ポインティングデバイスからのフ
ォント情報を表示パネルに書き込む際の表示パネルの画
面形成時間を短縮させるることができる情報処理装置を
提供することにある。
本発明は、画像情報格納用メモリに、予め指定したグラ
フィック・イベントの表示優先順位に基いた表示優先順
位が高く、且つ周期的に受信する第1画像情報を優先的
に且つ表示優先順位が低い他の第2画像情報の該メモリ
への格納を禁止させて格納し、該第1画像情報の内容に
変化を生じていない時に、該第2画像情報の該メモリへ
の格納禁止を解除するように、画像情報格納用メモリを
制御する手段を有する情報処理装置に特徴がある。
〔発明の態様の詳細な説明〕
第1図は、強誘電性液晶表示装置101および表示情報
の供給源であるパーソナルコンピュータなどの本体装置
側に設けられたグラフィックスコントローラ102のブ
ロック構成図である。また第2図は、画像情報の通信タ
イミングチャートである。表示パネル103は、走査電
極1120本、情報電極1280本をマトリクス状に配
し、配向処理を施した2枚のガラス板の中に、強誘電性
液晶を封入したもので、走査線は走査線駆動回路104
、情報線は情報線駆動回路105にそれぞれ接続されて
いる。
以下、図面にしたがって動作を説明する。グラフィック
スコントローラ102は走査電極を指定する走査線アド
レス情報とそのアドレス情報により指定される走査線上
の画像情報(PDO〜PD3)を液晶表示装置101の
表示駆動回路(走査線駆動回路104と情報線駆動回路
105とによって構成)104/105に転送する。本
実施例では、走査線アドレス情報と表示情報とを有する
画像情報を同一伝送路にて転送するため、前記2種類の
情報を区別しなければならない。この識別のための信号
がAH/DLであり、このAH/DL信号がHiレベル
のときは、走査線アドレス情報であることを示し、LO
レベルのときは、表示情報であることを示している。
走査線アドレス情報は、液晶表示装置101内の駆動制
御回路lit側で、画像情報PDO〜PD3として転送
されて(る画像情報から抽出されたのち、指定された走
査線を駆動するタイミングに合わせて走査線駆動回路1
04に出力される。この走査線アドレス情報は、走査線
駆動回路104内のデコーダ106に入力され、デコー
ダ106を介して表示パネル103の指定された走査電
極が走査信号発生回路107によつて駆動される一方、
表示情報は情報線駆動回路105内のシフトレジスタ1
08へ導かれ、転送りロックにて4画素単位でシフトさ
れる。シフトレジスタ108にて水平方向の一゛走査線
分のシフトが完了すると、1280画素分の表示情報は
併設されたラインメモリ109に転送され、−水平走査
期間の間に亘って記憶され、情報信号発生回路110か
ら各情報電極に表示情報信号として出力される。
また、本実施例では液晶表示装置101における表示パ
ネル103の駆動とグラフィックスコントローラ102
における走査線アドレス情報及び表示情報の発生とが非
同期で行われているため、画像情報転送時に装置間(]
、 01 / 102 )の同期をとる必要がある。こ
の同期を司る信号が5YNCであり、・−水平走査期間
ごとに液晶表示装置101内の駆動制御回路111で発
生する。グラフィックスコントローラ102側は常に5
YNC信号を監視しており、5YNC信号がLoレベル
であれば画像情報の転送を行い、逆にHiレベルのとき
には一水平走査線分の画像情報の転送終了後は転送を行
わない。すなわち、第2図において、グラフィックスコ
ントローラ102側は5YNC信号がLoレベルになっ
たことを検知すると、直ちにAH/DL信号をHiレベ
ルにし一水平走査線分の画像情報の転送を開始する。
液晶表示装置101内の駆動制御回路111は、5YN
C信号を画像情報転送期間中にHiレベルにする。
所定の一水平走査時間を経て表示パネル103への書き
込みが終了したのち駆動制御回路(FLCDコントロー
ラ)111は、5YNC信号を再びLOレベルに戻し、
次の走査線の画像情報を受は取ることができる。
第3図は、マルチ・ウィンドウとマルチ・タスクシステ
ムでの複数の表示情報の表示要求があった場合の表示画
面3を示している。
表示要求31 ; マウス・フォントが斜めにスムー ズに移動 ;あるウィンドウがアクティブ 画面として選択され、既に表示 していた前のウィンドウとオー バーラップした部分を前面に 表示 ;キーボードからの入力による 文字挿入 既に表示していた前の文字の 移動(矢印方向への文字移動) ;オーバーラツプエリアの表示 変更 ; ノン・アクティブ・ウィンドウ の表示 ; ノン・アクティブ・ウィンドウ のスクロール表示 表示要求38;全面走査表示 下記表1は、前述した表示要求31〜38に相当するグ
ラフィック・イベントの表示優先順位を示す。
表示要求34; 表示要求35 表示要求32 表示要求33 表示要求36 表示要求37 表中の「部分書換え」は部分書換え領域の走査線のみを
走査する駆動方式、[マルチ・フィールド・リフレッシ
ュ]はマルチ・インターレース走査でNフィールド(N
=2. 4. 8・・・2N )走査による一フレーム
走査方式(特願昭62−287172号に記載の駆動方
式)である。「表示優先順位」は、予め指定した順位で
、本実施例では、マン・マシーンインターフェースの操
作性を重点にしたもので、グラフィック・イベント31
(マウス移動表示)を最高レベルの最優先表示とし、次
いでグラグイツク・イベント33.34.37および3
8の順の優先表示順位とした。又、「描画操作」は、グ
ラフィック・プロセッサの内部的な描画操作を表わして
いる。
マウスの移動表示が最も表示優先度が高いのは、ポイン
ティング・デバイスの目的が、最もオペレーターの意図
を迅速に(リアルタイム)コンピュータに反映しなけれ
ばならないためである。次に重要なのはキーボードから
の文字入力であるが、これは通常バッファリングされて
おり、リアルタイム性は高いとは云えマウスに比べて低
い。このキー人力による結果としてのウィンドウ内の画
面更新は必ずしもキー人力と同一時間である必要はなく
、キー人力している行のほうが優先度が高い。
他のウィンドウ内でのスクロールとオーバーラツプエリ
アの表示関係はシステム設定で変化するが、マルチ・タ
スク下では当然ながら起こり得ることであり、ここでは
アクティブ・ウィンドウ下に潜り込んでの行スクロール
が行われているとしている。
本発明では、第4図に示す画面表示制御プログラムが外
部からの画面表示要求31〜38を図示する交信手順を
介して受付け、且つ第1図に示す強誘電性液晶表示装置
(FLCD)101への画像情報の転送制御を行う機能
をもうている。この画面表示制御プログラムは、既に表
示された内容を書換える要求が少なくとも1回生じた場
合、その書換え領域とその書換えに必要なVRAM (
画像情報格納用メモリ)への描画処理を表示優先順位に
基づいて判断し、表示装置101との同期をとりながら
表示装置101へ送る画像情報を選択して転送すること
ができる。
第4図に示す交信手順には、ウィンドウ・マネンヤ−4
1とオペレーティング・システム(O3)42が用いら
れている。オペレーティング・システム(O3)42と
しては、米国マイクロソフト社のrMSDO3J (商
品名)、同社のrXENIXJ(、商品名)、米国AT
&T社のrUNIXJ (商品名)や米国マイクロソフ
ト社のros/2J (商品名)が用いられ、又ウィン
ドウ・マネジャー41としては、米国マイクロソフト社
のrMS−Windows  ver  1.03J又
はrver  2.OJ(何れも商品名)、米国マイク
ロソフト社のI” O3/ 2  Presentat
ion  Manager J(商品名)、パブリック
・ドメインである「X−WindowJや米国デジタル
・イクイップメント社のr DEC−Window J
(商品名)が用いられる。図示するイベント・イミュレ
ータ43としては、1組みのrMS−DO3&MSWi
ndowsJや「UNIX&X−WindowJなどを
用いることができる。
本発明で用いた部分書換えは、部分書換え領域の走査線
のみを走査するもので、FLCDがメモリー性を持つこ
とから高速の部分書換えを行うことができる。又、本発
明では、画面全体の中でコンピュータシステムが高速に
表示情報を書き換えるのは瞬間的には多くないという条
件を仮定している。例えば、ポインティング・デバイス
(=マウス等)からの情報は30Hz以下の速度で表示
すればよく、それ以上の速度では人間の目には追従でき
ない。同様に最もデイスプレィの高速表示を要求するス
ムーススクロール(1ライン毎のスクロール)速度も速
すぎては目にも止まらない。むしろスクロールは実用上
はライン単位ではなく文字単位、あるいはあるまとまっ
たブロック単位で行われることが多い。コンピュータシ
ステムではスクロールはプログラムや文章編集時等によ
(使われ、その目的もすべるようななめらかなスクロー
ルよりむしろ、ある行から別の行への移動表示にあり、
行単位で10行/ s e cあれば実用上問題はない
マウス・フォントが32X32ドツトで構成されている
場合、FLCDに対する部分書換え走査をノン・インタ
ーレース駆動したとすると、これを単純計算すると [式1]32ラインx 100 μsec/ライン=3
.2m5ec #312Hzの応答速度が可能になる。
一方、行スクロールを10行/secで行うことはノン
・インターレースで周波数10 Hzの画面更新速度に
相当する。周波数10Hzでは、厳密にはフ リッカー
が生じているはずであるが、画面全体が行単位で移動す
るため情報の変化の方がフリッカ−よりおおきく認識さ
れるため実際には問題にならない。そこで行単位のスク
ロール時、ノン・インターレース駆動できる走査線本数
は[式2コ(1/ 10 Hz )/ 100 μse
c = 1000 (本)となる。
本発明は、第1図および第2図に示した走査線アドレス
情報をもつ画像情報なるデータフォーマットおよび5Y
NC信号による通信同期手段をとることにより、上述す
るグラフィックスコントローラ側での部分書換え走査ア
ルゴリズムに基づ(液晶表示装置を実現したものである
画像情報の発生は、本体装置側のグラフィックスコント
ローラ102にて行われ、第1図および第2図に示した
信号転送手段にしたがって表示パネル103に転送され
る。グラフィックスコントローラ102は、CPU (
中央演算処理装置、以下GCPU112と略す)および
VRAM (画像情報格納用メモリ)114を核に、ホ
ストCPU113と液晶表示装置101間の画像情報の
管理や通信をつかさどっており、本発明の制御方法は、
主にこのグラフィックスコントローラ102上で実現さ
れるものである。
第9図は、本発明の部分書換えのアルゴリズムである。
強誘電性液晶表示装置101にとって部分書換えの必要
な画像情報(ポインティングデバイスやポツプアップメ
ニューなど)を予めGCPU112に登録しておき、ホ
ストCPU113からの情報に対して部分書換えが必要
と判断したとき部分書換えルーチンに移る。部分書換え
ルーチンではまず最初に、GCPU112に予め用意さ
れたレジスタに分岐直前の走査線アドレスと走査線本数
を退避しておく。GCPU112は、ホストCPU11
3からの部分書換えの必要な画像情報をグラフィックス
コントローラ102のVRAM]、14上に格納する際
、その格納開始アドレス及び展開領域を管理しており、
表示装置101が部分書換え操作の第1図及び第2図に
示す信号転送方式に基いて画像情報を液晶表示装置10
1へ転送する。
ここで、走査線アドレス情報をもつ画像情報なるデータ
フォーマットをとるために走査線アドレス情報は、VR
AM114上に第10図のようにマツピングした。VR
AM114を2つの領域に分け、一方を走査線アドレス
情報領域に、他方を表示情報領域に割り当てている。V
RAM114上の情報が表示パネル103の画素に対し
て1:1に対応するように、画像情報を横に1ライン分
配置し、このlライン分画像情報の先頭(左端)に走査
線アドレス情報を予め埋め込んだ。GCPU112は、
VRAM114の左端から1ライン単位で情報を読み出
し、液晶表示装置101へ送出することにより、走査線
アドレス情報をもつ画像情報なるデータフォーマットを
実現している。
液晶表示装置101への転送は、GCPU112がVR
AM114上にマツピングされた走査線アドレス情報と
転送走査線本数を常に監視しなからlライン単位で行わ
れる。■ライン転送する毎に他の部分書換え要求が発生
していないかを判断する。仮にその時点で第2の部分書
換え要求が発生しており、その部分書換え要求にともな
う画像情報が現在処理中の部分書換え情報よりも低位の
(表示優先順位の低い)情報の場合は、そのまま次の走
査線ラインの転送に進み、逆にそれが上位のものである
場合には、第1の部分書換え情報のデータ転送を中断、
第2図の部分書換えルーチンに分岐する。
第2の部分書換えルーチンでは、第1の部分書換えルー
チンと同様に、GCPU112内に予め用意されたレジ
スタに分岐直前の走査線アドレスと走査線本数を退避す
る。その後、第2の部分書換え情報をVRAM114上
に格納し、lライン単位で表示装置101に情報を送出
する。この際、■ライン毎に、さらに上位の部分書換え
要求の発生の有無をチエツクし、要求のない場合は、第
2の部分書換えの全エリア分の画像情報を転送したのち
、第2の部分書換えに入る際に予め退避させておいた走
査線アドレスと走査線本数をもとに、第1の部分書換え
ルーチンに戻る。第1の部分書換えルーチンでは、再び
1ライン毎にさらに上位の部分書換え要求の発生の有無
をチエツクしつつ残りの画像データを転送を続行、全画
像情報転送終了後、最初に退避させておいた走査線アド
レスと走査線本数を戻し、通常のリフレッシュルーチン
に戻る。
第9図(B)は、本発明の部分書換えのアルゴリズムで
ある。強誘電性液晶表示装置lotにとって部分書換え
の必要な画像情報(ポインティングデバイスやポツプア
ップメニューなど)を予めGCPU 11211m登録
しておき、ホストCPU113からの情報に対して部分
書換えが必要と判断したとき部分書換えルーチンに移る
。部分書換えルーチンではまず最初に、部分書換えルー
チン終了後に通常のリフレッシュルーチンに戻るための
情報として、分岐直前の走査線アドレスと走査線本数を
GCPU112内の予め用意されたレジスタに退避させ
る。次に、部分書換えに伴う画像情報をVRAM114
に格納するが、ホストCPU113は、GCPU112
経由でのみVRAM114をアクセスすることが許され
ているため、部分書換えに伴う画像情報のVRAM11
4上への格納開始アドレス及び格納領域は、GCPU1
12が管理している。
VRAM114に対する画像情報の格納終了後は、直ち
にVRAM114へのアクセスは禁止され、液晶表示装
置101へ画像情報の転送を開始する。液晶表示装置1
01への転送は、第1図と第2図に示す信号転送方式に
準拠した形でVRAM114上にマツピングされた走査
線アドレスデータをGCPU112が常に監視しつつ1
ライン単位で行われ、1つの部分書換えに伴う画像情報
がすべて液晶表示装置101へ転送し終わるまで、GC
PU112は新たな画像情報のVRAM114への格納
を許可しない。この際、ホストCPU113のアプリケ
ーション・ソフトウェア側ではVRAM114への格納
が禁止されたことを意識することな(、常に自分自身の
タイミングでGCPU112に対し書換え要求を出すこ
とができるよう、GCPU112側からホストCPU1
13に対してその処理を禁止するようなステータス信号
線は一切設けない。すなわち、GCPU112はホスト
CPU113から見て、常に受身であり、「表示パネル
103の部分書換え走査と、VRAM114への画像情
報の格納の同期をとる」という一連のアルゴリズムは、
すべてGCPU112内で処理する。
またlライン転送毎に、現在処理中の部分書換え画像情
報よりも表示優先順位の高い部分書換え要求の発生をチ
エツクするが、画像情報の表示優先順位の高い部分書換
え要求が発生した場合のみ、その画像情報のVRAM1
14への格納を許可する。このように、ある部分書換え
走査の処理中にさらに上位の部分書換え要求があった場
合には、その時点で最も表示優先順位の高い画像情報に
おける部分書換え処理の期間中のみVRAM114への
展開を禁止する。
第9図(C)は、スクロール表示情報がVRAM上へ格
納されている時に、ポインティング・デバイスからフォ
ント情報がポインティング・デバイスから30 Hzの
周期で周期的に送信され、このフォント情報のVRAM
上への格納位置に変化を生じていない時のアルゴリズム
を示している。ポインティング・デバイスから送信され
て(るフォント情報のVRAM上への格納位置に変化を
生じた時は、第9図(B)に示すアルゴリズムによって
、表示パネルへの部分書込み走査が行なわれる。
ポインティング・デバイスから送信されて(るフォント
情報のVRAM上への格納位置に変化がない時は、スク
ロール表示情報に対する第9図(B)に示すVRAMH
のアクセス(格納)禁止を解除し、スクロール表示情報
のVRAM上への格納を行なう。
この時、ポインティング・デバイスからのフォント情報
は、周期的にVRAM上への格納が行なわれ、表示パネ
ルはスクロール表示情報とフォント情報との合成情報に
基づいて書込み走査される。この際、スクロール表示情
報がウィンドウ内のスクロール表示情報の時は、ウィン
ドウ内の部分書込み走査が行なわれる。
第11図は、本発明によるマルチウィンドウ表示画面1
10の一例である。ウィンドウ1はある集計結果を円グ
ラフで表現した画面。ウィンドウ2はウィンドウ1の集
計結果を表で表現した画面。ウィンドウ3はウィンドウ
1の集計結果を棒グラフで表現した画面。ウィンドウ4
は文書作成中の画面。
そして5は、ポインティングデバイスのマウスである。
いま、ウィンドウ1〜3は静止状態にあり、ウィンドウ
4でスムーススクロール、単語・文節の挿入や削除、領
域移動などの文書編集作業を行いながら、マウス5が移
動する場合を想定すると、スムーススクロールやマウス
の移動は強誘電性液晶表示装置101にとって部分書換
え走査が必要な画像情報となる。ちなみに、−水平走査
時間80μsで全画面1120本を走査するとフレーム
周波数は1OHz程度となり、通常のマウスの動き(≧
30 Hz )に到底追従できない。本発明のアルゴリ
ズムを適用し、マウスの移動による部分書換えの優先度
をウィンドウ4での文書編集作業よりも高く設定するこ
とにより、スクロール動作の途中でマウスが移動した場
合でも、即座にマウスの部分書換えルーチンに分岐し、
マウスの書き込み動作に入ることができる。この時、マ
ウスの部分書換えルーチンへの分岐に要する時間は、最
長でも一水平走査時間以内である。例えば、上述の式(
1)で明らかにした様にマウスのフォントサイズを32
X32ドツトとすると、表示パネル103にマウスを書
き込むのに要する時間は3.2m5ecとなり、この間
スクロール動作は停止していることになるが、時間的に
十分短時間でありスクロールスピードへの影響はほとん
どない。マウス書き込み後、ウィンドウ4の部分書換え
走査にもどるが、再びマウスの移動が起これば直ちにマ
ウスの部分書換えルーチンに分岐し、マウスの書き込み
動作に入る。このように、強誘電性液晶表示装置101
のようなメモリ“−性を持った低フレーム周波数駆動の
デイスプレィにおいては、ポインティングデバイス(マ
ウス)の動きをもっとも重視する形で部分書換えの優先
度を設定することによって、マルチウィンドウ・マルチ
タスクのような表示機能を実現することが可能となる。
第5図はグラフィック・コントローラ102のブロック
図で、第6図はデジタル・インターフェースのブロック
図で、第7図および第8図は情報転送のタイミングチャ
ート図である。
本発明で用いたグラフィック会コントローラ102の従
来のものと大きく相違している点は、グラフィック・プ
ロセッサ501が自身専用のシステム・メモリ502を
持ち、RAM503とROM504の管理のみならず、
RAM503への描画命令の実行と管理を行うとともに
、デジタル・インターフェース505からFLCDコン
トローラへの情報転送とF L CDの駆動方法の管理
等を独立にプログラムできる点にある。
まず、第6図のデジタル・インターフェース505は、
FLCDコントローラ111からの外部同期信号である
HSYNC/VSYNCi、1mよッテ表示バネ/1z
103の駆動回路104と105と同期を取りながら、
その最終段で4bits/clock (clock=
データ転送りロック)となってVRAM中の情報が送ら
れる。
第7図はFLCDが全画面書換えをするときのタイミン
グを表わし、図中のパラメータは第8図の情報転送時の
タイミングチャートと同一である。まず、lライン分の
画像情報の転送は、第8図のHS Y N Cがアクテ
ィブ(この場合lowレベル)となってから始まる。H
3YNCをlowにするのはFLCDコントローラ11
1で、パネル103側の情報要求を表わす。このパネル
103側の情報要求は第5図のグラフィック・プロセッ
サ501が受取り、その内部では第8図のタイミングで
処理される。第8図のタイミングチャートでは、パネル
103側の情報要求のH3YNCを、これも外部からの
外部ビデオクロック(CLKOUT)の1周期分(別の
見方をすれば、VCLKのlow期間)をサンプリング
しくこの場合、先のグラフィック・プロセッサ501へ
は、このVCLKが実際には入力され、このプロセッサ
501がlow期間サンプリングする仕様となっている
ため)、それからVCLK2.5クロツク後にプロセッ
サ501内部の水平カウンターHCOUNTがクリアさ
れ、第7図のパラメータHESYNC。
HEBLNKをプログラミングすることでHCOUNT
lの直前で第7図、第8図のHBLNKがディスエーブ
ル(high)となり、第6図の回路ではこのあと第8
図のようにV CL Kの半クロツク後DATENがア
クティブ(hi’gh)となり、さらに半クロツク後、
H5YNCのサンプリングからみて4.5クロツク後、
次の1ラインのデータがVRAMから4bits毎、F
LCDコントローラ111へ転送される。
さて、この場合の転送されるライン情報は、第8図中右
下に示されるように、まず始めに4bits毎に走査線
アドレス情報(即ち走査線No、に相当)が送られ、次
に本来の1ライン分の表示情報が送られる。この場合の
FLCDコントローラ111では、この走査線アドレス
情報と表示情報の識別にAH/DL信号が使われ、A 
H/ D L信号がhighのとき、走査線アドレス情
報を示し、lowのとき表示情報を認識する。よって、
FLCDはこの走査線アドレス情報に従って走査線が選
択され、表示情報が書き込まれるので、第5図のグラフ
ィック・コントローラからの走査線アドレス情報が1つ
ずつ増して送られるときには、ノン・インターレースに
、1つおきに増すときにはインターレースに、そしてm
本おきに増す場合にはm本マルチ・インターレースにF
 L CDが駆動されることになる。従って、デイスプ
レィの駆動方法を制御する事が出来るのである。
FLCDは1走査ラインの駆動時間が通常100μse
c前後必要である。仮に今、■走査ラインの駆動時間を
100μsecとし、フリッカ−の生じない最低周波数
を30 Hzとすると、このFLCDのノン・インター
レース駆動方式では、 [式3] %式%() インターレース駆動方式では、 [式4] %式%() m本マルチ・インターレースでは [式5] %式%() の走査線をスキャン(走査・駆動)しても静止画として
はフリッカ−を生じない。本発明者の実験によるとm=
32でもフリッカ−は生じないことが確かめられた。即
ち、 [弐6] (1/301−1z)x32/100 μ5ec=33
3X32==10656 (本)の走査線を持つ表示パ
ネル103がフリッカ−を生じないで表示できることに
なり、まさにフラット表示パネルとしては従来にない高
精細なものが数値上は可能なわけである。
尚、第6図中のr74As161AJ、r74As74
J、r74ALs257J、r74ALs878Jおよ
びr74As257jは、それぞれIC番号を表わし、
図中の数値はそれぞれピン番号を表わしている。
第12図は、本発明で用いたマルチ・インターレース駆
動方式(2本おき以上で飛越し選択する方式)の駆動波
形例である。
第12図には(4M−3)フィールドF4M3.  (
4M2)フィールドF4M−2,(4M−1)フィール
ドF 4M−1と4MフィールドF4M(ここで、1フ
イールドとは!垂直走査期間のことである。M=1. 
2゜3・・・)における4n−3番目の走査電極に印加
する走査選択信号54n−3(n=1.2.3・・−)
、 4n−2番目の走査電極に印加する走査選択信号S
 4n−2、4n−1番目の走査電極に印加する走査選
択信号S 4n−1と4n番目の走査電極に印加する走
査選択信号S4nが示されている。第12図によれば、
走査選択信号S 4n−3は、(4M−3)フィールド
F4M−3と(4M −1>フィールドF4M−1(M
=1.2.3・・・)の同一位相における電圧極性(走
査非選択信号の電圧を基準にした電圧極性)が互いに逆
極性になっており、かつ(4M−2)フィールドF 4
M−2と4MフィールドF4Mでは走査しないようにな
っており、走査選択信号S4n〜1も同様である。さら
に、1フイ一ルド期間内で印加された走査選択信号S 
4n−3とS 4n−1は、互いに相違した電圧波形と
なっており、同一位相の電圧極性が互いに逆極性となっ
ている。
同様に走査選択信号54n−2は、(4M−2)フィー
ルドF 4M−2と4MフィールドF4Mの同一位相に
おける電圧極性(走査非選択信号の電圧を基準にした電
圧極性)が互いに逆極性になっており、かつ(4M−3
)フィールドF 4M−3と(4M−1)フィールドF
、IM−1では走査しないようになっており、走査選択
信号S4nも同様である。さらに、lフィールド期間内
で印加された走査選択信号54n−2とS4nは、互い
に相違した電圧波形となっており、同位相の電圧極性が
互いに逆極性となっている。
又、第12図の走査駆動波形例では、画面が一斉に休止
(例えば画面を構成する全画素に一斉に電圧Oを印加す
る)するための位相が第3番目に設けられ、走査選択信
号の3番目の位相が電圧0(走査非選択信号の電圧と同
一レベル)に設定されている。
又、第12図によれば、(4M−3)番目のフィールド
F 4M−3で信号電極に印加する情報信号としては、
走査選択信号54n−3に対しては白信号(走査選択信
号34M−3との合成により、2番目の位相で強誘電性
液晶の閾値電圧を越えた電圧3voが印加されて白の画
素を形成する)と保持信号(走査選択信号S 4n−3
との合成により、画素に強誘電性液晶の閾値電圧より小
さい電圧±voが印加される)とが選択的に印加され、
走査選択信号5an−rに対しては黒信号(走査選択信
号54n−+との合成により、2番目の位相で強誘電性
液晶の閾値電圧を越えた電圧−3V oが印加されて黒
の画素を形成する)と保持信号(走査選択信号5411
−1との合成により、画素に強誘電性液晶より小さい電
圧±voが印加される)とが選択的に印加される。そし
て、(4n−2)番目および(4n)番目の走査電極に
は走査非選択信号が印加されているので、そのまま情報
信号が印加される。
上述の(4M−3)フィールドF 4M−3の書込みに
続((4M−2)フィールドF 4M−2で、信号電極
に印加する情報信号としては、走査選択信号54n−2
に対しては、上述と同様の黒信号と保持信号とが選択的
に印加され、走査選択信号S4nに対しては、上述と同
様の白信号と保持信号とが選択的に印加される。そして
(4n−3)番目および(4n−1)番目の走査電極に
は走査非選択信号が印加されるので、そのまま情報信号
が印加される。
又、(4M−2)フィールドF 4M−2に続< (4
M−1)フィールドF4M−1で、信号電極に印加する
情報信号としでは、走査選択信号54n−3に対しては
、上述と同様の黒信号と保持信号とが選択的に印加され
、走査選択信号54n−+に対しては、上述と同様の白
信号と保持信号とが選択的に印加される。そして(4n
−2)番目および4n番目の走査電極には走査非選択信
号が印加されるので、そのまま情報信号が印加される。
(4M−1)フィールドF4M−1に続<4Mフィール
ドF4Mで信号電極に印加する情報信号としては、走査
選択信号54n−2に対しては、上述と同様の黒信号と
保持信号とが選択的に印加され、走査選択信号S4nに
対しては、上述と同様の白信号と保持信号とが選択的に
印加される。そして(4n−3)番目および(4n−1
)番目の走査電極には走査非選択信号が印加されるので
、そのまま情報信号が印加される。
第13図(A)、  (B)および(C)は第12図に
示す駆動波形によって第13図(D)に示す表示状態を
書込んだ時のタイミングチャートを示している。第13
図(D)中、○は白の画素、・は黒の画素を表わしてい
る。又、第13図(B)中のI、 −81は走査電極S
、と信号電極11との交点に印加された電圧の時°系列
波形である。I2−3.は走査電極S1と信号電極■2
との交点に印加された電圧の時系列波形である。同様に
ll−82は走査電極S2と信号電極11との交点に印
加された電圧の時系列波形である。I2−82は走査電
極S2と信号電極I2との交点に印加された電圧の時系
列波形である。
又、本発明は、上述の駆動波形例に限定されるものでは
なく、例えば走査線を4本おき、5本おき、6本おき、
7本おき、好ましくは8本以上おきに走査することがで
きる。又、走査選択信号は、第12図に示す様にフィー
ルド毎に極性反転した波形であってもよく、又、フィー
ルド毎に同一波形としたものであってもよい。
第14図は、強誘電性液晶セルの例を模式的に描いたも
のである。141aと141bは、In203 。
SnO2やITO<インジウム−ティン−オキサイド)
等の透明電極がコートされた基板(ガラス板)であり、
その間に液晶分子層142がガラス面に垂直になるよう
配向したSmC*相の液晶が封入されている。太線で示
した線143が液晶分子を表わしており、この液晶分子
143は、その分子に直交した方向に双極子モーメント
(P土)144を有している。基板141aと141b
上の電極間に一定の閾値以上の電圧を印加すると、液晶
分子143のらせん構造がほどけ、双極子モーメント(
P±)144はすべて電界方向に向(よう、液晶分子1
43の配向方向を変えることができる。液晶分子143
は細長い形状を有しており、その長袖方向と短軸方向で
屈折率異方性を示し、従って例えばガラス面の上下に互
いにクロスニコルの位置関係に配置した偏光子を置けば
、電圧印加極性によって光学特性が変わる液晶光学変調
素子となることは、容易に理解される。さらに液晶セル
の厚さを十分に薄くした場合(例えば1μ)には、第1
5図に示すように電界を印加していない状態でも液晶分
子のらせん構造はほどけ、その双極子モーメントPa又
はPbは上向き(154a)又は下向き(154b)の
どちらかの状態をとる。このようなセルに、第15図に
示す如く一定の閾値以上の極性の異なる電界Ea又はE
bを所定時間付与すると、双極子モーメントは電界Ea
又はEbの電界ベクトルに対して上向き154a又は下
向き154bと向きを変え、それに応じて液晶分子は第
1の安定状態153aかあるいは第2の安定状態153
bの何れか一方に配向する。
このような強誘電性液晶を光学変調素子として用いるこ
との利点は2つある。第1に応答速度が極めて速いこと
、第2に液晶分子の配向が双安定状態を有することであ
る。第2の点を例えば第15図によって説明すると、電
界Eaを印加すると液晶分子は第1の安定状態153a
に配向するが、この状態は電界を切っても安定である。
又、逆向きの電界Ebを印加すると液晶分子は第2の安
定状態153bに配向して、その分子の向きを変えるが
、やはり電界を切ってもこの状態に留っている。又、与
える電界Eaが一定の閾値を越えない限り、それぞれの
配向状態にやはり維持されている。このような応答速度
の速さと双安定性が有効に実現されるには、セルとして
は出来るだけ薄い方が好ましく、一般的には0.5μ〜
20μ、特に1μ〜5μが適している。
〔発明の効果〕
以上説明したように、本発明によれば、低フレーム周波
数駆動のデイスプレィにおいても、短時間で一画面を形
成でき、カーソル、ポインティングデバイスの移動やマ
ルチウィンドウ・マルチタスクなど高度な表示アプリケ
ーション・ソフトウェアに対応できる表示装置を実現す
ることができる。
【図面の簡単な説明】
第1図は、液晶表示装置とグラフィックスコントローラ
を示すブロック構成図、第2図は液晶表示装置とグラフ
ィックスコントローラとの間の画像情報通信タイミング
チャート図である。第3図は複数のグラフィック・イベ
ントを模式的に示した表示画面図である。第4図は本発
明で用いた表示制御プログラムのブロック図である。第
5図は本発明で用いたグラフィックス・コントローラの
ブロック図で、第6図はデジタル・インターフェースの
ブロック図である。第7図は本発明で用いた表示駆動装
置のためのインターフェース・タイミングチャート図で
、第8図ではFLCDコントローラのためのインターフ
ェース・タイミングチャート図である。第9図(A)〜
(C)は、本発明で用いた部分書換えのためのアルゴリ
ズムを示すシーケンス図である。第1O図は本発明で用
いたVRAM上の走査線アドレス情報と表示情報のデー
タマツピングを示す説明図である。第11図は本実施例
でのマルチ・ウィンドウ表示画面図である。第12図(
A)および(B)は本発明で用いた駆動波形図で、第1
3図(A)〜(C)はそのタイミングチャート図で、第
13図(D)はその時の画素の表示状態を示す模式図で
ある。第14図および第15図は本発明で用いた強誘電
性液晶セルの斜視図である。 第1?図(B) J? /d−3 慮 1549勾 んしり

Claims (7)

    【特許請求の範囲】
  1. (1)画像情報格納用メモリに、予め指定したグラフィ
    ック・イベントの表示優先順位に基いた表示優先順位が
    高く、且つ周期的に受信する第1画像情報を優先的に且
    つ表示優先順位が低い他の第2画像情報の該メモリへの
    格納を禁止させて格納し、該第1画像情報の内容に変化
    を生じていない時に、該第2画像情報の該メモリへの格
    納禁止を解除するように、画像情報格納用メモリを制御
    する手段を有する情報処理装置。
  2. (2)前記第1画像情報の画像情報格納用メモリへの格
    納位置に変化を生じていない時に、前記第2画像情報の
    該メモリへの格納禁止を解除するように該メモリを制御
    する手段を、有する請求項(1)の情報処理装置。
  3. (3)前記第1画像情報のグラフィック・イベントがフ
    ォント情報である請求項(1)の情報処理装置。
  4. (4)前記第2画像情報のグラフィック・イベントがス
    クロール表示情報である請求項(1)の情報処理装置。
  5. (5)前記第2画像情報のグラフィック・イベントがウ
    ィンドウ内のスクロール表示情報である請求項(1)の
    情報処理装置。
  6. (6)前記第1及び第2画像情報が選択する走査線を指
    定するための走査線アドレス情報と該選択する走査電極
    上の情報電極に印加する表示情報信号を制御するための
    表示情報とを有し、シリアルに転送するための手段を有
    する請求項(1)の情報処理装置。
  7. (7)出力された前記走査線アドレス情報を記憶するた
    めの手段を有する請求項(6)の情報処理装置。
JP63256324A 1988-09-29 1988-10-11 情報処理装置 Expired - Fee Related JP2662427B2 (ja)

Priority Applications (21)

Application Number Priority Date Filing Date Title
JP63256324A JP2662427B2 (ja) 1988-10-11 1988-10-11 情報処理装置
AU41757/89A AU617006B2 (en) 1988-09-29 1989-09-25 Data processing system and apparatus
AT95118880T ATE210330T1 (de) 1988-09-29 1989-09-28 Teil-überschreibsystem in einer anzeigeeinrichtung mit speicherfunktion
AT89117949T ATE139642T1 (de) 1988-09-29 1989-09-28 Datenverarbeitungssystem und gerät
DE68928983T DE68928983T2 (de) 1988-09-29 1989-09-28 Steuersystem für eine Anzeigeeinrichtung mit verschiedenen Abtastroutinen
EP95118880A EP0706167B1 (en) 1988-09-29 1989-09-28 Partial rewriting system in a display device with memory function
EP95118879A EP0706166B1 (en) 1988-09-29 1989-09-28 Driving system for a display device with different scanning routines facility
DE68929354T DE68929354T2 (de) 1988-09-29 1989-09-28 Teil-Überschreibsystem in einer Anzeigeeinrichtung mit Speicherfunktion
AT95118879T ATE179540T1 (de) 1988-09-29 1989-09-28 Steuersystem für eine anzeigeeinrichtung mit verschiedenen abtastroutinen
EP89117949A EP0361471B1 (en) 1988-09-29 1989-09-28 Data processing system and apparatus
DE68926704T DE68926704T2 (de) 1988-09-29 1989-09-28 Datenverarbeitungssystem und Gerät
KR1019890014035A KR920005329B1 (ko) 1988-09-29 1989-09-29 데이타 처리시스템 및 장치
US08/011,241 US5359344A (en) 1988-09-29 1993-01-29 Data processing system and apparatus
US08/026,175 US5345250A (en) 1988-09-29 1993-03-01 Data processing system and apparatus and display system with image information memory control
US08/267,366 US5543817A (en) 1988-09-29 1994-06-29 Data processing system and apparatus
US08/401,455 US5646646A (en) 1988-09-29 1995-03-09 Data processing system and apparatus processing scroll display data and cursor display data
US08/401,471 US5657042A (en) 1988-09-29 1995-03-09 Data processing system and apparatus capable of inhibiting the storage of image data during partial rewriting
US08/401,472 US5818410A (en) 1988-09-29 1995-03-09 Data processing system and apparatus having first and second graphic event data
US08/401,454 US5784043A (en) 1988-09-29 1995-03-09 Data processing system and apparatus with prioritized processing of first graphic event data and second graphic event data
US08/401,453 US5574476A (en) 1988-09-29 1995-03-09 Data processing system and apparatus with graphic event priority levels for storage and retrieval of different graphic event data
US08/564,456 US5677706A (en) 1988-09-29 1995-11-29 Data processing system and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63256324A JP2662427B2 (ja) 1988-10-11 1988-10-11 情報処理装置

Publications (2)

Publication Number Publication Date
JPH02101495A true JPH02101495A (ja) 1990-04-13
JP2662427B2 JP2662427B2 (ja) 1997-10-15

Family

ID=17291089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63256324A Expired - Fee Related JP2662427B2 (ja) 1988-09-29 1988-10-11 情報処理装置

Country Status (1)

Country Link
JP (1) JP2662427B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633746B2 (en) 2006-02-23 2009-12-15 Samsung Electronics Co., Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633746B2 (en) 2006-02-23 2009-12-15 Samsung Electronics Co., Ltd. Display device

Also Published As

Publication number Publication date
JP2662427B2 (ja) 1997-10-15

Similar Documents

Publication Publication Date Title
US5321811A (en) Information processing system and apparatus
EP0541366B1 (en) Display control device
US5321419A (en) Display apparatus having both refresh-scan and partial-scan
KR920005329B1 (ko) 데이타 처리시스템 및 장치
JP2603347B2 (ja) 情報処理装置及びこれを用いた表示装置
JPH01140198A (ja) 表示装置及びその駆動制御装置並びに表示方法
JPH05210085A (ja) 表示制御装置
US5675354A (en) Liquid crystal apparatus
JP2738846B2 (ja) 情報処理装置
JP2633032B2 (ja) 情報処理システム及び装置
JP2738845B2 (ja) 表示装置及び駆動制御装置
JPH02101495A (ja) 情報処理装置
JP2770961B2 (ja) 情報処理装置
JP2729049B2 (ja) 表示装置
JP2714053B2 (ja) 情報処理装置
JP2801218B2 (ja) 表示装置
JP2584872B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees