JPH0199389A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像蓄積装置を備え、所謂高精細度映像信
号を処理する映像信号処理装置に関する。

〔発明の概要〕

この発明は、高精細度映像信号の処理を行う映像信号処
理装置において、高精細度映像信号を画面分割して蓄積
する各色糸列に対応して設けられたメモリバンクの前段
に選択回路部を設けると共に、メモリバンクの後段に分
配回路部を設け、選択回路部、メモリバンク及び分配回
路部を各モードに応じて制御するようにして各入力ディ
ジタルビデオ信号を各メモリバンクに所定のローテーシ
ョンで供給して格納し、メモリバンクに格納された画像
データを所定の順序で読み出して分配回路部で入力側と
同一のデータ列となるように復元して出力するように構
成することにより、ハードウェアの縮小化を図ると共に
、制御の簡素化を図るものである。

〔従来の技術〕

近年では、各種の高精細度映像信号方式が提案され、そ
の高精細度映像信号に適した各種画像処理のアルゴリズ
ムの開発が進められている。画像処理のアルゴリズムの
開発に際しては、動画像に対する処理評価が行える装置
が不可欠とされ、高精細度映像信号を実時間で連続的に
記憶して再生することができる画像蓄積装置と、画像処
理専用のコンピュータシステムとから成る柔軟性の高い
シュミレーションシステムが要望されている。

ところで、所謂高精細度映像信号では、毎秒３０フレー
ムの１フレームを構成する走査線数が例えば１１２５ラ
イン、アスペクト比が１６＝９とされ、水平１ラインの
画素数が２２００サンプルとされている。

このため、サンプリング周波数が７４．２５　ＭＨ２と
され、１画素クロック間隔が約１．３　ｎ秒とされてい
る。

このような超高速の画像データを現行の画像データと同
様に単一の処理装置で処理することは困難なものであり
、高速な画像データに対応するための何らかの手段が必
要とされている。そこで、高精細度信号の画面を例えば
１／４に分割して、並列処理し、動作クロックの周波数
を１／４にして処理することが提案されている。この際
には、精度良く画面を復元できるように互いの分割領域
に関してオーバーラツプ部が設けられた形で処理される
。

このように並列処理を行うことで超高速の画像データに
対応できるようにした映像信号処理装置としては、特願
昭６１−１７４３９４号明細書に示される本願出願人に
より先に提案されたものが知られている。この特願昭６
１−１７４３９４号明細書に示される映像信号処理装置
は、高精細度信号の画面を分割して蓄積することで高速
処理を可能とすると共に、高精細度映像信号の処理に用
いるメモリの入出力部に高精細度映像信号の１フレーム
バツフアを設けて一時的に１フレームバツフアに画像デ
ータを蓄積し、この１フレームバツフアの任意の範囲の
画像データを読み出せるように構成することで、映像信
号処理装置に柔軟性を持たせると共に、既存のデータ処
理装置で処理が行えるようにしたものである。

また、映像信号処理装置の中心に設けられる画像蓄積装
置としては、特願昭６１−１６３４１１号明細書に示さ
れる本願出願人により先に提案されたものが知られてい
る。この特願昭６１−１６３４１１号明細書に示される
画像蓄積装置は、メモリコントロール回路に記憶手段を
設けることにより、蓄積される画像の画枠の設定及び分
割蓄積等の処理を容易に行えるようにしたものである。

〔発明が解決しようとする問題点〕

しかしながら、従来の映像信号処理装置においては、メ
モリ間でのデータ分配のためにメモリに関連したバスが
複数段けられ、ハードウェアが大規模となると共に、そ
の制御が複雑となる欠点があった。

従って、この発明の目的は、メモリを有効に利用した形
で各種の入力信号に対応することができると共に、ハー
ドウェアが簡素で然も制御が容易とされた映像信号処理
装置を提供することにある。

〔問題点を解決するための手段〕

この発明では、第１．第２．第３のディジタルビデオ入
力端子２１〜２６の夫々が接続され、入力ディジタルビ
デオ信号を選択的に出力する第１゜第２．第３のセレク
タ回路３３Ｒ，３３Ｇ、３３Ｂを有する選択回路部３１
と、第１．第２．第３のセレクタ回路３３Ｒ，３３Ｇ、
３３Ｂの出力が供給される第１．第２．第３のメモリ３
５Ｒ，３５Ｇ、３５Ｂと、第１．第２．第３のメモリ３
５Ｒ，３５０，３５Ｂの出力が夫々に供給される第１、
第２．第３の選択回路３８Ｒ，３８Ｇ、３８Ｂを有する
分配回路部３７とが設けられ、入力ディジタルビデオ信
号の信号形態及び信号の方式に応じて第１．第２．第３
のセレクタ回路３３Ｒ２３３Ｇ、３３Ｂ及び第１．第２
．第３の選択回路３８Ｒ，３８Ｇ、３８Ｂの動作状態が
制御される。

〔作用〕

高精細度映像信号を画面分割して蓄積する各色系列に対
応して設けられたメモリバンク３５Ｒ１３５Ｇ、３５Ｂ
の前段に選択回路３３Ｒ，３３０゜３３Ｂを含んだ選択
回路部３１が設けられると共に、メモリバンク部３５の
後段に選択回路３８Ｒ９３８０，３８Ｂを含んだ分配回
路部３７が設けられ、選択回路部３１及び分配回路部３
７の夫々が制御信号発生回路５２からのクロック信号及
び制御信号により各モードに対応して制御されると共に
、メモリバンク部３５がメモｊＪ制御回路５１からの制
御信号により各モードに対応して制御される。選択回路
３３Ｒ，３３０，３３Ｂにおいて、入力ディジタルビデ
オ信号の形態及び方式に対応した形で各成分の画像デー
タが振り分けられ、メモリバンク３５Ｒ，３５Ｇ、３５
Ｂの夫々を構成するメモリユニットＲ０〜Ｒ３，ＧＯ〜
Ｃ，、、Ｂ。〜Ｂ、の所定のものに所定成分の画像デー
タが供給される。このため、バンクメモリ３５Ｒ，３５
０，３５Ｂの夫々には、所定の単位時間でみた時に記憶
領域が同程度に利用されるように画像データが蓄積され
る。バンクメモリ３５Ｒ，３５Ｃ；。

３５Ｂから読み出された夫々の画像データが選択回路３
８Ｒ，３８Ｇ、３８Ｂに供給され、選択回路３８Ｒ，３
８Ｇ、３８Ｂにおいて、入力側と同一の画像データ列が
復元される。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。尚、この一実施例の説明は、下記の順序に従って
なされる。

ａ、全体の構成とその動作 す９画像蓄積装置の構成とその動作 Ｃ，バンクメモリの書き込みローテーションの説明 ａ、全体の構成とその動作 第２図は、一実施例の全体構成を示すもので、第２図に
おいて１で示されるのが高速処理を実現するために設け
られた画像蓄積装置である。画像蓄積装置１には、第２
図において２で示されるインターフェース装置が接続さ
れている。それと共に、第２図おいて３で示されるディ
ジタル信号処理装置３がアダプタ装置９を介して接続さ
れている。

インターフェース装置２は、各種のアナログビデオ信号
の形態及び方式に対応するように設けられた複数のビデ
オインターフェース回路２ａ〜２ｅ等から成るものであ
る。これらのビデオインターフェース回路２ａ〜２ｅの
夫々は、入力されるアナログビデオ信号をＡ／Ｄ変換し
、ディジタルビデオ信号として画像蓄積装置１に供給す
ると共に、画像蓄積装置１からのディジタルビデオ信号
をＤ／Ａ変換してアナログビデオ信号を形成し、接続さ
れる各部の装置に供給する。つまり、インターフェース
装置２と画像蓄積装置１との間においては、三原色（Ｒ
，Ｇ、　Ｂ）方式の信号、或いは三原色（Ｒ，Ｇ、Ｂ）
方式の信号を輝度信号Ｙと二つの色差信号（Ｒ−Ｙ、Ｂ
−Ｙ）に変換する方式の信号をディジタル化して得られ
る３チャンネル分のディジタルビデオ信号が交換される
。尚、（Ｒ，Ｇ、　Ｂ）方式の場合の各信号成分のサン
プリング周波数の比は（４：４：４）とされ、（Ｙ。

Ｒ−Ｙ、Ｂ−Ｙ）方式の場合の各信号成分のンプリング
周波数の比は（４：　２　：　２）とされている。

ビデオインターフェース回路２ａは、ＨＤ（高精細度）
映像信号用のもので、ビデオインターフェース回路２ａ
にＨＤ映像信号用のビデオカメラ装置５が接続されてい
る。

ビデオカメラ装置５において、毎秒３０フレームの１フ
レームを構成する走査線数が例えば１１２５ライン、ア
スペクト比が１６：９とされた所謂アナログのＨＤ映像
信号が形成され、この映像信号がビデオインターフェー
ス回路２ａに供給される。

ビデオインターフェース回路２ａにおいて、アナログの
ＨＤ映像信号が例えばサンプリング周波数７４．２５　
Ｍｎ２でＡ／Ｄ変換されて８ビツトのディジタルデータ
とされ、画像蓄積装置ｌに供給される。

また、ビデオインターフェース回路２ａには、ＨＤ用の
モニタ装置６が接続されており、ビデオインターフェー
ス回路２ａにおいて、Ｄ／Ａ変換されて得られるアナロ
グのＨＤ映像信号がモニタ装置６に供給され、高精細で
良好な映像が映し出される。

尚、ビデオインターフェース回路２ｂは、ＨＤ映像信号
の外部入出力用のもので、ビデオインターフェース回路
２ａと同様にＨＤ映像信号をサンプリング周波数７４．
２５　ＭＨｚでＡ／Ｄ変換して８ビツトのディジタルデ
ータとすると共に、このディジタルビデオ信号をＤ／Ａ
変換してアナログのＨＤ映像信号を形成する。

また、ビデオインターフェース回路２Ｃ及び２ｄは、現
行のＳＴＤ　（スタンダード）映像信号の入出力及び外
部入出力用のもので、夫々において、ＳＴＤ映像信号を
サンプリング周波数１４．３ＭＨｚでＡ／Ｄ変換して８
ビツトのディジタルデータとすると共に、このディジタ
ルビデオ信号をＤ／Ａ変換してアナログのＳＴＤ映像信
号を形成する。

更に、ビデオインターフェース回路２ｅは、Ｎ■　（ノ
ンインターレース）映像信号の入出力用のもので、Ｎｌ
映像信号をサンプリング周波数１４．３ＭＨｚでＡ／Ｄ
変換して１６ビツトのディジタルデータとすると共に、
このディジタルビデオ信号をＤ／Ａ変換してアナログの
Ｎｌ映像信号を形成する。

ところで、超高速での画像処理が可能とされたディジタ
ル信号処理装置３と画像蓄積装置１との間においては、
（Ｒ，Ｇ、Ｂ）方式の信号、或いは（Ｙ、Ｒ−Ｙ、Ｂ−
Ｙ）方式の信号をサンプリング周波数１４．３Ｍ）Ｉｚ
でディジタル化した３チヤンネルの１６ビツトのディジ
タルビデオ信号がアダプタ装置９を介して交換される。

また、画像蓄積装置１に対して、コンピュータを主な構
成とする制御装置４等が接続されている。

この制御装置４においても画像処理が可能とされ、制御
装置４には、データの中間処理用のバッファメモリ１１
と、制御内容の表示及びパラメータの入力等を行うター
ミナル装置１０とが接続されている。更に、画像蓄積装
置１には、制御内容の表示及びパラメータの入力等を行
うターミナル装置８とプログラム等の記憶を行う外部記
憶装置７等が接続されている。

つまり、画像蓄積装置１には、インターフェース装置２
を介して画像データの入出力がなされ、画像蓄積装置１
に蓄積された画像データが制御装置４或いはディジタル
信号処理回路３に送出されて処理され、その処理結果が
再び画像蓄積装置ｌに蓄積され、実時間で連続的に所定
の処理が行えるように構成されている。

５２画像蓄積装置の構成とその動作 第１図は、上述した画像蓄積袋Ｗ１の構成を示すもので
、第１図に示すように３５の破線で囲んで示す各色糸列
に応じて設けられた３個のバンクメモリを中心として画
像蓄積装置１が構成されている。バンクメモリ部３５の
入力側に３１の破線で囲んで示す選択回路部と、３４の
破線で囲んで示すシリアル・パラレル変換回路部とが設
けられ′、バンクメモリ部３５の出力側に３６の破線で
囲んで示すパラレル・シリアル変換回路部３６と、３７
の破線で囲んで示す分配回路部とが設置すられている。

また、第１図において５３で示されるのがパスラインで
あり、パスライン５３には、メモリ制御回路５１．制御
信号発生回路５２．ＭＰＵ５４及びインターフェース回
路５５が接続され、パスライン５３を介して互いにデー
タの交換が可能とされている。ＭＰＵ５４からは、入出
力端子５６が導出されており、この入出力端子５６に前
述したターミナル装置８が接続される。また、インター
フェース回路５５には、前述した制御装置４が接続され
、パスライン５３で結合された各部と制御装置４との間
でデータの交換が可能とされている。

尚、図示せずも、バンクメモリ部３５には、パスライン
等が接続され、バンクメモリ部３５に蓄積された画像デ
ータを取り出してディジタル信号処理装置３或いは制御
装置４にて処理し、処理の結果として得られた画像デー
タを再びバンクメモリ部３５に格納できるように構成さ
れている。

例えば、ターミナル装置８を操作することにより、入力
される映像信号に対応したモード信号がＭＰＵ５４にお
いて形成され、このモード信号が制御信号発生回路５２
及びメモリ制御回路５１等に供給され、各モードに設定
される。

設定されるモードとしては、入力される映像信号の形態
に対応して例えばＨＤ（高精細度映像信号）モード、Ｓ
ＴＤ　（標準映像信号）モード、ＮＩ　（ノンインター
レース映像信号）モードに設定されると共に、更に入力
される映像信号の方式例えば（Ｒ，Ｇ、　Ｂ）方式、　
　（Ｙ、　Ｒ−Ｙ、　Ｂ−Ｙ）方式、輝度信号Ｙ若しく
はＮＴＳＣのコンポジット方式等に対応するように設定
される。

制御信号発生回路５２は、ＲＯＭ等を有する構成とされ
、パスライン５３を介して供給されるＭＰＵ５４のモー
ド信号に応じてＲＯＭに格納されているデータを読み出
し、その設定モードに対応した各種クロック信号及び制
御信号を基準クロック信号に基づいて形成する。制御信
号発生回路５２において形成されたクロック信号及び制
御信号が上述した選択回路部３１．　シリアル・パラレ
ル変換回路部３４．パラレル・シリアル変換回路部３６
、分配回路部３７及びメモリ制御回路５１等の夫々に供
給され、各部がクロック信号及び制御信号に基づいて制
御される。

また、メモリ制御回路５１は、ＲＯＭ及びアドレス発生
回路等を有する構成とされ、パスライン５３を介して供
給されるＭＰＵ５４のモード信号に応じてＲＯＭに格納
されているデータを読み出し、メモリバンク部３５に対
する書き込み及び読み出しに関する制御信号を制御信号
発生回路５２からのクロック信号及び制御信号に基づき
設定モードに対応して形成する。メモリ制御回路５１に
おいて形成された制御信号がメモリバンク部３５に供給
され、メモリバンク部３５の夫々のメモリバンクに対し
て所定の成分の画像データが書き込まれると共に、所定
のタイミングで読み出される。

第１図において２１〜２６で示されるのがインターフェ
ース装置２からのディジタルビデオ信号が供給される入
力端子であり、各入力ラインが夫々に３チヤンネルとさ
れ、上述したように（Ｒ。

Ｇ、　Ｂ）方式の信号、或いは（Ｙ、Ｒ−Ｙ、Ｂ−Ｙ）
方式の信号をディジタル化して得られるディジタルビデ
オ信号が供給される。

例えば、入力端子２１には、ビデオインターフェース回
路２ａから出力される各チャンネルが８ビツトシリアル
とされたＨＤの画像データが供給され、入力端子２２に
は、ビデオインターフェース回路２ｂから出力される各
チャンネルが８゛ビツトシリアルとされたＨＤの画像デ
ータが供給される。

また、入力端子２３には、ディジタル信号処理回路３か
ら出力される画像処理した結果として得られる各チャン
ネルが１６ビツトシリアルとされた画像データが供給さ
れる。

更に、入力端子２４及び入力端子２５の夫々には、ビデ
オインターフェース回路２Ｃ及び２ｄから出力される各
チャンネルが８ビツトシリアルとされたＳＴＤの画像デ
ータが供給される。

更に、また、入力端子２６には、ビデオインターフェー
ス回路２ｅから出力される各チャンネルが１６ビツトシ
リアルとされたＮｌの画像データが供給される。

従って、入力端子２１〜２６の夫々を介して各画像デー
タが選択回路３２に供給される。選択回路３２において
、入力される３チヤンネルの画像データ中のＲ信号成分
（若しくは輝度信号Ｙ成分）のデータのみが選択され、
第１の出力端を介して各他系列に対応して設けられた選
択回路３３Ｒ，３３Ｇ、３３Ｂの夫々に供給される。ま
た、選択回路３２において、入力される３チヤンネルの
画像データ中のＧ信号成分（若しくはＲ−Ｙ色差信号成
分）のデータのみが選択され、第２の出力端を介して各
他系列に対応して設けられた選択回路３３Ｒ，３３Ｇ、
３３Ｂの夫々に供給される。

更に、選択回路３２において、入力される３チヤンネル
の画像データ中のＢ信号成分（若しくはＢ−Ｙ色差信号
成分）のデータのみが選択され、第３の出力端を介して
各他系列に対応して設けられた選択回路３３Ｒ，３３Ｇ
、３３Ｂの夫々に供給される。つまり、選択回路３３Ｒ
，３３Ｇ、３３Ｂの夫々には、入力端子２１〜２６を介
して供給される画像データの全てが夫々に供給される。

選択回路３３Ｒ，３３Ｇ、３３Ｂの夫々が制御信号発生
回路５２からの制御信号により制御されることにより、
処理の対象とされている信号の形態及び信号の方式に応
じて所定の信号成分の画像データが選択され、各他系列
に対応して設けられたシリアル・パラレル変換回路３４
Ｒ，３４Ｇ。

３４Ｂに供給される。このとき、入力される画像データ
が１６ビツトの場合や色差信号成分の多重化が必要な場
合には、画像データの多重化がなされる。

シリアル・パラレル変換回路３４Ｒ，３４Ｇ。

３４Ｂの夫々は、例えば、最大で４並列化までが可能と
されており、シリアル・パラレル変換回路３４Ｒ，３４
Ｇ、３４Ｂの夫々において、選択回路３３Ｒ，３３０，
３３Ｂから供給される所定の画像データが設定モードに
応じてシリアル・パラレル変換される。

例えば、ＨＤモードの場合には、シリアル・パラレル変
換回路３４Ｒ，３４Ｇ、３４Ｂの夫々において各チャン
ネルの画像データが４並列化されて出力される。つまり
、高精細度の画面を１／４に分割した形で夫々に画像デ
ータを蓄積できるように処理され、サンプリング周波数
が１／４とされて出力される。

また、ＳＴＤモードの場合には、そのまま画像データが
出力される。更に、ＮＩモードの場合には、シリアル・
パラレル変換回路３４Ｒ，３４Ｇ。

３４Ｂの夫々において各チャンネルの画像データが２並
列化されて出力される。

シリアル・パラレル変換回路３４Ｒ，３４Ｇ。

３４Ｂの夫々から所定の画像データが出力ラインＤ１〜
Ｄ１２を介してバンクメモリ３５Ｒ，３５Ｇ、３５Ｂの
夫々に供給される。

各他系列に対応して設けられた３個のバンクメモリ３５
Ｒ，３５Ｇ、３５Ｂは、夫々が４個のメモリユニットＲ
０〜Ｒ，，Ｇ、〜Ｇ、、Ｂ、〜Ｂ、により構成されてお
り、シリアル・パラレル変換回路３４Ｒ，３４Ｇ、３４
Ｂの出力ラインＤ１〜ＤＩ２の夫々に対応する形で設け
られている。

尚、バンクメモリを構成するメモリユニットＲ０〜Ｒ，
，Ｇ、〜Ｇｚ　、ＢＯ〜Ｂ３の夫々は、更に４個のバッ
ファメモリから成るもので、バンクメモリ部３５全体と
しては、４８個のバッファメモリにより構成されている
。・また、１個のバッファメモリは、ＩＭｂｉｔｓのＤ
ＲＡＭ１２８個で構成され、バンクメモリ部３５全体と
しては、最大で７６８Ｍｂｙｔｅａの容量を有している
。

シリアル・パラレル変換回路３４Ｒ，３４Ｇ。

３４Ｂからの各画像データが設定モードに対応した形で
所定のメモリユニットＲ０〜Ｒ，，Ｇ、〜Ｇ、、Ｂ、〜
Ｂ３に供給され、振り分けられた形で格納される。

例えば、ＨＤモードで（Ｒ，Ｇ、Ｂ）方式の信号が入力
される場合には、最大で約１２０フレーム分（４秒程度
）の画像データがバンクメモリ部３５に蓄積される。ま
た、ＳＴＤモードで（Ｒ，Ｇ。

Ｂ）方式の信号が入力される場合には、最大で約６００
フレーム分（２００秒程）の画像データが蓄積される。

更に、ＮＩモードで（Ｒ，Ｇ、Ｂ）方式　。

の信号が入力される場合には之最大で約３００フレーム
分（１００秒程）の画像データが蓄積される。

尚、上述した各モードにおいて（Ｙ、Ｒ−Ｙ。

Ｂ−Ｙ）方式の信号が入力される場合には、後述するよ
うに有効にメモリバンクが利用されるように所定のロー
テーションで画像データが振り分けられるため、夫々の
モードにおける最大蓄積量の約１．５倍の画像データを
蓄積することができる。

また、上述した各モードにおいて輝度信号Ｙのみが入力
される場合やコンポジット信号等が入力される場合にお
いても、後述するように所定のローテーションで画像デ
ータが振り分けられるため、夫々のモードにおける最大
蓄積量の約３倍の画像データを蓄積することができる。

例えば、ＳＴＤモードにおいてＮＴＳＣのコンポジット
方式の信号が入力される場合には、最大で約１８００フ
レーム分（６００秒程）の画像データを蓄積することが
できる。

メモリユニットＲ０〜Ｒ，，Ｇ、〜Ｇｓ、Ｂ。

〜Ｂｓの所定の領域に振り分けられて格納されている画
像データの夫々が設定モードに対応した形で所定のタイ
ミングで読み出され、各他系列に対応して設けられたパ
ラレル・シリアル変換回路３６Ｒ，３６Ｇ、３６Ｂに供
給される。

例えば、メモリユニットＲ０〜Ｒ１から読み出された画
像データがパラレル・シリアル変換回路３６Ｒに供給さ
れる。また、メモリユニット００〜Ｇ、から読み出され
た画像データがパラレル・シリアル変換回路３６Ｈに供
給される。更に、メモリユニット８０〜Ｂ３から読み出
された画像データがパラレル・シリアル変換回路３６Ｒ
に供給される。

パラレル・シリアル変換回路３６Ｒ，３６Ｇ。

３６Ｂの夫々は、バンクメモリ部３５の前段において設
定モードに応じてシリアル・パラレル変換された画像デ
ータをパラレル・シリアル変換して元のシリアル形式の
画像データを形成する。

例えば、ＨＤモードの場合には、シリアル・パラレル変
換回路３４Ｒ，３４０，３４Ｂの夫々において４並列化
された各チャンネルの画像データがシリアル形式に変換
されて出力される。つまり、４分割された高精細度の画
面がパラレル・シリアル変換回路３６Ｒ，３６Ｇ、３６
Ｂにおいて合成され、サンプリング周波数が元に戻され
、７４．２５ＭＨｚとされて出力される。

また、ＳＴＤモードの場合には、バンクメモリ３５Ｒ，
３５Ｇ、３５Ｂからの画像データがそのまま出力される
。更に、Ｎｌモードの場合には、シリアル・パラレル変
換回路３４Ｒ，３４Ｇ、３４Ｂの夫々において２並列化
された各チャンネルの画像データがパラレル・シリアル
変換回路３６Ｒ，３６Ｇ、３６Ｂにおいてシリアル形式
に変換されて出力される。

パラレル・シリアル変換回路３６Ｒからの画像データが
選択回路３８Ｒ，３８Ｇ、３８Ｂの夫々に供給される。

また、パラレル・シリアル変換回路３６Ｇからの画像デ
ータが選択回路３８Ｒ，３８Ｇ、３８Ｂの夫々に供給さ
れる。更に、パラレル・シリアル変換回路３６Ｂからの
画像データが選択回路３８Ｒ，３８Ｇ、３８Ｂの夫々に
供給される。

選択回路３８Ｒ，３８Ｇ、３８Ｂの夫々が制御信号発注
回路５２からの制御信号により制御されることにより、
対象とされている信号の形態及び方式に応じた所定の成
分の画像データが選択され、入力側と一敗するように画
像データ列が選択回路３８Ｒ，３８Ｇ、３８Ｂにおいて
復元される。このとき、多重化がなされた１６ビツトの
画像データや多重化された色信号の画像データが元の状
態に分離される。

例えば、選択回路３８Ｒにおいて、パラレル・シリアル
変換回路３６Ｒ，３６Ｇ、３６Ｂからの画像データ中の
Ｒ信号成分（若しくは輝度信号Ｙ成分）のデータのみが
選択され、分配回路３９に供給される。また、選択回路
３８Ｇにおいて、パラレル・シリアル変換回路３６Ｒ，
３６Ｇ、３６Ｂからの画像データ中のＧ信号成分（若し
くはＲ−Ｙ色差信号成分）のデータのみが選択され、分
配回路３９に供給される。更に、選択回路３８Ｂにおい
て、パラレル・シリアル変換回路３６Ｒ９３６Ｇ、３６
Ｂからの画像データ中のＢ信号成分（若しくはＢ−Ｙ色
差信号成分）のデータのみが選択され、分配回路３９に
供給される。

分配回路３９から導出された各出力ラインの夫々は、３
チヤンネルとされ、（Ｒ，Ｇ、Ｂ）方式、或いは（Ｙ、
Ｒ−Ｙ、Ｒ−Ｙ）方式等とされたディジタルビデオ信号
が出力端子４１〜４６のうちの所定のものに出力される
。

例えば、出力端子４１からは、ビデオインターフェース
回路２ａへの各チャンネルが８ビツトシリアルとされた
ＨＤの画像データが取り出され、出力端子４２からは、
ビデオインターフェース回路２ｂへの各チャンネルが８
ビツトシリアルとされたＨＤの画像データが取り出され
る。

また、出力端子４３からは、ディジタル信号処理回路３
へ供給する各チャンネルが１６ビツトシリアルとされた
画像データが取り出される。

更に、出力端子４４及び出力端子４５の夫々からは、ビ
デオインターフェース回路２Ｃ及ヒ２ｄへの各チャンネ
ルが８ビツトシリアルとされたＳＴＤの画像データが取
り出される。

更に、また、出力端子４６からは、ビデオインターフェ
ース回路２ｅへの各チャンネルが１６ビットシリアルと
されたＮＩの画像データが取り出される。

Ｃ，バンクメモリの書き込みローテーションの説明 第３図Ａ−Ｈは、上述した各モードにおいてなされるバ
ンクメモリ３５Ｒ，３５Ｇ、３５Ｂに対する一例として
の書き込み方法を概念的に示すもので、第３図Ａ−Ｈを
参照して更にこの発明の一実施例の動作について詳細に
説明する。

尚、第３図Ａ−Ｈの夫々において、３５Ｒ，３５Ｇ、３
５Ｂで示されるのがバンクメモリの記憶領域を示し、Ｒ
０〜Ｒｘ、Ｇｏ〜Ｇ３．Ｂ１１．〜Ｂ３で示される列が
メモリユニットの夫々の記憶領域を示し、図中に付され
た符号がフレーム番号を示している。

ＨＤモードで（Ｒ，Ｇ、Ｂ）方式のディジタルビデオ信
号が入力される場合には、並列化された各色成分の画像
データが対応するバンクメモリ３５Ｒ，３５Ｇ、３５Ｂ
の夫々に供給され、第３図Ａに示すように３個のバンク
メモリ３５Ｒ，３５Ｇ、３５ＢのメモリユニットＲ０〜
Ｒ３、Ｇｏ〜Ｇ、、Ｂ、〜Ｂ、の夫々に対して同時に書
き込まれ、最大でフレーム（１→ｎ）までの画像が蓄積
される。

一方、ＨＤモードでＭｏｎｏ方式、即ち、輝度信号Ｙの
みが入力される場合には、先ず、バンクメモリ３５Ｒの
メモリユニットＲ０〜Ｒ３の夫々に並列化された輝度信
号の画像データが供給され、第３図Ｂに示すようにメモ
リユニットＲ０〜Ｒ１に対して同時に書き込まれ、フレ
ームｌまで書き込みがなされると、バンクメモリ３５Ｇ
のメモリユニット００〜Ｇ３の夫々に対して書き込みが
なされる。そして、フレームｍまで書き込みがなされる
と、更に、バンクメモリ３５Ｂのメモリユニット８０〜
Ｂ、の夫々に対して書き込みがなされる。このため、最
大でフレーム（１→！→ｍ→ｎ）までの画像が蓄積され
、（Ｒ，Ｇ、Ｂ）方式の場合と比べて約３倍の画像が蓄
積される。

ＳＴＤモードで（Ｒ，Ｇ、Ｂ）方式のディジタルビデオ
信号が入力される場合には、各色成分の画像データが対
応するバンクメモリ３５Ｒ，３５Ｇ、３５Ｂの夫々に供
給され、第３図Ｃに示すように先ずメモリユニットＲｏ
　、Ｇｏ　、Ｂｏの夫々に対して各成分の画像データが
同時に書き込まれ、フレームｋまで書き込みがなされる
と、メモリユニットＲ，，Ｇ、、Ｂｌの夫々に対して書
き込みがなされる。次に、フレームｌまで書き込みがな
されると、メモリユニットＲ，，Ｇ、、Ｂ、の夫々゛に
対して書き込みがなされ、そして、フレームｍまで書き
込みがなされると、更に、メモリユニットＲｓ　、Ｇｓ
　、Ｂｓの夫々に対して書き込みがなされる。このため
、最大でフレーム（１→に→ｌ→ｍ−＋ｎ）までの画像
が蓄積される。

一方、ＳＴＤモードでＭｏｎｏ方式の場合若しくはＮＴ
ＳＣ方式のコンポジット信号が入力される場合には、第
３図りに示すように、メモリユニットＲ０を最初として
１個のメモリユニットを単位として画像データが順次書
き込まれ、最大でフレーム（１−＋　Ｃ−）　ｄ　−＋
　６−＋　ｆ　−＋　ｇ　−＋　７１−＋　ｉ　−＋　
ｊ　→に→２→ｍ→ｎ）までの画像が蓄積され、（Ｒ，
Ｇ。

Ｂ）方式の場合と比べて約３倍の画像が蓄積される。

Ｎｌモードで（Ｒ，Ｇ、Ｂ）方式のディジタルビデオ信
号が入力される場合には、多重化されて並列化された各
色成分の画像データが対応するバンクメモリ３５Ｒ，３
５Ｇ、３５Ｂの夫々に供給され、第３図已に示すように
先ずメモリユニットＲｏ、Ｒ＋、Ｇｏ、ＧＩ＋　Ｂｅ、
Ｂ＋の夫々に対して同時に書き込まれ、フレームｍまで
書き込みがなされると、次に、メモリユニットＲ２，Ｒ
。

、Ｇｚ、ｃ、、　Ｂ、、Ｂｚの夫々に対して書き込みが
なされて、最大でフレーム（１→ｍ→ｎ）までの画像が
蓄積される。

一方、ＮｌモードでＭｏｎｏ方式の場合には、多重化さ
れて並列化された輝度信号の画像データが所定の゛メモ
リユニットに供給され、第３図Ｆに示すようにメモリユ
ニットＲｏ、Ｒ＋を最初として２個のメモリユニットを
単位として画像データが順次書き込まれ、最大でフレー
ム（１→ｉ→ｊ→に−ｆ→ｍ→ｎ）までの画像が蓄積さ
れ、（Ｒ。

Ｇ、Ｂ）方式の場合と比べて約３倍の画像が蓄積される
。

また、ＨＤモードで（Ｙ、Ｒ−Ｙ、Ｂ−Ｙ）のディジタ
ルビデオ信号が入力され、色差信号成分が多重化される
場合には、並列化された各成分の画像データが所定のバ
ンクメモリ３５Ｒ，３５Ｇ。

３５Ｂに供給されて書き込まれる。例えば、第３図Ｇに
示すように先ずフレームｌの輝度信号の画像データＹ１
がメモリユニットＲ０〜Ｒ１に書き込まれると共に、多
重化色信号の画像データＣ１がメモリユニット００〜Ｇ
３に書き込まれる。次に、フレーム２の輝度信号の画像
データＹ２がメモリユニットＧ０〜Ｇ３に書き込まれる
と共に、多重化色信号の画像データＣ２がメモリユニッ
ト８０〜Ｂ３に書き込まれる。そして、フレーム３の輝
度信号の画像データＹ３がメモリュニッ）Ｂ。〜Ｂ３に
書き込まれると共に、多重化色信号の画像データＣ３が
メモリユニットＲ０〜Ｒ１に書き込まれる。

つまり、所定のローテーションで各成分の画像データが
振り分けられるため、フレーム（Ｎ＋１）に関する画像
データがメモリユニットＲ０〜Ｒｓ、Ｇｏ〜Ｇ、に書き
込まれ、フレーム（Ｎ＋２）に関する画像データがメモ
リユニットＧ０〜Ｇｘ　、Ｂｏ−Ｂコに書き込まれ、フ
レーム（Ｎ＋３）に関する画像データがメモリユニット
Ｂ０〜Ｂｓ、Ｒｏ〜Ｒ１に書き込まれる。従って、３フ
レ一ム周期で所定のバンクメモリ３５Ｒ，３５０゜３５
Ｂに所定の成分の画像データが順次蓄積され、（Ｒ，Ｇ
、　Ｂ）方式の場合に比べて約１．５倍の画像が蓄積さ
れる。

更に、ＳＴＤモードで（Ｙ、Ｒ−Ｙ、Ｂ−Ｙ）のディジ
タルビデオ信号が入力され、色差信号成分が多重化され
る場合には、各成分の画像データが所定のバンクメモリ
３５Ｒ，３５Ｇ、３５Ｂのメモリユニットに供給されて
書き込まれる。例えば、第３図Ｈに示すように先ずフレ
ーム（１→４）の輝度信号の画像データ（Ｙｌ→Ｙ４）
がメモリユニットＲ０〜Ｒ，ｌに書き込まれると共に、
多重化色信号の画像データ（Ｃ１→Ｃ４）がメモリユニ
ット００〜Ｇ３に書き込まれる。次に、フレーム（５→
８）の輝度信号の画像データ（Ｙ５→Ｙ８）がメモリユ
ニット００〜Ｇ、に書き込まれると共に、多重化色信号
の画像データ（Ｃ５→Ｃ８）がメモリユニット８０〜Ｂ
３に書き込まれる。そして、フレーム（９→１２）の輝
度信号の画像データ（Ｙ９→Ｙ１２）がメモリユニット
Ｂｏ”−ｊＢｓに書き込まれると共に、多重化色信号の
°画像データ（Ｃ９→Ｃｌ２）がメモリユニットＲ０〜
Ｒ１に書き込まれる。

つまり、所定のローテーションで各成分の画像データが
振り分けられるため、先ずフレーム（Ｎ＋１）に関する
画像データがメモリュニッ）Ｒｏ、Ｇｏに書き込まれ、
フレーム（Ｎ＋２）に関する画像データがメモリユニッ
トＲ，，Ｇ、に書き込まれ、フレーム（Ｎ＋３）に関す
る画像データがメモリユニットＲア、Ｇ２に書き込まれ
、フレーム（Ｎ＋４）に関する画像データがメモリユニ
ットＲ，，Ｇ、に書き込まれる。次にフレーム（Ｎ＋５
）に関する画像データがメモリユニットＧｏ、Ｂｏに書
き込まれ、フレーム（Ｎ＋６）に関する画像データがメ
モリユニットＧ１．Ｂｔに書き込まれ、フレーム（Ｎ＋
７）に関する画像データがメモリユニットＧ、、Ｂ！に
書き込まれ、フレーム（Ｎ＋８）に関する画像データが
メモリユニットＧ、、Ｂ、に書き込まれる。そして、フ
レーム（Ｎ＋９）に関する画像データがメモリユニット
Ｂ、、Ｒ，に書き込まれ、フレーム（Ｎ＋１０）に関す
る画像データがメモリユニットＢ１、Ｒ１に書き込まれ
、フレーム（Ｎ＋１１）に関する画像データがメモリユ
ニットＢｚ、Ｒｚに書き込まれ、フレーム（Ｎ＋１２）
に関する画像データがメモリユニットＢ、、Ｒ，に書き
込まれる。

従って、１２フレ一ム周期で所定のメモリユニットＲ０
〜Ｒｓ、Ｇｏ〜Ｇ３．ＢＯ〜Ｂ、に所定の成分の画像デ
ータが順次蓄積され、（Ｒ，Ｇ。

Ｂ）方式の場合に比べて約１．５倍の画像が蓄積される
。

尚、この発明の一実施例におけるバンクメモリ部３５に
対する書き込み方法として８通りの場合ついて説明した
が、他の場合におても容易にこの発明を適用することが
でき、所定の単位時間でみた時に各色系列に対応して設
けられたバンクメモリ３５Ｒ，３５Ｇ、３５Ｂの記憶領
域が同程度に利用されるように各成分の画像データを振
り分けるように制御すれば良い。

〔発明の効果〕

この発明では、高精細度映像信号を画面分割して蓄積す
る各色系列に対応して設けられた３個のメモリバンクの
前段に選択回路部が設けられると共に、３個のメモリバ
ンクの後段に分配回路部が設けられ、選択回路部２分配
回路部及びバンクメモリの夫々が制御信号により各モー
ドに対応して制御される。選択回路部において、入力デ
ィジタルビデオ信号の形態及び方式に対応した形で各成
分の画像データが振り分けられ、３個のメモリバンクの
所定の記憶領域に所定成分の画像データが供給される。

このため、各色系列に対応して設けられたバンクメモリ
の夫々には、所定の単位時間でみた時に記憶領域が同程
度に利用されるように画像データが蓄積される。３個の
バンクメモリの夫石から読み出された画像データが分配
回路部に供給され、分配回路部において、入力側と同一
の画像データ列が復元される。

従って、この発明に依れば、高精細度映像信号のみなら
ず現行の標準映像信号やノンインターレース映像信号等
の各種の方式の信号に対応することができ、然も、画像
シュミレーションシステムの中心となる画像蓄積装置の
メモリを有効に利用することができる。また、この発明
に依れば、上述したようにバンクメモリの前段において
所定のローテーションで各成分の画像データが振り分け
られるように構成されているため、各バンクメモリ間に
おけるデータ分配に関するパスライン等を設ける必要が
なくハードウェアを縮小することができる。また、制御
等に関しても容易に発生させることができる所定のシー
ケンスの制御信号を用いて各部を制御すれば良く、制御
を容易とすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明が適用される画像シュミレーションシステムの全
体構成を示すブロック図、第３図はこの発明の一実施例
の各モードにおけるメモリへの書き込み方法を示す路線
図である。 図面における主要な符号の説明 ２１〜２６：入力端子、 ３１：選択回路部、 ３３Ｒ，３３Ｇ、３３Ｂ、３８Ｒ，３８Ｇ、３Ｂ＝選択
回路、 ３４ニジリアル・パラレル変換回路部、３５：バンクメ
モリ部、 ３６：パラレル・シリアル変換回路部、３７：分配回路
部、 ４１〜４６：出力端子、 ５１：メモリ制御回路、 ５２：制御信号発生回路、 ５３：ＭＰＵ。 第３図Ｄ

Claims (1)

1. 【特許請求の範囲】 第１、第２、第３のディジタルビデオ入力端子の夫々が
   接続され、入力ディジタルビデオ信号を選択的に出力す
   る第１、第２、第３のセレクタ回路と、 上記第１、第２、第３のセレクタ回路の出力が供給され
   る第１、第２、第３のメモリと、 上記第１、第２、第３のメモリの出力が夫々に供給され
   る第１、第２、第３の分配回路と を備え、上記入力ディジタルビデオ信号の信号形態及び
   信号の方式に応じて上記第１、第２、第３のセレクタ回
   路及び上記第１、第２、第３の分配回路の動作状態を制
   御するようになすことを特徴とする映像信号処理装置。