JPH0195591A - Multylayered ceramic substrate and manufacture thereof - Google Patents
Multylayered ceramic substrate and manufacture thereofInfo
- Publication number
- JPH0195591A JPH0195591A JP62254013A JP25401387A JPH0195591A JP H0195591 A JPH0195591 A JP H0195591A JP 62254013 A JP62254013 A JP 62254013A JP 25401387 A JP25401387 A JP 25401387A JP H0195591 A JPH0195591 A JP H0195591A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- green sheet
- ceramic green
- firing
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 95
- 239000000758 substrate Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 125000006850 spacer group Chemical group 0.000 claims abstract description 32
- 239000012212 insulator Substances 0.000 claims description 49
- 238000010304 firing Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 21
- 238000007639 printing Methods 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 23
- 239000000463 material Substances 0.000 abstract description 12
- 238000001354 calcination Methods 0.000 abstract 2
- 230000032798 delamination Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- NKNQXCZWYOZFLT-XAVROVCUSA-N (4s)-4-[4-[(2r)-1-amino-2-methylbutyl]triazol-1-yl]-5-[4-[4-[4-[(2s)-2-[4-[(2r)-1-amino-2-methylbutyl]triazol-1-yl]-4-carboxybutanoyl]piperazin-1-yl]-6-[2-[2-(2-prop-2-ynoxyethoxy)ethoxy]ethylamino]-1,3,5-triazin-2-yl]piperazin-1-yl]-5-oxopentanoic acid;h Chemical compound Cl.N1=NC(C(N)[C@H](C)CC)=CN1[C@@H](CCC(O)=O)C(=O)N1CCN(C=2N=C(N=C(NCCOCCOCCOCC#C)N=2)N2CCN(CC2)C(=O)[C@H](CCC(O)=O)N2N=NC(=C2)C(N)[C@H](C)CC)CC1 NKNQXCZWYOZFLT-XAVROVCUSA-N 0.000 description 1
- 229910025794 LaB6 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は多層セラミック基板およびその製造方法に関
し、特に、絶縁体基板間にたとえばコンデンサ、抵抗体
などの回路素子を有する多層セラミック基板およびその
製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a multilayer ceramic substrate and a method for manufacturing the same, and particularly to a multilayer ceramic substrate having circuit elements such as capacitors and resistors between insulating substrates, and the manufacturing method thereof. Regarding the method.
（従来技術）
一般に、電子機器の小型化が進むに伴って、セラミック
基板もまた多層化、高密度化が図られている。このよう
な多層セラミック基板として、たとえば特開昭６２−５
６２０４号公報に記載されているように、各セラミック
グリーンシート上に誘電体ペースト、抵抗体ペースト、
導体ペーストなどを厚膜技術によって印刷した後、各セ
ラミックグリーンシートを圧着して焼成することによっ
て、コンデンサ、抵抗、インダクタなどの回路素子を有
する多層セラミック基板を構成したものがある。(Prior Art) Generally, as electronic devices become smaller, ceramic substrates are also becoming more multi-layered and more dense. As such a multilayer ceramic substrate, for example, Japanese Patent Application Laid-Open No. 62-5
As described in Publication No. 6204, dielectric paste, resistor paste,
There is a multilayer ceramic substrate that has circuit elements such as capacitors, resistors, and inductors by printing conductive paste or the like using thick film technology, then pressing and firing each ceramic green sheet.
（発明が解決しようとする問題点）
しかしながら、このような従来の多層セラミック基板に
おいては、ペーストを印刷した後のセラミックグリーン
シートを積層圧着する場合、ペーストを印刷した部分の
側部に空隙が生じやす（、この空隙が原因となって、焼
成中にペースト印刷面においてデラミネーションを起こ
しやすいだけでなく、ペースト印刷後のセラミックグリ
ーンシートの積層を繰り返すに従って、基板の平滑性が
悪くなり、焼成後の基板表面に電子素子を実装すること
が困難となる。(Problems to be Solved by the Invention) However, in such conventional multilayer ceramic substrates, when ceramic green sheets are laminated and pressure bonded after printing a paste, voids are created on the sides of the part where the paste is printed. Not only do these voids easily cause delamination on the paste printed surface during firing, but as the ceramic green sheets are repeatedly laminated after paste printing, the smoothness of the substrate deteriorates, causing delamination after firing. It becomes difficult to mount electronic devices on the surface of the substrate.
それゆえに、この発明の主たる目的は、焼成中にデラミ
ネーションが生じ難（かつ平滑性のよい、多層セラミッ
ク基板を提供することである。Therefore, the main object of the present invention is to provide a multilayer ceramic substrate that is less prone to delamination during firing (and has good smoothness).
この発明の他の目的は、焼成中にデラミネーションが生
じ難くかつ平滑性のよい、多層セラミック基板の製造方
法を提供することである。Another object of the present invention is to provide a method for manufacturing a multilayer ceramic substrate that is less likely to cause delamination during firing and has good smoothness.
（問題点を解決するための手段）
第１の発明は、絶縁体基板と、絶縁体基板の一方主面の
一部分上に形成される回路素子と、絶縁体基板の一方主
面の他の部分上に形成され、回路素子とほぼ同じ厚みを
有する絶縁体スペーサと、回路素子および絶縁体スペー
サ上に形成される別の絶縁体基板とを含む、多層セラミ
ック基板である。(Means for solving the problem) A first invention includes an insulating substrate, a circuit element formed on a part of one main surface of the insulating substrate, and another part of one main surface of the insulating substrate. A multilayer ceramic substrate including an insulator spacer formed thereon and having approximately the same thickness as the circuit element, and another insulator substrate formed over the circuit element and the insulator spacer.
第２の発明は、焼成することによって絶縁体基板となる
セラミックグリーンシートを準備する工程と、セラミッ
クグリーンシートの一方主面の一部分上に、焼成するこ
とによって回路素子となる回路素子ペースト層を形成す
る工程と、セラミックグリーンシートの一方主面の他の
部分上に回路素子ペースト層とほぼ同じ厚みで、焼成す
ることによって絶縁体スペーサとなる絶縁体ペースト層
を形成する工程と、焼成することによって別の絶縁体基
板となる別のセラミックグリーンシートを準備する工程
と、別のセラミックグリーンシートを回路素子ペースト
層および絶縁体ペースト層上に積層して積層物を形成す
る工程と、積層物を圧’ｊｔｒシて焼成する工程とを含
む、多層セラミック基板の製造方法である。The second invention includes a step of preparing a ceramic green sheet that becomes an insulator substrate by firing, and forming a circuit element paste layer that becomes a circuit element by firing on a part of one main surface of the ceramic green sheet. A step of forming an insulator paste layer which becomes an insulator spacer by firing on the other part of one main surface of the ceramic green sheet with approximately the same thickness as the circuit element paste layer, and a step of forming an insulator paste layer which becomes an insulator spacer by firing A process of preparing another ceramic green sheet to serve as another insulator substrate, a process of laminating another ceramic green sheet on the circuit element paste layer and an insulator paste layer to form a laminate, and pressurizing the laminate. This is a method for manufacturing a multilayer ceramic substrate, including the steps of 'jtr shredding and firing.
第３の発明は、焼成することによって絶縁体基板となる
セラミックグリーンシートを準備する工程と、セラミッ
クグリーンシートの一方主面の一部分上に、焼成するこ
とによって回路素子となる回路素子ペースト層を形成す
る工程と、回路素子ペースト層とほぼ同じ厚みを有しか
つ回路素子ペースト層に対応した位置に貫通孔が形成さ
れ、焼成することによって絶縁体スペーサとなるセラミ
ックグリーンシートを準備する工程と、セラミックグリ
ーンシートの一方主面の他の部分上に絶縁体スペーサと
なるセラミックグリーンシートを積層する工程と、焼成
することによって別の絶縁体基板となる別のセラミック
グリーンシートを準備する工程と、別のセラミックグリ
、−ンシートを回路素子ペースト層および絶縁体スペー
サとなるセラミックグリーンシート上に積層して積層物
を形成する工程と、積層物を圧着して焼成する工程とを
含む、多層セラミック基板の製造方法である。The third invention includes a step of preparing a ceramic green sheet that becomes an insulator substrate by firing, and forming a circuit element paste layer that becomes a circuit element by firing on a part of one main surface of the ceramic green sheet. a step of preparing a ceramic green sheet that has approximately the same thickness as the circuit element paste layer, has through holes formed at positions corresponding to the circuit element paste layer, and becomes an insulator spacer by firing; A step of laminating a ceramic green sheet that will become an insulator spacer on the other part of one main surface of the green sheet, a step of preparing another ceramic green sheet that will become another insulator substrate by firing, Manufacture of a multilayer ceramic substrate, including a step of laminating a ceramic green sheet on a circuit element paste layer and a ceramic green sheet serving as an insulator spacer to form a laminate, and a step of press-bonding and firing the laminate. It's a method.
（作用）
絶縁体スペーサによって、絶縁体基板間で回路素子の側
部に空隙が形成されない。しかも、絶縁体スペーサによ
って、絶縁体基板間の厚みがほぼ一定に形成される。(Function) The insulator spacer prevents a gap from being formed on the side of the circuit element between the insulator substrates. Furthermore, the thickness between the insulating substrates is formed to be substantially constant due to the insulating spacer.
（発明の効果）
この発明によれば、回路素子の側部に空隙が形成されな
いので、焼成中に層間のデラミネーションを防止するこ
とができる。しかも、絶縁体基板間の厚みがほぼ一定に
形成されるので、焼成後の多層セラミック基板の平滑性
が保たれる。そのため、この回路基板に電子素子を実装
しやすくなり、基板の多層化、高密度化をより進めるこ
とができる。(Effects of the Invention) According to the present invention, since no voids are formed on the sides of the circuit element, delamination between layers can be prevented during firing. Furthermore, since the thickness between the insulating substrates is formed to be substantially constant, the smoothness of the multilayer ceramic substrate after firing is maintained. Therefore, it becomes easier to mount electronic elements on this circuit board, and it is possible to further increase the number of layers and density of the board.
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の ゛詳細
な説明から一層明らかとなろう。The above objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.
（実施例）
第１Ａ図ないし第１Ｄ図は、それぞれ、この発明の一実
施例を示し、第１Ａ図はその斜視図であり、第１Ｂ図は
その分解斜視図であり、第１Ｃ図は第１Ａ図の線ＩＣ−
ＩＣにおける断面図であり、第１Ｄ図は第１Ａ図の線Ｉ
Ｄ−ＩＤにおける断面図である。この多層セラミック基
板１０は、セラミンクからなる絶縁体基板１２を含む。(Embodiment) Figures 1A to 1D each show an embodiment of the present invention, with Figure 1A being a perspective view thereof, Figure 1B being an exploded perspective view thereof, and Figure 1C being an exploded perspective view thereof. Line IC- in diagram 1A
FIG. 1D is a cross-sectional view of the IC, and FIG.
It is a sectional view in D-ID. This multilayer ceramic substrate 10 includes an insulator substrate 12 made of ceramic.
絶縁体基板１２の一方主面の一部分上には、第１Ｂ図に
示すように、回路素子としてのコンデンサ１４および抵
抗１６が間隔を隔てて形成される。On a portion of one main surface of the insulating substrate 12, as shown in FIG. 1B, a capacitor 14 and a resistor 16 as circuit elements are formed at intervals.
このコンデンサＩ４は、たとえば円板状の誘電体１４ａ
を含み、誘電体１４ａの両主面には、それぞれ、引出部
を有する電極１４ｂおよび１４ｃが形成される。そして
、このコンデンサ１４の電極１４ｂ、誘電体１４ａおよ
び電極１４ｃは、この順に絶縁体基板１２上に形成され
る。この場合、電極１４ｃの引出部は、絶縁体基板１２
の一方主面上に延びて形成される。This capacitor I4 includes, for example, a disc-shaped dielectric 14a.
Electrodes 14b and 14c having lead-out portions are formed on both main surfaces of the dielectric 14a, respectively. Electrode 14b, dielectric 14a, and electrode 14c of capacitor 14 are formed on insulator substrate 12 in this order. In this case, the lead-out portion of the electrode 14c is connected to the insulator substrate 12.
is formed to extend on one main surface of.
また、抵抗１６は、たとえば円板状の抵抗体１６ａを含
み、抵抗体１６ａの両主面にも、それぞれ、引出部を有
する電極１６ｂおよび１６ｃが形成される。そして、こ
れらの電極１６ｂ、抵抗体１６ａおよび電極１６ｃは、
この順に絶縁体基板１２上に形成される。この場合、電
極１６ｃの引出部も、絶縁体基板１２の一方主面上に延
びて形成される。Further, the resistor 16 includes, for example, a disc-shaped resistor 16a, and electrodes 16b and 16c having lead-out portions are formed on both main surfaces of the resistor 16a, respectively. These electrodes 16b, resistor 16a, and electrodes 16c are
They are formed on the insulator substrate 12 in this order. In this case, the lead-out portion of the electrode 16c is also formed to extend on one main surface of the insulating substrate 12.
さらに、誘電体基板１２の一方主面の他の部分上には、
誘電体基板１２と同じ材料のセラミックで絶縁体スペー
サ１８が形成される。この場合、絶縁体スペーサ１８は
、特に第１Ｃ図に示すように、コンデンサ１４および抵
抗１６とほぼ同じ厚みを有し、その表面がコンデンサ１
４および抵抗１６の表面とほぼ面一になるように、コン
デンサ１４および抵抗１６の側部に形成される。また、
この絶縁体スペーサ１８には、特に第１Ｄ図に示すよう
に、コンデンサ１４および抵抗１６の電極１４ｂ、１４
ｃ、１６ｂおよび１６ｃの引出部に対向する部分に、ス
ルーホール１８ａ、１８ｂ。Furthermore, on the other part of one main surface of the dielectric substrate 12,
The insulator spacer 18 is made of ceramic, which is the same material as the dielectric substrate 12 . In this case, the insulator spacer 18 has approximately the same thickness as the capacitor 14 and the resistor 16, as shown in particular in FIG.
4 and the resistor 16 so as to be substantially flush with the surfaces of the capacitor 14 and the resistor 16. Also,
This insulator spacer 18 has electrodes 14b, 14 of the capacitor 14 and resistor 16, as shown in FIG. 1D.
Through holes 18a, 18b are formed in the portions facing the drawer portions of c, 16b and 16c.
１８ｃおよび１８ｄがそれぞれ形成される。18c and 18d are formed, respectively.
さらに、コンデンサ１４．抵抗１６および絶縁体スペー
サ１８上には、絶縁体基板１２と同じ材料のセラミック
で別の絶縁体基板２０が形成される。この絶縁体基板２
０には、第１Ｄ図に示すように、スルーホール２０ａ、
２０ｂ、２０ｃおよび２０ｄが、絶縁体スペーサ１８の
スルーホール１８ａ、１８ｂ、１８ｃおよび１８ｄに連
通するようにそれぞれ形成される。さらに、この絶縁体
基板２０の表面には、スルーホール２０ｂの周囲部分か
らスルーホール２０ｃの周囲部分にわたって、接続電極
２２が形成され、スルーホール２０ａおよび２０ｄの周
囲部分には、それぞれ、外部電極２４ａおよび２４ｂが
形成される。Furthermore, capacitor 14. On the resistor 16 and the insulator spacer 18, another insulator substrate 20 is formed of the same ceramic material as the insulator substrate 12. This insulator substrate 2
0, as shown in FIG. 1D, there are through holes 20a,
20b, 20c and 20d are formed to communicate with through holes 18a, 18b, 18c and 18d of insulator spacer 18, respectively. Furthermore, a connection electrode 22 is formed on the surface of this insulating substrate 20 from a portion around the through hole 20b to a portion around the through hole 20c, and an external electrode 24a is formed around the through hole 20a and 20d, respectively. and 24b are formed.
そして、コンデンサ１４の電極１４ｃの引出部と接続電
極２２の一端とが、絶縁体スペーサ１８のスルーホール
１８ｂおよび絶縁体基板２０のスルーホール２０ｂ内の
導体２６ｂによって、電気的に接続される。これと同様
に、スルーホール１８Ｃおよび２０ｃ内の導体２６ｃに
よって、抵抗１６の電極１６ｂが接続電極２２の他端に
接続される。したがって、コンデンサ１４の一端と抵抗
１６の一端とは、電気的に接続される。Then, the lead-out portion of the electrode 14c of the capacitor 14 and one end of the connection electrode 22 are electrically connected by the conductor 26b in the through hole 18b of the insulator spacer 18 and the through hole 20b of the insulator substrate 20. Similarly, electrode 16b of resistor 16 is connected to the other end of connection electrode 22 by conductor 26c in through holes 18C and 20c. Therefore, one end of the capacitor 14 and one end of the resistor 16 are electrically connected.
、さらに、スルーホール１８ａおよび２０ａ内の導体２
６ａによって、コンデンサ１４の電極１４ｂと外部電極
２４ａとが接続され、スルーホール１８ｄおよび２０ｄ
内の導体２６ｄによって、抵抗１６の電極１６ｃと外部
電極２４ｂとが接続される。, furthermore, the conductor 2 in the through holes 18a and 20a
6a connects the electrode 14b of the capacitor 14 and the external electrode 24a, and the through holes 18d and 20d
The electrode 16c of the resistor 16 and the external electrode 24b are connected by the inner conductor 26d.
したがって、この多層セラミック基板１０は、第２図に
示すように、１つのコンデンサ１４と１つの抵抗１６と
が直列に接続された回路構成となる。Therefore, as shown in FIG. 2, this multilayer ceramic substrate 10 has a circuit configuration in which one capacitor 14 and one resistor 16 are connected in series.
この多層セラミック基板１０は、絶縁体基板１２となる
セラミックグリーンシートと別の絶縁体基板２０となる
別のセラミックグリーンシートとでコンデンサ１４およ
び抵抗１６などの材料を圧着した状態で全体を焼成する
ことによって製造されるが、絶縁体基板１２および２０
となるセラミックグリーンシート間には、絶縁体スペー
サ１８となる材料も圧着され回路素子となる材料の側部
に空隙が生じない。そのため、その焼成中に層間のデラ
ミネーシジンが生じにくい。しかも、この多層セラミッ
ク基板１０は、絶縁体基板１２および２０間でコンデン
サ１４．抵抗１６および絶縁体スペーサ１８がほぼ一定
の厚みに形成されるので、その表面の平滑性がよい。そ
のため、この多層セラミック基板１０の表面には、電子
素子を実装しやすい。This multilayer ceramic substrate 10 is produced by firing the entire body with materials such as a capacitor 14 and a resistor 16 bonded between a ceramic green sheet serving as an insulating substrate 12 and another ceramic green sheet serving as another insulating substrate 20. The insulator substrates 12 and 20 are manufactured by
The material that will become the insulating spacer 18 is also crimped between the ceramic green sheets that will become the circuit elements, so that no voids will be formed on the sides of the material that will become the circuit element. Therefore, delamination between layers is less likely to occur during firing. Moreover, this multilayer ceramic substrate 10 has a capacitor 14 between the insulator substrates 12 and 20. Since the resistor 16 and the insulating spacer 18 are formed to have a substantially constant thickness, their surfaces have good smoothness. Therefore, it is easy to mount electronic elements on the surface of this multilayer ceramic substrate 10.
なお、電極１４ｃの引出部は、第１Ｅ図に示す構成にし
てもよい。この第１Ｅ図は第１Ａ図の線ＩＥ−ＩＥにお
ける断面図に相当する図であり、第１Ｅ図に示す構成で
は、電極１４ｃの引出部が絶縁体基板２０の一方主面の
一部分上に形成されている。そして、この引出部は、絶
縁体基板２０に形成したスルーホール２０ｂ内の導体２
６ｂによって絶縁体基板２０の表面の接続電極２２に接
続される。同様に、図示しないが、電極１６ｃの引出部
も、電極１４ｃの引出部の上述の例に従って、絶縁体基
板２０の一方主面の一部分上に形成され、かつ、絶縁体
基板２０−に形成したスルーホール２０ｃ内の導体２６
ｃによって接続電極２２に接続されてもよい。Note that the lead-out portion of the electrode 14c may have the configuration shown in FIG. 1E. This FIG. 1E is a diagram corresponding to a cross-sectional view taken along the line IE-IE in FIG. 1A, and in the configuration shown in FIG. has been done. This lead-out portion is connected to the conductor 2 in the through hole 20b formed in the insulator substrate 20.
6b, it is connected to the connection electrode 22 on the surface of the insulator substrate 20. Similarly, although not shown, the lead-out portion of the electrode 16c is also formed on a portion of one principal surface of the insulating substrate 20, and is formed on the insulating substrate 20-, in accordance with the above-described example of the lead-out portion of the electrode 14c. Conductor 26 in through hole 20c
It may be connected to the connection electrode 22 by c.
次に、この多層セラミック基板１０の製造方法の一例に
ついて説明する。Next, an example of a method for manufacturing this multilayer ceramic substrate 10 will be described.
まず、第３Ａ図に示すように、焼成することによって絶
縁体基板１２となるセラミックグリーンシート１２′が
準備される。このセラミックグリーンシート１２’とし
ては、たとえば「エレクトロニク・セラミクスＪ １９
８５年３月号第１８〜１９頁に開示されているようなＡ
ｌｚ Ｏｓ 、ＣａＯｒ Ｓ ｉ Ｏ！ ＋ Ｍ ｇ
Ｏｒ Ｂｚ Ｏｘおよび微量の添加物からなるセラ
ミック粉末とバインダとを混合したものを、たとえばド
クタブレード法によって、シート状に成形したものが利
用できる。このようなセラミックグリーンシートは、た
とえば窒素などの還元雰囲気中で焼成しても特性の劣化
が少な（、しかも、たとえば９００〜１０００℃の比較
的低温で焼成することができる。First, as shown in FIG. 3A, a ceramic green sheet 12' that becomes the insulating substrate 12 by firing is prepared. As this ceramic green sheet 12', for example, "Electronic Ceramics J 19
A as disclosed in March 1985 issue, pages 18-19
lz Os, CaOr S i O! + M g
A mixture of ceramic powder consisting of Or Bz Ox and a small amount of additives and a binder can be formed into a sheet shape by, for example, a doctor blade method. Such a ceramic green sheet exhibits little deterioration in properties even when fired in a reducing atmosphere such as nitrogen (and can be fired at a relatively low temperature of, for example, 900 to 1000°C).
次に、セラミックグリーンシート１２’の一方主面上に
は、焼成することによってコンデンサ１４の電極１４ｂ
および抵抗１６の電極１６ｂとなる導電ペースト層１４
ｂ′および１６ｂ′が、導電ペーストを印刷、塗布する
ことによってそれぞれ形成される。この導電ペーストと
しては、セラミックグリーンシート１２’が９００〜１
０００℃の還元雰囲気中で焼成することができるので、
たとえばＣｕ ＋ Ｎ ｓ ＋ Ｆ ｅなどの卑金属
からなるものが利用できる。Next, the electrode 14b of the capacitor 14 is formed on one main surface of the ceramic green sheet 12' by firing.
and a conductive paste layer 14 that becomes the electrode 16b of the resistor 16.
b' and 16b' are formed by printing and applying conductive paste, respectively. As this conductive paste, the ceramic green sheet 12' is 900 to 1
Since it can be fired in a reducing atmosphere at 000°C,
For example, one made of a base metal such as Cu + Ns + Fe can be used.
さらに、導電ペースト層１４ｂ′の一端部を含むセラミ
ックグリーンシート１２′の一方主面上には、焼成する
ことによって誘電体１４ａとなる誘電体ペースト層１４
ａ′が、誘電体ペーストを印刷、塗布することによって
形成される。この誘電体ペーストとしては、たとえば特
開昭６２−５６２０４号公報に開示されているようなチ
タン酸バリウム系の非還元性誘電体ペーストが利用でき
る。このような誘電体ペーストは、それをセラミックグ
リーンシート中に収納して還元雰囲気中で焼成しても特
性の劣化が少ない。Further, on one main surface of the ceramic green sheet 12' including one end of the conductive paste layer 14b', a dielectric paste layer 14 which becomes a dielectric material 14a by firing is provided.
a' is formed by printing and applying dielectric paste. As this dielectric paste, for example, barium titanate-based non-reducible dielectric paste as disclosed in Japanese Unexamined Patent Publication No. 62-56204 can be used. Such a dielectric paste exhibits little deterioration in characteristics even when it is housed in a ceramic green sheet and fired in a reducing atmosphere.
また、導電ペースト層１６ｂ′の一端部を含むセラミッ
クグリーンシート１２′の一方主面上には、焼成するこ
とによって抵抗体１６ａとなる抵抗体ペースト層１６ａ
’が、抵抗体ペーストを印刷、塗布することによって形
成される。この抵抗体ペーストとしては、たとえば特開
昭５５−２７７００号公報、特開昭５５−２９１９９号
公報に開示されているような硼化ランタン、硼化イツト
リウムなどの抵抗物質と非還元性ガラスとからなる非還
元性抵抗組成物が利用できる。このような抵抗体ペース
トを用いれば、抵抗体ペーストをセラミックグリーンシ
ート中に収納して還元雰囲気中で焼成しても特性の劣化
が少ない。Further, on one main surface of the ceramic green sheet 12' including one end portion of the conductive paste layer 16b', a resistor paste layer 16a which becomes a resistor 16a by firing is provided.
' is formed by printing and applying resistor paste. This resistor paste may be made of a resistive material such as lanthanum boride or yttrium boride and non-reducible glass as disclosed in, for example, JP-A-55-27700 and JP-A-55-29199. A non-reducing resistance composition is available. If such a resistor paste is used, there will be little deterioration in characteristics even if the resistor paste is housed in a ceramic green sheet and fired in a reducing atmosphere.
さらに、誘電体ペースト層１４ａ′および抵抗体ペース
ト層１６ａ′の表面を含むセラミッククリーンシート１
２′の一方主面上には、焼成することによって電極１４
ｃおよび１６ｃとなる導電ペースト層１４Ｃ′および１
６ｃ’が、導電ペーストを印刷、塗布することによって
それぞれ形成される。Further, a ceramic clean sheet 1 including the surfaces of the dielectric paste layer 14a' and the resistor paste layer 16a'
An electrode 14 is formed on one main surface of the electrode 2' by firing.
conductive paste layers 14C' and 1 to become c and 16c
6c' are formed by printing and applying conductive paste, respectively.
次に、セラミックグリーンシート１２’の一方主面上に
は、第３Ｂ図および第３Ｃ図に示すように、焼成するこ
とによって絶縁体スペーサ１８となる絶縁体ペースト層
１８′が、セラミックグリーンシート１２′と同様な材
料からなる絶縁体ペーストを印刷、塗布することによっ
て形成される。Next, on one main surface of the ceramic green sheet 12', as shown in FIGS. 3B and 3C, an insulating paste layer 18', which becomes an insulating spacer 18 by firing, is placed on one main surface of the ceramic green sheet 12'. It is formed by printing and applying an insulating paste made of the same material as '.
なお、上述の導電ペースト層、誘電体ペースト層、抵抗
体ペースト層および絶縁体ペースト層は、圧膜技術を用
いて各ペーストを印刷、塗布することによって形成され
る。Note that the above-described conductive paste layer, dielectric paste layer, resistor paste layer, and insulating paste layer are formed by printing and applying each paste using a pressure film technique.
さらに、第３Ｄ図に示すように、焼成することによって
別の絶縁体基板２０となる別のセラミックグリーンシー
ト２０’が準備される。このセラミンクグリーンシート
２０′の材料は、上述のセラミックグリーンシート１２
′と同様な材料が利用できる。そして、このセラミック
クーンシート２０′の表面には、焼成することによって
接続電極２２．外部電極２２ａおよび２２ｂとなる導電
ペースト層２２’、２４ａ’および２４ｂ′が、導電ペ
ーストを印刷、塗布することによってそれぞれ形成され
る。Furthermore, as shown in FIG. 3D, another ceramic green sheet 20' which becomes another insulator substrate 20 by firing is prepared. The material of this ceramic green sheet 20' is the ceramic green sheet 12 described above.
Materials similar to ' can be used. Connection electrodes 22 are formed on the surface of the ceramic coon sheet 20' by firing. Conductive paste layers 22', 24a' and 24b', which become external electrodes 22a and 22b, are formed by printing and applying conductive paste, respectively.
それから、このセラミックグリーンシート２０′が絶縁
体ペースト層１８′などの上に積層される。なお、この
積層前には、第３Ｂ図ないし第３Ｄ図に図示していない
が、絶縁体ペースト層１８′およびセラミックグリーン
シート２０′には、スルーホール１８ａ 〜１８ｄおよ
び２０ａ〜２０ｄがそれぞれ形成され、それらのスルー
ホール内には、導体２６ａ〜２６ｄとなる導電ペースト
が詰められている。Then, this ceramic green sheet 20' is laminated on top of the insulating paste layer 18', etc. Although not shown in FIGS. 3B to 3D, before this lamination, through holes 18a to 18d and 20a to 20d are formed in the insulating paste layer 18' and the ceramic green sheet 20', respectively. , these through holes are filled with conductive paste that will become conductors 26a to 26d.
そして、全体を圧着しながら焼成することによって、第
１Ａ図ないし第１Ｄ図に示す多層セラミック基板１０が
作られる。Then, the multilayer ceramic substrate 10 shown in FIGS. 1A to 1D is produced by firing the entire structure while press-bonding it.
次に、この多層セラミック基ｖｉ、１０の製造方法の他
の例について説明する。Next, another example of the method for manufacturing the multilayer ceramic bases vi, 10 will be described.
この製造方法では、第３Ａ図ないし第３Ｄ図に示す上述
の製造方法に比べて、特に、絶縁体スペーサ１８を形成
する点で次にように異なる。This manufacturing method differs from the above-described manufacturing method shown in FIGS. 3A to 3D in the following points in particular in forming the insulating spacer 18.
すなわち、この製造方法では、絶縁体スペーサ１８とな
る層がセラミックグリーンシート１９で準備される。こ
のセラミックグリーンシート１９は、第４Ａ図に示すよ
うに、誘電体ペースト層１４ ａ ／および抵抗体ペー
スト層１６３′とほぼ同じ厚みを有し、誘電体ペースト
層１４ａ′および抵抗体ペースト［７１１６ａ ’に対
応してそられとばば同じ大きさの貫通孔１９ａおよび１
９ｂが形成されている。That is, in this manufacturing method, the layer that will become the insulator spacer 18 is prepared using the ceramic green sheet 19. As shown in FIG. 4A, this ceramic green sheet 19 has approximately the same thickness as the dielectric paste layer 14a/and the resistor paste layer 163'. Correspondingly, through holes 19a and 1 of the same size are formed.
9b is formed.
そして、このセラミックグリーンシート１９が、第４Ｂ
図および第４Ｃ図に示すように、セラミックグリーンシ
ート１２′上に積層される。Then, this ceramic green sheet 19 is
As shown in the figure and FIG. 4C, it is laminated on the ceramic green sheet 12'.
その後は、上述の製造方法と同様に、セラミックグリー
ンシート１９上にセラミックグリーンシー）２０’が積
層、圧着され、全体が焼成され、それによって、多層セ
ラミック基板ｌＯが作られる。Thereafter, in the same manner as in the manufacturing method described above, the ceramic green sheet 20' is laminated and pressed onto the ceramic green sheet 19, and the whole is fired, thereby producing the multilayer ceramic substrate IO.
（実験例）
まず、この発明の実施例として、第３Ａ図ないし第３Ｄ
図に示す製造方法Ａおよび第４Ａ図ないし第４Ｃ図に示
す製造方法Ｂで、それぞれ、２００個のサンプルを作っ
た。この場合、セラミックグリーンシートとして、Ｓｉ
Ｏ□、 Ａｔ！！ ｏｓ 。(Experimental Example) First, as an example of the present invention, FIGS. 3A to 3D
200 samples were each made using the manufacturing method A shown in the figure and the manufacturing method B shown in FIGS. 4A to 4C. In this case, as the ceramic green sheet, Si
O□, At! ! os.
Ｂａｄ、Ｂ、Ｏ，およびバインダからなる厚さ１００μ
ｍの低温焼結セラミックグリーンシートを、用いた。さ
らに、誘電体ペーストとして非還元性誘電体ペーストを
用いた。抵抗体ペーストとして、ＬａＢ６を主成分とす
る非還元性抵抗体ペーストを用いた。また、導電ペース
トとしてＣｕ系の導体ペーストを用いた。そして、各ペ
ースト層をスクリーン印刷法によって形成した。また、
全体を圧着し窒素雰囲気中９５０℃で焼成した。100μ thick consisting of Bad, B, O, and binder
A low temperature sintered ceramic green sheet of m was used. Furthermore, a non-reducing dielectric paste was used as the dielectric paste. A non-reducing resistor paste containing LaB6 as a main component was used as the resistor paste. Further, a Cu-based conductive paste was used as the conductive paste. Then, each paste layer was formed by a screen printing method. Also,
The whole was press-bonded and fired at 950° C. in a nitrogen atmosphere.
そして、各サンプルについて、その容量および抵抗をＬ
ＣＲメータで測定したところ、設計通りの値が得られた
。Then, for each sample, its capacitance and resistance are L
When measured with a CR meter, the values as designed were obtained.
また、従来例として、上述の方法に比べて絶縁体スペー
サを形成しない方法で、サンプルを２０θ個作った。Further, as a conventional example, 20[theta] samples were made using a method that does not form an insulating spacer compared to the above-mentioned method.
そして、それらのすべてのサンプルについて、焼成中の
デラミネーションの発生率および焼成後の表面の平滑性
を調べた。この場合、表面の平滑性については、触針式
表面粗さ計でＪＩＳＢＯ６１０規格（高域カットオフ値
０．８ｍ、基準長さ２５酊）により表面の最大うねりを
測定した。その結果を表に示す。For all of these samples, the incidence of delamination during firing and the smoothness of the surface after firing were investigated. In this case, regarding the smoothness of the surface, the maximum waviness of the surface was measured using a stylus type surface roughness meter according to the JISBO610 standard (high cutoff value 0.8 m, standard length 25 mm). The results are shown in the table.
表
表の結果より、この発明の実施例によれば、従来例に比
べて、焼成中のデラミネーションの発生率が著しく減少
し、しかも、焼成後の表面の平滑性が著しく向上するこ
とがわかる。From the results in the table, it can be seen that according to the example of the present invention, the incidence of delamination during firing is significantly reduced compared to the conventional example, and the smoothness of the surface after firing is significantly improved. .
なお、上述の各実施例では、還元雰囲気中で焼成可能な
材料を用いた多層セラミック基板およびその製造方法に
ついて説明したが、この発明では、還元雰囲気中で焼成
可能な材料に限らず、たとえば酸化雰囲気中で焼成でき
る材料で多層セラミック基板を構成してもよい。In each of the above-mentioned embodiments, a multilayer ceramic substrate using a material that can be fired in a reducing atmosphere and a method for manufacturing the same has been described. The multilayer ceramic substrate may be made of a material that can be fired in an atmosphere.
また、上述の各実施例では、１つのコンデンサと１つの
抵抗とが内臓された多層セラミック基板およびその製造
方法を例にして説明したが、この発明では、そのような
構造の多層セラミック基板に限らず他の構造の多層セラ
ミック基板およびその製造方法にも当然適用できる。Further, in each of the above-described embodiments, explanations have been given using a multilayer ceramic substrate with one built-in capacitor and one resistor and a method for manufacturing the same as an example, but the present invention is limited to a multilayer ceramic substrate with such a structure. Naturally, the present invention can also be applied to multilayer ceramic substrates of other structures and methods of manufacturing the same.
第１Ａ図ないし第１Ｄ図は、それぞれ、この発明の一実
緒例を示し、第１Ａ図はその斜視図であり、第１Ｂ図は
その分解斜視図であり、第１Ｃ図は第１Ａ図の線Ｉ Ｃ
−Ｉ Ｃにおける断面図であり、第１Ｄ図は第１Ａ図の
線ＩＤ−ＩＤにおける断面図である。
第１Ｅ図は第１Ａ図ないし第１Ｄ図に示す実施例の電極
の引出部の変形例を示し、第１Ａ図の線Ｉ Ｅ−Ｉ Ｂ
における断面図に相当する図である。
第２Ａ図は第１Ａ図ないし第１Ｄ図に示す実施例の回路
図である。
第３Ａ図ないし第３Ｄ図は、それぞれ、第１Ａ図ないし
第１Ｄ図に示す実施例を製造するための工程の一例を示
し、第３Ａ図、第３Ｂ図および第３Ｄ図はそれぞれその
平面図であり、第３Ｃ図は第３Ｂ図の線ｍｃ−ｍｃにお
ける断面図である。
第４八図ないし第４Ｃ図は、第１Ａ図ないし第１Ｄ図に
示す実施例を製造する工程の他の例を示し、第４Ａ図お
よび第４Ｂ図はそれぞれその平面図であり、第４Ｃ図は
第４Ｂ図の線ＩＶＣ−ＩＶＣにおける断面図である。
図において、１０は多層セラミック基板、１２は絶縁体
基板、１４はコンデンサ、１６は抵抗、１８は絶縁体ス
ペーサ、２０は別の絶縁体基板を示す。
特許出願人 株式会社 村田製作所
代理人 弁理士 岡 １） 全 啓
第１Ａ図
第１Ｂし１
第１Ｃ図
第２ ｋｌ
第３Ａ図
第３Ｂ図 第３Ｃ図ｄ
第３Ｄ図
第４Ａ日
第４Ｂ図
第４０図
手続主甫正書（方式）
１、事件の表示
昭和６２年 特許願 第２５４０１３号２、発明の名称
多層セラミック基板およびその製造方法３、補正をする
者
事件との関係 特許出願人
住 所 京都府長岡京市天神二丁目２６番１０号名 称
（６２３）株式会社 行田製作所代表者 村 １
） 昭
４、代 理 人 ［株］５４１ ！大阪（０６） ２５
２−６８８８ （代）住 所 大阪市東区南本町４丁目
４１番地昭和６３年０１月２６日（発送臼）
６、補正の対象
７、補正の内容
明細書第２２頁第７行の「第２Ａ図」を「第２図」に訂
正する。
以上1A to 1D each show an example of the present invention, in which FIG. 1A is a perspective view thereof, FIG. 1B is an exploded perspective view thereof, and FIG. 1C is a line taken along the line of FIG. 1A. IC
FIG. 1D is a sectional view taken along line ID-ID in FIG. 1A. FIG. 1E shows a modification of the lead-out portion of the electrode of the embodiment shown in FIGS. 1A to 1D, and the line I E-I B in FIG.
FIG. FIG. 2A is a circuit diagram of the embodiment shown in FIGS. 1A to 1D. 3A to 3D show an example of a process for manufacturing the embodiment shown in FIGS. 1A to 1D, respectively, and FIGS. 3A, 3B, and 3D are plan views thereof, respectively. 3C is a sectional view taken along the line mc-mc of FIG. 3B. 48 to 4C show other examples of the process for manufacturing the embodiment shown in FIGS. 1A to 1D, FIGS. 4A and 4B are plan views thereof, and FIG. 4C is a sectional view taken along line IVC-IVC in FIG. 4B. In the figure, 10 is a multilayer ceramic substrate, 12 is an insulator substrate, 14 is a capacitor, 16 is a resistor, 18 is an insulator spacer, and 20 is another insulator substrate. Patent Applicant Murata Manufacturing Co., Ltd. Representative Patent Attorney Oka 1) Zen Kei Figure 1A Figure 1B 1 Figure 1C Figure 2 kl Figure 3A Figure 3B Figure 3C d Figure 3D Figure 4A Day 4B Figure 40 1. Indication of the case 1988 Patent Application No. 254013 2. Name of the invention Multilayer ceramic substrate and its manufacturing method 3. Relationship with the person making the amendment Case Patent applicant address Kyoto 2-26-10 Tenjin, Okakyo City, Prefecture Name (623) Gyoda Seisakusho Co., Ltd. Representative Village 1
) 1939, agent [shares] 541! Osaka (06) 25
2-6888 (Representative) Address: 4-41 Minamihonmachi, Higashi-ku, Osaka, Japan January 26, 1988 (Shipment) 6. Subject of amendment 7: ``Section 2A'' on page 22, line 7 of the statement of contents of the amendment. "Fig." is corrected to "Fig. 2."that's all
Claims (1)
素子、 前記絶縁体基板の一方主面の他の部分上に形成され、前
記回路素子とほぼ同じ厚みを有する絶縁体スペーサ、お
よび 前記回路素子および前記絶縁体スペーサ上に形成される
別の絶縁体基板を含む、多層セラミック基板。 ２ 焼成することによって絶縁体基板となるセラミック
グリーンシートを準備する工程、 前記セラミックグリーンシートの一方主面の一部分上に
、焼成することによって回路素子となる回路素子ペース
ト層を形成する工程、 前記セラミックグリーンシートの一方主面の他の部分上
に前記回路素子ペースト層とほぼ同じ厚みで、焼成する
ことによって絶縁体スペーサとなる絶縁体ペースト層を
形成する工程、 焼成することによって別の絶縁体基板となる別のセラミ
ックグリーンシートを準備する工程、前記別のセラミッ
クグリーンシートを前記回路素子ペースト層および前記
絶縁体ペースト層上に積層して積層物を形成する工程、
および 前記積層物を圧着して焼成する工程を含む、多層セラミ
ック基板の製造方法。 ３ 前記絶縁体ペースト層を形成する工程は前記セラミ
ックグリーンシートの一方主面の他の部分上に絶縁体ペ
ーストを印刷する工程を含む、特許請求の範囲第２項記
載の多層セラミック基板の製造方法。 ４ 焼成することによって絶縁体基板となるセラミック
グリーンシートを準備する工程、 前記セラミックグリーンシートの一方主面の一部分上に
、焼成することによって回路素子となる回路素子ペース
ト層を形成する工程、 前記回路素子ペースト層とほぼ同じ厚みを有しかつ前記
回路素子ペースト層に対応した位置に貫通孔が形成され
、焼成することによって絶縁体スペーサとなるセラミッ
クグリーンシートを準備する工程、 前記セラミックグリーンシートの一方主面の他の部分上
に前記絶縁体スペーサとなるセラミックグリーンシート
を積層する工程、 焼成することによって別の絶縁体基板となる別のセラミ
ックグリーンシートを準備する工程、前記別のセラミッ
クグリーンシートを前記回路素子ペースト層および前記
絶縁体スペーサとなるセラミックグリーンシート上に積
層して積層物を形成する工程、および 前記積層物を圧着して焼成する工程を含む、多層セラミ
ック基板の製造方法。[Scope of Claims] 1. An insulating substrate, a circuit element formed on a part of one main surface of the insulating substrate, a circuit element formed on another part of one main surface of the insulating substrate, and a circuit element formed on a part of the one main surface of the insulating substrate. A multilayer ceramic substrate comprising an insulator spacer having approximately the same thickness and another insulator substrate formed on the circuit element and the insulator spacer. 2. A step of preparing a ceramic green sheet that becomes an insulator substrate by firing; a step of forming a circuit element paste layer that becomes a circuit element by firing on a portion of one main surface of the ceramic green sheet; a step of forming an insulating paste layer on the other part of one main surface of the green sheet, which becomes an insulating spacer by firing, with approximately the same thickness as the circuit element paste layer; a step of preparing another ceramic green sheet, a step of laminating the another ceramic green sheet on the circuit element paste layer and the insulator paste layer to form a laminate;
and a method for manufacturing a multilayer ceramic substrate, comprising the steps of press-bonding and firing the laminate. 3. The method for manufacturing a multilayer ceramic substrate according to claim 2, wherein the step of forming the insulating paste layer includes a step of printing an insulating paste on the other part of one principal surface of the ceramic green sheet. . 4. A step of preparing a ceramic green sheet that becomes an insulating substrate by firing; a step of forming a circuit element paste layer that becomes a circuit element by firing on a portion of one main surface of the ceramic green sheet; a step of preparing a ceramic green sheet that has approximately the same thickness as the element paste layer, has through holes formed at positions corresponding to the circuit element paste layer, and becomes an insulator spacer by firing; one of the ceramic green sheets; a step of laminating a ceramic green sheet that will become the insulator spacer on another part of the main surface; a step of preparing another ceramic green sheet that will become another insulator substrate by firing; A method for manufacturing a multilayer ceramic substrate, comprising the steps of: forming a laminate by laminating the circuit element paste layer and the ceramic green sheet serving as the insulator spacer; and press-bonding and firing the laminate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254013A JP2555638B2 (en) | 1987-10-07 | 1987-10-07 | Method for manufacturing multilayer ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254013A JP2555638B2 (en) | 1987-10-07 | 1987-10-07 | Method for manufacturing multilayer ceramic substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0195591A true JPH0195591A (en) | 1989-04-13 |
| JP2555638B2 JP2555638B2 (en) | 1996-11-20 |
Family
ID=17259045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62254013A Expired - Lifetime JP2555638B2 (en) | 1987-10-07 | 1987-10-07 | Method for manufacturing multilayer ceramic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555638B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02270396A (en) * | 1989-04-11 | 1990-11-05 | Nippon Cement Co Ltd | Manufacture of multilayered ceramic board with built-in capacitor |
| JPH02305490A (en) * | 1989-05-19 | 1990-12-19 | Kyocera Corp | Capacitor built-in composite circuit substrate |
| JPH03191596A (en) * | 1989-12-21 | 1991-08-21 | Nippon Cement Co Ltd | Manufacture of multilayer ceramic board with built-in capacitor |
| JPH04139711A (en) * | 1990-09-29 | 1992-05-13 | Kyocera Corp | Composite circuit board with built-in capacitor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148996A (en) * | 1984-08-16 | 1986-03-10 | 日本電気株式会社 | Method of producing ceramic multilayer wiring board |
-
1987
- 1987-10-07 JP JP62254013A patent/JP2555638B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148996A (en) * | 1984-08-16 | 1986-03-10 | 日本電気株式会社 | Method of producing ceramic multilayer wiring board |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02270396A (en) * | 1989-04-11 | 1990-11-05 | Nippon Cement Co Ltd | Manufacture of multilayered ceramic board with built-in capacitor |
| JPH02305490A (en) * | 1989-05-19 | 1990-12-19 | Kyocera Corp | Capacitor built-in composite circuit substrate |
| JPH03191596A (en) * | 1989-12-21 | 1991-08-21 | Nippon Cement Co Ltd | Manufacture of multilayer ceramic board with built-in capacitor |
| JPH04139711A (en) * | 1990-09-29 | 1992-05-13 | Kyocera Corp | Composite circuit board with built-in capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2555638B2 (en) | 1996-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5855593B2 (en) | Substrate-embedded multilayer ceramic electronic component and method for manufacturing the same, printed circuit board including substrate-embedded multilayer ceramic electronic component | |
| KR20140085097A (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| JP2006165585A (en) | Ceramic multilayer printed circuit boards | |
| JP2020167231A (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
| JP2012009679A (en) | Ceramic electronic component and method of manufacturing the same | |
| JP2002368422A (en) | Multilayer ceramic board and its manufacturing method | |
| JP3047708B2 (en) | Manufacturing method of ceramic laminated electronic component | |
| JP2001102243A (en) | Coaxial capacitor | |
| JPH0195591A (en) | Multylayered ceramic substrate and manufacture thereof | |
| JPH04260314A (en) | Ceramic laminate | |
| JP2000357632A (en) | Electronic component | |
| JP2001156454A (en) | Multilayer ceramic substrate and manufacturing method for it | |
| JP2001143904A (en) | Composite laminate thermistor | |
| JP2555639B2 (en) | Method for manufacturing multilayer ceramic substrate | |
| EP0390944B1 (en) | Manufacturing method for a multilayer ceramic substrate | |
| JPH09120930A (en) | Multilayered ceramic capacitor | |
| JPS5827302A (en) | Chip element including resistor | |
| JPH1155058A (en) | Layered ceramic composite part | |
| JPH04260316A (en) | Ceramic laminate | |
| JP2005217128A (en) | Ceramic electronic part | |
| JPH0590064A (en) | Laminated ceramic capacitor and manufacture of the same | |
| JPS62210612A (en) | Laminated capacitor | |
| JPS6235253B2 (en) | ||
| JP3223910B2 (en) | Multilayer ceramic electronic components | |
| JPH0969462A (en) | Multilayer electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |