JPH0194773A - 電荷結合素子の信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電荷結合素子の信号処理装置に関する。

（従来の技術） 電荷結合素子（以後、ＣＣＤと略す）は、−ｍに撮像素
子として用いられているが、従来の撮像管に比べ、小型
・軽量・低消費電力、高信頼性という特長があり、さら
に図形ひずみ、焼付きがないなどの特性面の利点を持つ
。このため、近年、工業用カメラ、家庭用ＶＴＲ一体型
カメラなどの分野では、撮像管にとってかわりつつあり
、さらには、半導体製造技術の発達によって、より高解
像度、かつ高感度のＣＣＤが開発された結果放送用カメ
ラといった高品質な画像が要求される分野にも用いられ
始めている。

ところで以上の特長を有するＣＣＤ撮像素子にも幾つか
の欠点があり、その大きなものの一つに画素欠陥の問題
がある。つまり、ＣＣＤ撮像素子のように一個一個独立
した画素を形成する撮像素子においては、数十万画素の
内の一画素であっても、画素に欠陥があると、画像では
キズとしてハツキリと目立ってしまうということであり
、これは高画質化の大きな妨げとなっている。このため
、従来、サンプルホールド回路等によって、欠陥画素の
信号を隣接する画素の信号に置き変えることによって欠
陥補償を行って来た。

第８図に、相関二重サンプリング法における従来の画素
欠陥補償回路の一例を示す。

第８図において、ＣＣＤ８１は、駆動回路８６によって
、駆動される。そして、ＣＣＤ８１より出力される信号
Ａは、フィードスルー期間に、クランプ回路８２によっ
てクランプされ、さらにその出力信号Ｂは、サンプルホ
ールド回路８３によって、信号電圧がサンプルホールド
される。このサンプリングの方法を、相関二重サンプリ
ング法（ＣＤＳ法と略す）と言う。なお、Ｄ、Ｅは、そ
れぞれクランプパルス、サンプルホールドパルスを示し
、サンプルパルス発生器８７で発生され、サンプルパル
ス制御回路８５によって、駆動回路８６の駆動パルスに
同期して印加される。また、メモリ８４には、欠陥画素
の位置情報が記憶されている。

次は、この画素欠陥補償回路の動作を第９図のタイムチ
ャートを用いて説明する。ＣＣＤ８１の出力信号Ａの一
周期は、リセットスイッチトランジスタがリセットパル
スによってＯＮさせられるリセット期間３１、次に、浮
遊拡散層を一定電位に保たれるフィードスルー期間３２
、そして、ＣＣＩ）８１から電荷検出部に信号電荷が送
り込まれる信号期間３３より成る。信号電圧Ｖは電荷検
出部におけるフィードスルー期間３２の電位と信号期間
３３の電位の差Ｖｐｌ〜Ｖｐ４として検出される。　−
周期毎にフィードスルー期間３２に、クランプパルスＤ
がクランプ回路８２に印加され、フィードスルーレベル
は一定電位Ｖｃｐにクランプされる。そして、その後、
信号期間３３に、サンプルホールドパルスＥがサンプル
ホールド回路８３に加わり、信号電圧Ｖｐｌ〜Ｖｐ４が
サンプルホールドされるわけであるが、例えば、ＶＦ６
の電圧が欠陥画素の電圧であるとすると、メモリ８４の
欠陥画素の位置情報を基に、ＶＦ６をサンプリングする
サンプルホールドパルスが印加されない様にして、Ｖｐ
２の電圧を、そのままホールドする。そして、その次の
正常な画素においては、サンプルホールドパルスを印加
する。以上の動作により、欠陥画素の信号を、−周期前
の画素の信号に置き換えることが可能となる。

（発明が解決しようとする問題点） 以上、述べた従来の画素欠陥補償回路では、欠陥画素の
画像情報を、−周期前の画素の画像情報に置き換えるた
め、標本化の際、信号電圧をサンプルホールドしなけれ
ばならない。従って、信号に、高域のノイズ成分が含ま
れていると、信号電圧がホールドされることによって、
次に詳しく説明するようにこの高域のノイズ成分が低域
のノイズ成分として折り返されてしまい、これが画質劣
化の要因となる。

第１０図に、従来のＣＤＳ法におけるサンプルホールド
の動作を示す。第８図のクランプ回路８２によって、フ
ィードスルーレベルをある一定の電位Ｖ　ｃｐにクラン
プされたＣＣＤ８１の出力信号Ｂは、サンプルホールド
パルスＥによって、サンプルホールドさ、れるが、ホー
ルドされるまでの間の出力信号は、Ｃの様に変動する。

つまり、時刻ｔａにおいて、サンプルホールドが始まる
と、ホールドコンデンサの電位は、除々に入力信号Ｂに
近づいて行き、時刻ｔｂで、入力信号Ｂと同じになる。

（（ｔｂ−ｔ−）をアクイジショタイムと言う）そして
、サンプルパルスがオフになる時刻ｔｃにおけるホール
ドコンデンサの電位が、次にサンプルパルスがオンする
迄の間ホールドされる。従ってホールドされる電圧は、
サンプルパルスがオフする時刻ｔｃの信号電圧によって
決定されるため、信号電圧に高域ノイズ成分による変動
が重畳されていると高周波の変動は、低周波の変動とし
て置き換えられてしまう。第１）図の周波数特性を示す
図で説明すると、図の如く、高域のノイズ成分は、低域
のノイズ成分に折り返される。よって、ローパスフィル
ター（ＬＰＦ）で帯域制限しても、このノイズ成分は除
去できないのである。

本発明は、この問題点を解決したもので、その目的とす
るところは、折り返しのノイズ成分をなくし、且つ、画
素欠陥を補償することを可能にしたノイズ抑制兼画素欠
陥補償回路を提供することにある。

（問題点を解決するための手段） 本発明によれば、半導体基板上に形成された光電変換素
子群、該光電変換素子群で光電変換された信号電荷を転
送する電荷転送シフトレジスタ、転送された信号電荷を
検出する浮遊拡散型の電荷検出部、該電荷検出部の電位
変化を出力する出力アンプ、前記電荷検出部の電位を一
定電位にリセットするリセット部、および検出済みの信
号電荷を掃き出すリセットドレイン部を有する電荷結合
素子と、該電荷結合素子を駆動して、−画素周期内に信
号電荷が前記電荷検出部に注入される第１の期間、前記
電荷検出部の信号電荷が前記リセットドレイン部に掃き
出される第２の期間、及び前記電荷検出部の電位が一定
電位にリセットされる第３の期間とに分割して出力信号
を得る駆動回路と、前記出力信号及び該出力信号を所定
期間ディレィラインにより遅延させた信号を入力とし、
−画素周期内に前記出力信号の第１の期間と第３の期間
の電位差が正の電圧である第１の信号電圧及び負の電圧
である第２の信号電圧として分割して現われる信号を出
力とする差動増幅器と、前記第１、第２の信号電圧を交
互に２つの出力に切り換えて取り出す第１のスイッチ回
路と、該スイッチ回路の各出力に併置されたサンプルホ
ールド回路及びゲート回路と、前記サンプルホールド回
路とゲート回路の出力の極性を同一にするインバータと
、同極性となった前記サンプルホールド回路及びゲート
回路の出力信号を選択して取り出す第２のスイッチ回路
とを備えたことを特徴とする電荷結合素子の信号処理装
置が得られる。

（作用） 第６図に、本実施例におけるサンプリングの動作を示す
０本実施例では、置き換える欠陥画素の画像情報を除い
ては、サンプリングはゲート回路を用いる。従って、同
図のように、ゲートパルス■がオンしている間のみ、ゲ
ート回路が導通状態となり、入力信号■に追従した出力
信号■が得られるのである。従って、高域のノイズ成分
が、低域に折り返されることはない。よって、第７図の
周波数特性で示す様なローパスフィルターで帯域制限す
ることによって、高域のノイズ成分は完全に除去できる
の、である。

以上のように、本発明による欠陥画素補償回路によって
、高域のノイズ成分が低域に折り返されることはなしに
、欠陥画素補償を行うことができる。

（実施例） 以下、本発明の実施例について図面を用いて説明する。

第１図に、本発明によるＣＯＤの信号処理回路の全体構
成を示す。同図において、ＣＣＤ１）は、駆動回路２２
によって駆動される。そして、そのＣＣＤ１）の出力信
号は、フィードスルー期間の電位と信号期間の電位の差
分を増幅できる様に、ディレィライン１２を通しである
一定時間遅延させた出力信号と共に、差動増幅器１３に
接続されている。差動増幅器１３の出力信号では、−周
期間内に信号電圧を示す電圧が正負２か所に現われる。

そこ、で、−周期間内に現われる正負の信号は、それぞ
れサンプルパルス制御回路１９によりコントロールされ
ているアナログスイッチ１４によって、一方は、ゲート
回路１７によってサンプリングされ、もう一方は、サン
プルホールド回路１５によってサンプリングされる様に
切り換えられる。そして、さらにアナログスイッチ１８
によって、正常な画素においては、ゲート回路１７の出
力信号を、欠陥画素においてはサンプルホールド回路１
５（正確には、インバータ１６の出力）の出力信号を選
択する様に切り換えられる、なお、インバータ１６は、
信号の極性を合わせるためのものであり、メモリ２０に
は欠陥画素の位置情報が記憶されている。また、パルス
発生器２１は、全てのサンプルパルスの源となるパルス
発生器である。

第２図に、インターラインＣＣＤ撮像素子に適用した実
施例での、ＣＣＤ撮像素子と差動増幅回路部分の構成を
示す。同図において、フォトダイオードＰ１〜Ｐ５で光
電交換された信号電荷は、垂直シフトレジスタ２３に読
み出され、水平シフトレジスタ２４に向かって転送され
る。次に、水平シフトレジスタ２４に転送された信号電
荷は、−行毎、出力アンプ２５より出力される。なお、
フォトダイオードＰ３の斜線は、Ｐ３が欠陥画素である
ことを示す。そして、出力アンプ２５の次には、差動増
幅器１３が接続されている。その差動増幅器１３の正入
力には、出力アンプ２５の出力信号Ｉが直接入力され、
負入力にはディレィライン１２を介して、一定期間遅延
された出力信号■が入力される０次に、この差動増幅部
における動作を、第３図のタイムチャートを用いて説明
する。出力アンプ２５の出力信号Ｉの内、一画素周期は
、リセット期間３１、フィードスルー期間３２、信号期
間３３に分けられ、一画素の出力信号電圧は、フィード
スルー期間３２の電位と信号期間３３の電位の差として
表わされる。つまり、本図で画素Ｐ１〜Ｐ４の出力信号
電圧は、それぞれＶ　ＰＩ〜ＶＰ４となる。■の信号は
、ＣＣＤの出力信号Ｉを、ディレィライン１２によって
フィードスルー期間分遅延させられた信号である。

■の信号は、差動増幅器１３の出力信号である。

同図の様に、差動増幅器１３の出力信号において画素Ｐ
１〜Ｐ４の出力信号電圧ＶＰＩ〜ＶＰ４は、正負の電圧
Ｖ　ｐ＋（”）　〜Ｖ　Ｐ４（＋）、　Ｖ　ｐｔ（−）
　〜Ｖ　Ｐ４（−）として、それぞれ２ケ所に現われる
。

第４図に、サンプリング部の回路構成を示す。

差動増幅器１３の出力は、アナログスイッチ１４を介し
て、サンプルホールド回路１５、及びゲート回路１７に
接続されている。

そして、各サンプリング回路の出力は、アナログスイッ
チ１８を介して次の信号処理回路へ接続されている。

なお、同図で、■、Ｘは、それぞれアナログスイッチ１
４．１８を制御するパルス、■は、サンプルボールドパ
ルス、■はゲートパルスを示す。

また、インバータ１６は、サンプリング回路１５．１６
の極性を同じにするためのものである。

以上の信号処理回路の動作を、第５図のタイムチャート
を用いて説明する。まず、差動増幅器１３の出力信号■
に、画素Ｐ１の信号電圧が負の電圧Ｖｐ１（−）として
現われる時刻ｔ１において、アナログスイッチ１４の制
御パルス■は、Ｌ　ｏ　ｗ　（以後りと略す）の状態と
なっており、スイッチ１４は、ゲート回路１７と導通し
ている。

そして、その時、ゲートパルス■は、Ｈｉｇｈ（以後、
Ｈと略す）となり、ゲート回路１７は、ゲートパルス■
がＨｉｇｈの間、ＯＮ状態となりて、負の信号電圧Ｖｐ
ｓ（”）がサンプリングされる。そして、続いて制御パ
ルス■は、Ｈ状態となって、スイッチ１４は、サンプル
ホールド回路１５側に切り換わる。そして、画素Ｐ１の
信号電圧が正の電圧ＶｐｒＤ）として現われる時刻ｔ２
において、パルス■がＨとなって、信号電圧ＶＰ、＜＋
）がサンプリングされ始め、パルス■がＬになってから
以降は、信号電圧Ｖｐｓが、次に■がＨになるまでホー
ルドされる。以上の動作を繰り返すことにより、正負に
現われた信号電圧Ｖｐ（＋）、Ｖｐ（−）は、サンプリ
ングされる。

次に、ゲート回路１７の出力信■は、サンプルホールド
回路１′５の出力信号Ｖと同極性にするために、インバ
ータ１６によって反転される。

出力回路へ続くアナログスイッチ１８の動作について述
べる。正常な画素においては、アナログスイッチ１８の
制御パルスは、Ｌどなって、ゲート回路１７（ＩＩの出
力信号■が出力される。そして、欠陥画素Ｐ３の出力信
号Ｖｐｓがゲート回路１７より出力される時刻ｔ、にな
ると、アナログスイッチ１８の制御パルスがＨとなって
スイッチ１８はサンプルホールド回路１５側に切り換わ
り、今度は一画素前の信号電圧ＶＰ２が出力される。つ
まり、メモリ２０の欠陥画素の位置情報を基にして、ス
イッチ１８の切り換え動作を行うごとによって欠陥画素
の信号電圧を一画素前の信号電圧に置き換えることがで
きたわけである。

以上の動作を繰り返すことにより、信号電圧をゲート回
路でサンプリングしながら、画素欠陥を補償することが
できる。

（発明の効果） 以上述べたように、本発明による信号処理回路によって
、正常画素の信号電圧についてはゲート回路を用いて、
高域のノイズ成分を低域に折り返すことなしにサンプリ
ングすることができ、欠陥画素の信号電圧については、
サンプルホールド回路の信号を用いて、スイッチ動作に
よって隣接する画素の信号電圧に置き換えることができ
る。その結果、低ノイズ、且つ、キズによる画質劣化の
少ない高品質の画像を得ることができる。

なお、本実施例では、欠陥画素の信号電圧を、一画素前
の信号電圧で置き換えているが、メモリ内のキズの位置
情報を基にしてサンプルホールドパルスを制御すること
によって、任意の画素の信号電圧に置き換えることがで
きる。従って連続して、欠陥画素が存在しても、欠陥補
償は可能である。

【図面の簡単な説明】

第１図は、本発明による実施例における全体の回路構成
図、第２図は、本実施例のＣＣＤ撮像素子及び差動増幅
部の回路構成図、第３図は、差動増幅部の動作を示すタ
イムチャート、第４図は、本実施例のサンプリング部の
回路構成図、第５図は、サンプリング及び画素欠陥補償
の動作を示すタイムチャート、第６図は、ゲート回路の
動作を示す図、第７図は、本実施例の高域ノイズ抑制効
果を示す図、第８図は、従来例における全体の回路構成
図、第９図は、従来例のサンプリング及び画素欠陥補償
の動作を示す図、第１０図は、サンプルホールド回路の
動作を示す図、第１）図は、従来例の高域ノイズ成分の
折り返し現象を示す図である。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に形成された光電変換素子群、該光
   電変換素子群で光電変換された信号電荷を転送する電荷
   転送シフトレジスタ、転送された信号電荷を検出する浮
   遊拡散型の電荷検出部、該電荷検出部の電位変化を出力
   する出力アンプ、前記電荷検出部の電位を一定電位にリ
   セットするリセット部、および検出済みの信号電荷を掃
   き出すリセットドレイン部を有する電荷結合素子と、該
   電荷結合素子を駆動して、一画素周期内に信号電荷が前
   記電荷検出部に注入される第１の期間、前記電荷検出部
   の信号電荷が前記リセットドレイン部に掃き出される第
   ２の期間、及び前記電荷検出部の電位が一定電位にリセ
   ットされる第３の期間とに分割して出力信号を得る駆動
   回路と、前記出力信号及び該出力信号を所定期間ディレ
   ィラインにより遅延させた信号を入力とし、一画素周期
   内に前記出力信号の第１の期間と第３の期間の電位差が
   正の電圧である第１の信号電圧及び負の電圧である第２
   の信号電圧として分割して現われる信号を出力とする差
   動増幅器と、前記第１、第２の信号電圧を交互に２つの
   出力に切り換えて取り出す第１のスイッチ回路と、該ス
   イッチ回路の各出力に併置されたサンプルホールド回路
   及びゲート回路と、前記サンプルホールド回路とゲート
   回路の出力の極性を同一にするインバータと、同極性と
   なった前記サンプルホールド回路及びゲート回路の出力
   信号を選択して取り出す第２のスイッチ回路とを備えた
   ことを特徴とする電荷結合素子の信号処理装置。
2. （２）前記第１及び第２のスイッチ回路を制御する抜き
   取りパルス、前記サンプルホールド回路及び前記ゲート
   回路を制御するサンプルパルスはパルス発生器より発生
   したパルスを合成し、サンプルパルス制御回路により駆
   動回路と同期して印加される特許請求の範囲第１項に記
   載の電荷結合素子の信号処理装置。
3. （３）前記サンプルホールド回路を制御するサンプルパ
   ルス、及び前記第２のスイッチ回路を制御する抜き取り
   パルスは、欠陥画素の位置情報が記憶されたメモリのデ
   ータを基にサンプルパルス制御回路により制御され、欠
   陥画素の信号が隣接する周辺画素の信号によって置換さ
   れる特許請求の範囲第１項に記載の電荷結合素子の信号
   処理装置。