JPH0194413A - Power source input control system - Google Patents
Power source input control systemInfo
- Publication number
- JPH0194413A JPH0194413A JP62251471A JP25147187A JPH0194413A JP H0194413 A JPH0194413 A JP H0194413A JP 62251471 A JP62251471 A JP 62251471A JP 25147187 A JP25147187 A JP 25147187A JP H0194413 A JPH0194413 A JP H0194413A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- system control
- power
- control device
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000010365 information processing Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000844 anti-bacterial effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の処理装置とシステム制御装置から成る情
報処理装置複合体における電源投入制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power-on control system for an information processing device complex consisting of a plurality of processing devices and a system control device.
コンビエータシステムが発達するに伴い、中・大形シス
テムにおいては、より高性能を追究する・上め嘗ての中
央処理装置は、基本処理装置、演算処理装置、′入出力
処理装置等各種の処理装置に機能分化されるようｋなっ
た。With the development of combinator systems, higher performance is being pursued in medium and large-sized systems.In the past, central processing units were used to perform various types of processing such as basic processing units, arithmetic processing units, and input/output processing units. It has come to be functionally differentiated into devices.
これに従い、各処理装置への電源投入および制御用マイ
クロプログラムロード等の初期化処理を統一的に実行す
るためシステム制御装置が用いられるようになうた。こ
の初期化処理の手順としては、例えば特開昭５７−１１
３１２７号公報に記載されているよ５Ｉ／ｃ、システム
制御装置に電源が・投入されると、システム制御装置自
体の初期化処理を実行し、その後、システム制御装置が
各処理装置の電源投入と制菌用マイクロプログラム等の
初期化処理を順次実行するよ５になっていた。Accordingly, system control devices have come to be used to uniformly execute initialization processes such as turning on power to each processing device and loading control microprograms. The procedure for this initialization process is, for example, JP-A-57-11
5I/c, as described in Publication No. 3127, when the power is turned on to the system control device, the system control device initializes itself, and then the system control device turns on the power of each processing device. It was set to 5 to sequentially execute the initialization process of the antibacterial microprogram, etc.
上記従来技術はシステム制御装置に電源を投入してから
各処理装置の初期化を完了するまでの時間（以下、これ
をシステム立上げ時間と呼ぶ）がかかりすぎるという問
題があった。特に近年、メモリ素子等の高密度集積化に
より電源投入直後のメモリ素子等の熱擾乱という現象が
あり、これの影響を防止するために一定時間のヒート７
ツグ待ちを必要とする情報処理装置複合体においてはシ
ステム立上げ時間の遅延は顕著である。今、システム制
御装置自体の初期化処理時間；ｔ。The above-mentioned conventional technology has a problem in that it takes too much time (hereinafter referred to as system startup time) from when the power is turned on to the system control device until the initialization of each processing device is completed. Particularly in recent years, due to the high-density integration of memory devices, etc., there has been a phenomenon of thermal disturbance of memory devices, etc. immediately after power is turned on.
In an information processing device complex that requires a waiting time, the delay in system start-up time is significant. Now, the initialization processing time of the system control device itself; t.
各処理装置の電源投入時間；ｔｌ メモリ素子等のヒートアップ時間；ｔ。Power-on time of each processing device; tl Heat-up time of memory elements, etc.; t.
各処理装置の初期化処理時間；ｔ。Initialization processing time for each processing device; t.
システム立上げ時間；Ｔ とすると、 Ｔ ＝ｉｏ ＋ｔｌ＋ ｊｔ ＋ ”ｓとなる。System startup time; T Then, T=io+tl+jt+”s.
本発明の目的は処理装置の電源投入時間、メモリ素子等
のヒートアップ時間のシステム立上げ時間への影響を回
避した電源投入制御方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a power-on control method that avoids the influence of the power-on time of a processing device and the heat-up time of a memory element, etc. on the system start-up time.
上記目的は、システム制御装置内に独立の電源投入制御
回路を設け、システム制御装置の電源段。The above purpose is to provide an independent power-on control circuit within the system control device, and to control the power stage of the system control device.
人後、システム制御装置目体の初期化処理と並行・して
各処理装置の電源投入とそれに引続くメモリ１子等のヒ
ートアップを完了させることにより達成される。This is accomplished by turning on the power to each processing device and subsequently completing the heating up of the memory 1 and the like in parallel with the initialization process of the system control device.
システム制御装置にｔｉｔが投入されると、システム制
御装置の主制御部は、システム制御装置自体の初期化処
理を開始するが、これと並行して電源投入制御回路は、
電源投入インターフェース回路を介して各処理装置へ電
源投入指示を行なう。When tit is turned on to the system control device, the main control unit of the system control device starts initialization processing of the system control device itself, but in parallel with this, the power-on control circuit
A power-on instruction is given to each processing device via the power-on interface circuit.
各処理装置に電源が投入されると、システム制御装置自
体の初期化処理実行中にメモリ素子等のヒｌ−ドアツブ
が完了するようになるので、システム立上げ時間Ｔは
Ｔ＝ｔｏ十ｔ。When the power is turned on to each processing device, the storage of memory elements, etc. is completed while the system control device itself is initializing, so the system startup time T is T=t0t.
となり、従来技術を用いた場合に比較して、ｔｌ＋・ｔ
、だけシステム立上げ時間を短縮できる。Therefore, compared to the case using the conventional technology, tl+・t
, the system startup time can be shortened.
以下、本発明の一実施例を図面により詳細に説明する。 Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
第１図はシステム制御装置１を示す。システム。FIG. 1 shows a system control device 1. As shown in FIG. system.
制御装置には複数の処理装置（図示せず）が接続。A plurality of processing devices (not shown) are connected to the control device.
され処理装置複合体を構成する。システム制御装置１は
、各処理装置の初期化処理等の機能を有する制御プログ
ラムを実行するためのマイクロプロセッサ４を含んでい
る。マイクロプロセッサ４には、基本制御プログラムと
ローダを含むＲＯＭａＡと、システム制御装置および各
処理装置用の制御プログラムを記憶し読出す為のフロッ
ピディスク装置５と、各処理装置への初期化データ送出
用のデータインターフェース回路６が接続されている。and constitute a processing unit complex. The system control device 1 includes a microprocessor 4 for executing a control program having functions such as initialization processing of each processing device. The microprocessor 4 includes a ROMA containing a basic control program and a loader, a floppy disk device 5 for storing and reading control programs for the system control device and each processing device, and a floppy disk device 5 for sending initialization data to each processing device. A data interface circuit 6 is connected thereto.
さらに、データインターフェース回路６は各処理装置と
信号線１９〜２０で接続されている。電源投入スイッチ
２が閉じられ、電源３から電源が供給されるとマイクロ
プロセッサ４は制御プログラムをロードし、システム制
御装置自体の初期化動作を開始する。システム制御装置
１はさらに電源投入機構７を含む。電源投入機構７は電
源投入制御用のマイクロプロセッサ８と、マイクロプロ
セッサ８に接続されているＲＯＭ９および電源投入イン
ターフェース回路１０〜１２かも構成される。Furthermore, the data interface circuit 6 is connected to each processing device through signal lines 19-20. When the power-on switch 2 is closed and power is supplied from the power source 3, the microprocessor 4 loads a control program and starts initializing the system control device itself. System control device 1 further includes a power-on mechanism 7 . The power-on mechanism 7 also includes a microprocessor 8 for power-on control, a ROM 9 connected to the microprocessor 8, and power-on interface circuits 10 to 12.
ｔｉ投投入インターフエーロ回路１０〜１２各処理装置
の電源部（図示せず）と電源投入指示信号！１５〜１５
および電源状態信号線１６〜１８で接続されている。ま
たマイクロプロセッサ８は信号線でマイクロプロセラづ
４と接続されている。ti input interfero circuits 10 to 12 power supply unit (not shown) of each processing device and power supply instruction signal! 15-15
and are connected by power state signal lines 16-18. Further, the microprocessor 8 is connected to the microprocessor 4 through a signal line.
次に第２図を参照して動作を説明する。電源投入スイッ
チ２を閉とすることにより電源３からシステム制御装置
１の各部に電源が供給されると（ステップ２１）、マイ
クロプロセッサ４は直ちにＲ，０Ｍ４Ａのマイクロプロ
グラムによりマイクロプロセッサ８を起動しくステップ
２２）、さらにシステム制御装置１自体の初期化処理を
実行する（ステップ２３）。一方、マイクロプロセッサ
４の起動により、マイクロプロセッサ８は、ステップ２
３とは独立にＲＯＭ９０制御プログラムによって所定の
順序とタイミングで電源投入インターフェース回路１０
〜１２を介して各処理装置への電源投入を開始する（ス
テップ２４）。電源投入完了（ステップ２５）後は各処
理装置内のメモリ素子等のヒートアップが行われる。一
定時間ヒートアップ後マイクロプロセッサ８はマイクロ
プロセッサ４に対しヒ−ドアツブ完了を報告する（ステ
ップ２６）。マイクロプロセッサ４はシステム制御装置
１自体の初期化の完了後、ステップ２６のヒートアップ
完了をチエツクし各処理装置の初期化処理を実行する。Next, the operation will be explained with reference to FIG. When power is supplied from the power supply 3 to each part of the system control device 1 by closing the power supply switch 2 (step 21), the microprocessor 4 immediately starts the microprocessor 8 using the microprogram R, 0M4A. 22), and further executes initialization processing of the system control device 1 itself (step 23). On the other hand, upon activation of the microprocessor 4, the microprocessor 8 performs step 2.
3, the power-on interface circuit 10 is activated in a predetermined order and timing by the ROM 90 control program.
-12, power-on to each processing device is started (step 24). After the power is turned on (step 25), the memory elements and the like in each processing device are heated up. After heating up for a certain period of time, the microprocessor 8 reports the completion of the heat up to the microprocessor 4 (step 26). After completing the initialization of the system control device 1 itself, the microprocessor 4 checks for completion of heat-up in step 26 and executes initialization processing for each processing device.
（ステップ２７）。システム制御装置１自体の初期化処
理時間は、メモリ素子等のヒートアップ時間に比べて一
般に大きいため、ステップ２３の完了後ステップ２７を
開妨するまでの待ち時間は発生しない。(Step 27). Since the initialization processing time of the system control device 1 itself is generally longer than the heat-up time of the memory elements, etc., there is no waiting time until step 27 is opened after step 23 is completed.
第３図はシステム立上げのタイミングチャートであり、
Ａは従来方式の動作、Ｂは本発明の方式における動作を
示す。図から明らかなように本発明の方式においては各
処理装置の電源投入時間ｔ０とメモリ素子等のヒートア
ップ時間ｔ、はシステム制御装置初期化時間ｔ０に含ま
れるので、システム立上げ時間は１． ＋ １． と
なり従来方式に比較して短縮されている。Figure 3 is a timing chart for system startup.
A shows the operation of the conventional method, and B shows the operation of the method of the present invention. As is clear from the figure, in the method of the present invention, the power-on time t0 of each processing device and the heat-up time t of memory elements, etc. are included in the system controller initialization time t0, so the system startup time is 1. +1. This is shorter than the conventional method.
本発明によれば、システム制御装置の電源投入。 According to the invention, powering on the system controller.
後、システム制御装置自体の初期化処理と並行し。After that, in parallel with the initialization process of the system control unit itself.
て各処理装置の電源投入を実行するのでシステム制御装
置１体の初期化処理実行中に各処理装置内メモリ素子等
のヒートアップを完了させることができるので、従来技
術を用いた場合忙比較して、各処理装置の電源投入処理
時間（ｔｌ） 及びメモリ素子等のヒートアップ完了
待ち時間（ｔｌ）が７．不要となり電源投入とマイクロ
プログラム四−ド時間。Since the power is turned on to each processing unit by the process, the heating up of the memory elements in each processing unit can be completed while the initialization processing of one system control unit is being executed. Therefore, the power-on processing time (tl) of each processing device and the waiting time (tl) for completion of heat-up of memory elements, etc. are 7. No need for power-on and microprogram four-read time.
を１．＋１．短縮できるという効果がある。1. +1. This has the effect of shortening the time.
第１図は本発明の一実施例のシステム制御装置の構成図
、第２図は本発明におけるシステム制御装置内制御プロ
グラム動作図、第３図は従来および本発明におけるシス
テム制御装置の動作タイミングチャートである。
１・・・システム制御装置、 ２・・・電源スィッチ、
３・・・システム制御装置電源。
４・・・マイクロブ覧セッサ、４Ａ・・・ＲＯＭ５・・
・フロッピディスク、
６・・・データインタフェース回路、
７・・・電源投入機構、 ８・・・マイクロプロ
セッサ。
９・・・ＲＯＭ。
１０〜１２・・・電源投入インターフェース回路、１３
〜１５・・・ｉｔ電源入指示信号機、１６〜１Ｂ・・・
電源投入状態信号線。
１９〜２０・・・データ信号線。
第 １図
￥５Ｚ 図
２ｊ
オ痺祷 ９
第 ３ 園
シλテ１１う牛１ＪイゲＰＫＩ卑刀其月イし８号間（イ
先１区）FIG. 1 is a configuration diagram of a system control device according to an embodiment of the present invention, FIG. 2 is an operation diagram of a control program in the system control device according to the present invention, and FIG. 3 is an operation timing chart of the system control device according to the conventional system and the present invention. It is. 1... System control device, 2... Power switch,
3...System control device power supply. 4... Microb view processor, 4A... ROM5...
- Floppy disk, 6... Data interface circuit, 7... Power supply mechanism, 8... Microprocessor. 9...ROM. 10-12...Power-on interface circuit, 13
~15...it power on instruction signal, 16~1B...
Power-on status signal line. 19-20...Data signal lines. Figure 1 ￥5Z Figure 2j O numb prayer 9 3rd garden shi λ te 11 Ugyu 1 J Ige PKI Hito its month Ishi 8 (I destination 1 ward)
Claims (1)
ステム制御装置より成る情報処理装置複合体において、
システム制御装置に各処理装置の電源投入機構を設け、
システム制御装置の電源投入に応じてシステム制御装置
自体の初期化処理の開始と並行して上記電源投入機構に
より各処理装置の電源投入制御を実行することを特徴と
する情報処理装置複合体の電源投入制御方式。1. In an information processing device complex consisting of a plurality of processing devices and a system control device for controlling each processing device,
The system control unit is equipped with a power-on mechanism for each processing unit,
A power source for an information processing device complex, characterized in that, in response to power-on of the system control device, the power-on mechanism executes power-on control of each processing device in parallel with the start of initialization processing of the system control device itself. Input control method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251471A JPH0670768B2 (en) | 1987-10-07 | 1987-10-07 | Power-on control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251471A JPH0670768B2 (en) | 1987-10-07 | 1987-10-07 | Power-on control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0194413A true JPH0194413A (en) | 1989-04-13 |
| JPH0670768B2 JPH0670768B2 (en) | 1994-09-07 |
Family
ID=17223306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251471A Expired - Lifetime JPH0670768B2 (en) | 1987-10-07 | 1987-10-07 | Power-on control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670768B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007079881A (en) * | 2005-09-14 | 2007-03-29 | Nec Corp | Power source supply system, portable apparatus, and method of controlling power-on sequence used for them |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113127A (en) * | 1980-12-31 | 1982-07-14 | Fujitsu Ltd | Initialization system of information processing system |
-
1987
- 1987-10-07 JP JP62251471A patent/JPH0670768B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113127A (en) * | 1980-12-31 | 1982-07-14 | Fujitsu Ltd | Initialization system of information processing system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007079881A (en) * | 2005-09-14 | 2007-03-29 | Nec Corp | Power source supply system, portable apparatus, and method of controlling power-on sequence used for them |
| JP4581933B2 (en) * | 2005-09-14 | 2010-11-17 | 日本電気株式会社 | Power supply system, portable device, and power-on sequence control method used therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0670768B2 (en) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62502430A (en) | Microprogrammable device using transparent latches | |
| JPH0194413A (en) | Power source input control system | |
| JPS6120014B2 (en) | ||
| JPH01274267A (en) | Synchronization | |
| JPH05257681A (en) | Microprogram controller group | |
| JPS58105355A (en) | Controlling system for execution of instruction | |
| JPH01261758A (en) | Computer system | |
| JPH024010B2 (en) | ||
| JPS6329861A (en) | Ipl control system | |
| JPS6315628B2 (en) | ||
| JPS6122818B2 (en) | ||
| JPH07210403A (en) | Task switching system | |
| JPS5958549A (en) | Microprogram control system | |
| JPH0756742A (en) | Computer system and method for attaining degradation operation of the system | |
| JP2768677B2 (en) | Test control circuit for single-chip microcomputer | |
| JPS59206948A (en) | Information processing device | |
| JP3512989B2 (en) | Programmable controller | |
| JPH02183330A (en) | Data processor | |
| JPH0333929A (en) | Microprogram controller | |
| JPH0353321A (en) | Information processor | |
| JPH0738156B2 (en) | Micro command controller | |
| JPS61143848A (en) | Microprogram controller | |
| JPH01291325A (en) | Initial microprogram loading system | |
| JPH0452973B2 (en) | ||
| JPS638830A (en) | Central controller |