JPH0193832A - Device for detecting temperature abnormality - Google Patents
Device for detecting temperature abnormalityInfo
- Publication number
- JPH0193832A JPH0193832A JP62249770A JP24977087A JPH0193832A JP H0193832 A JPH0193832 A JP H0193832A JP 62249770 A JP62249770 A JP 62249770A JP 24977087 A JP24977087 A JP 24977087A JP H0193832 A JPH0193832 A JP H0193832A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- temperature
- temperature abnormality
- abnormality
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 49
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 10
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 102100039496 Choline transporter-like protein 4 Human genes 0.000 description 4
- 101000889282 Homo sapiens Choline transporter-like protein 4 Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 241001362574 Decodes Species 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に係り、特に、周辺装置の温度
異常の保護に好適な、温度検出方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing device, and particularly to a temperature detection method suitable for protecting peripheral devices from temperature abnormalities.
従来、周辺装置において温度異常を検出した場合、上位
装置に知らせることなく、無条件に、当該周辺装置の電
源をＯＦＦするため、温度異常終了時の、データの情報
について配慮がなされていなかった。また、公報６０−
４３７２４によれば従処理機器からの電源ＯＦＦの要求
に対する処理は、配慮されているが、従処理機器の温度
異常については、配慮されてはいなかった。そして、特
開昭６０−４３７２４号では、特に電源遮断処理装置を
備えているが、該発明においては、特に電源遮断装置は
備えず、異常処理プログラムと、該周辺装置に、簡単な
温度異常検出回路と、電源ＯＦＦ用の回路を設けるだけ
でよい。Conventionally, when a temperature abnormality is detected in a peripheral device, the power of the peripheral device is unconditionally turned off without notifying the host device, so no consideration has been given to data information when the temperature abnormality ends. Also, Publication No. 60-
According to No. 43724, consideration has been given to the processing in response to a request to turn off the power from the slave processing equipment, but no consideration has been given to the temperature abnormality of the slave processing equipment. JP-A No. 60-43724 specifically includes a power cutoff processing device, but in this invention, a power cutoff processing device is not particularly provided, and the abnormality processing program and the peripheral device are equipped with a simple temperature abnormality detection device. It is only necessary to provide a circuit and a circuit for turning off the power.
従来技術においては、温度異常検出時、データの異常時
の処理を行なう点について、配慮されておらず、無条件
に電源をＯＦＦし、てしまうため、ＯＦＦ直前までのデ
ータの状態を把握できないという問題があった。In the conventional technology, no consideration is given to processing when an abnormality in data is detected when a temperature abnormality is detected, and the power is turned off unconditionally, making it impossible to grasp the state of the data just before the power is turned off. There was a problem.
本発明の目的は、温度異常が検出された場合。The purpose of the present invention is to detect a temperature abnormality.
既存の信号線を利用し、上位装置に報告し、しかも、複
数の上位装置と接続されている場合は、複数の上位装置
の処理が全て終ったことを確認して電源をＯＦＦするか
、あるいは、上位に報告しない場合は、ＤＲＶへの制御
信号をＯＦＦすることにより、ＤＲＶの制御を遮断し、
ある時間経過したのち、ＰＷＲＯＦＦすることにより、
温度異常によるデータの破壊を未然に防止することにあ
る。If the existing signal line is used to report to the higher-level device, and if it is connected to multiple higher-level devices, confirm that all the processing of the multiple higher-level devices has been completed and then turn off the power, or , If not reported to the upper level, the control signal to the DRV is turned OFF to cut off the control of the DRV,
By turning off the PWR after a certain period of time has elapsed,
The purpose is to prevent data from being destroyed due to temperature abnormalities.
上記目的は、温度異常を検出したことを、上位に報告す
るための信号を設け、当該信号を上位装置と接続されて
いるＴＡＧ、ＢＵＳ信号に載せるための回路と、上位か
らのＴＡＧ、ＢＵＳ信号を解読し、電源ＯＦＦの信号を
出力する回路、及びこれらの回路を上位装置の数だけ用
意し、各々の電源０ＦＦＯＫの信号のＡＮＤをとり、電
源をＯＦＦする回路と、上位へ異常を知らせないで電源
ＯＦＦする場合は、切替回路により、ＤＲＶ側への制御
信号線をＯＦＦし、、その後、電源ＯＦＦまでの時間を
監視し、ある時間経過後、電源をＯＦＦする回路を設け
ることにより達成される。The above purpose is to provide a signal to report to the higher level that a temperature abnormality has been detected, and to provide a circuit for placing the signal on the TAG and BUS signals connected to the higher level device, and to transmit the TAG and BUS signals from the higher level. A circuit that decodes the power supply and outputs a power OFF signal, and prepares as many of these circuits as there are host devices, and a circuit that ANDs each power supply OFFOK signal and turns off the power, and a circuit that does not notify the higher level of an abnormality. When turning off the power, this can be accomplished by using a switching circuit to turn off the control signal line to the DRV side, then monitoring the time until the power is turned off, and installing a circuit that turns off the power after a certain amount of time has elapsed. Ru.
温度異常の検出回路により、温度の異常が検出されると
、磁気ディスク装置は、処理中のデータがある場合は、
当該データ処理を、ＤＫＣにて、あるいは、ＤＲＶ側に
て、行ない、処理完了後、電源をＯＦＦする。これによ
り、当該磁気ディスク装置の温度異常時、異常処理を行
なった後、電源をＯＦＦするため、データ破壊を防止す
ることができる。When the temperature abnormality detection circuit detects a temperature abnormality, the magnetic disk drive will
The data processing is performed on the DKC or on the DRV side, and after the processing is completed, the power is turned off. Thereby, when the temperature of the magnetic disk device is abnormal, the power is turned off after abnormality processing is performed, so data destruction can be prevented.
以下、本発明の一実施例を第１図、第２図により説明す
る。第１図において、１，２は、磁気ディスク制御装置
（以下ＤＫＣと称す。）３は、磁気ディスク装置を示す
。３は、さらに、４のコントローラ部（以下、ＣＴＬ）
と複数のドライブ部（以下、ＤＲＶ）より成り、１．２
と３は、ＴＡＧ／ＢＵＳ信号、及びＲＥＡＤ／ＷＲＩＴ
Ｅ信号の信号群７，８により接続されている。またＤＫ
Ｃｌ、２は、ＣＰＵ等の上位装置に接続されているもの
とする。ＣＴＬ４は、装置の温度異常検出回路の（ＴＨ
）及び論理部１１と、電源部１３と。An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. In FIG. 1, 1 and 2 indicate a magnetic disk control device (hereinafter referred to as DKC), and 3 indicates a magnetic disk device. 3 further includes a controller unit (hereinafter referred to as CTL) of 4.
and multiple drive units (hereinafter referred to as DRV), 1.2
and 3 are TAG/BUS signals and READ/WRIT
They are connected by signal groups 7 and 8 of E signals. Also DK
It is assumed that Cl,2 is connected to a host device such as a CPU. CTL4 is the temperature abnormality detection circuit (TH
), the logic section 11, and the power supply section 13.
各々１０．１２を介して接続され、ＤＲＶの電源部１５
，１６は、ＣＴＬの論理部１１より、電源制御信号線１
４により接続されている。また、ＣＴＬ４から、ＤＲＶ
Ｉ、ＤＲＶ２へ、制御信号線ＤＲＶＣＴＬ信号群４１を
介して、各々のＤＲｖのＬ／Ｇ４２，４３へ接続されて
いるものとする。10 and 12, respectively, and are connected via the power supply section 15 of the DRV.
, 16 are the power supply control signal lines 1 from the logic section 11 of the CTL.
Connected by 4. Also, from CTL4, DRV
It is assumed that the control signal line I, DRV2 is connected to the L/Gs 42 and 43 of each DRv via the control signal line DRVCTL signal group 41.
第２図は、９〜１１の詳細図であり、１７は、上位装置
ＤＫＣＩと接続されるＡ糸温度異常検出回路、１８は上
位装置ＤＫＣ２と接続されるＢ糸温度異常検出回路を示
す。FIG. 2 is a detailed diagram of 9 to 11, in which 17 shows an A yarn temperature abnormality detection circuit connected to the host device DKCI, and 18 shows a B yarn temperature abnormality detection circuit connected to the host device DKC2.
まず最初に、温度異常を検出した時、信号群７゜８を用
いて、温度異常を上位装置のＤＫＣＩ、２へ報告し、デ
ータの処理を行なう場合について、記述する。First, a case will be described in which when a temperature abnormality is detected, the temperature abnormality is reported to the host device DKCI, 2 using the signal group 7.8, and the data is processed.
今、装置１〜３が稼動中に、ＴＨ９が、当該装置の温度
異常を、検出したとすると、温度異常信号１０と、ＰＯ
ＮＲＤＹ信号２９のＡＮＤがとれ、サーマルアラーム（
ＴＨＡＬＭ）信号３０を出力し、ＥＮＣＯＤＥ回路２５
により、コード化されて、信号群７により、ＤＫＣに送
出される。ここで、信号２９は、ＣＴＬ４の電源ＯＮの
時、ＰＯＮＲ８Ｔ−Ｐにより ｌ（ｌ Ｉ＋になってい
るものとし、２５より送出されるのは、特定のＴＡＧ／
ＢＵＳ信号３３の時のみ送出されるものとする。またＤ
ＫＣＩ、２は、ＣＴＬ４の論理部のＡ系論理部１７．Ｂ
系論理部１８に各々接続されている。Now, suppose that TH9 detects a temperature abnormality in the device while devices 1 to 3 are in operation, the temperature abnormality signal 10 and the PO
The AND of NRDY signal 29 is removed and the thermal alarm (
THALM) signal 30 and outputs the ENCODE circuit 25.
The signal is encoded by the signal group 7 and sent to the DKC by the signal group 7. Here, it is assumed that the signal 29 is set to l(l I+) by the PONR8T-P when the CTL4 power is turned on, and the signal 29 is sent from the specific TAG/
It is assumed that the signal is sent only when the BUS signal 33 is used. Also D
KCI,2 is the A-system logic section 17. of the logic section of CTL4. B
Each is connected to the system logic unit 18.
そこでＤＫＣＩは、ＢＵＳ信号を解読して、ＴＨＡＬＭ
信号を認識し、異常処理を行なった後、ＣＴＬのＡ系論
理部１７に対して、ＰＳＯＦＦの信号を、ＴＡＧ／ＢＵ
Ｓ信号７により送出する。−方ＣＴＬ４は、７により受
は取った信号を、ＤＥＣＯＤ回路１９により、解読され
て、温度異常ＰＳＯＦＦ信号３１が出力される。３１と
、１０のＡＮＤがとれると、温度異常ＰＳＯＦＦセット
信号３２により、温度異常ＰＳＯＦＦラッチ回路２１が
セットされ、ＰＯＮＲＤＹ信号２９は“０″になる。信
号２９が“０”になると、今まで。Therefore, DKCI decodes the BUS signal and
After recognizing the signal and performing abnormality processing, a PSOFF signal is sent to the A-system logic section 17 of the CTL to the TAG/BU
It is sent by S signal 7. The signal received by CTL 4 is decoded by DECOD circuit 19, and temperature abnormality PSOFF signal 31 is output. 31 and 10, the temperature abnormality PSOFF latch circuit 21 is set by the temperature abnormality PSOFF set signal 32, and the PONRDY signal 29 becomes "0". Until now, when the signal 29 became "0".
“１”であったＴＨＡＬＭ信号３０がインヒビットされ
る。同時に、信号２９は、ＯＲ回路２３を通り、ＰＳＯ
ＦＦＡＯＫ信号３４を有効にする。The THALM signal 30, which was "1", is inhibited. At the same time, the signal 29 passes through the OR circuit 23 and the PSO
Enable FFAOK signal 34.
また、ＰＯＮラッチ回路２６は、電源制御インタフェー
ス回路２４により、既に、ＯＮセット信号３５によりセ
ットされ、ＰＯＮＡ信号２８を有効にしているものとす
る。ＰＳＯＦＦ時は、ＯＦＦ信号３６により、２６がリ
セットされ、ＰＯＮＡ信号も無効にする。ところで、Ｃ
ＴＬのＡ系のＰＯＮＡ信号２８と同様に、Ｂ系ＰＯＮＢ
信号３８もＢ系論理部より、ＯＲ回路３９に接続され。Further, it is assumed that the PON latch circuit 26 has already been set by the ON set signal 35 by the power supply control interface circuit 24 and has enabled the PONA signal 28. At the time of PSOFF, the OFF signal 36 resets 26 and also invalidates the PONA signal. By the way, C
Similar to the TL A-system PONA signal 28, the B-system PONB
The signal 38 is also connected to the OR circuit 39 from the B-system logic section.
３９の出力が、ＤＲＶＰＯＮ信号４０となり、電源制御
信号線１４に含まれ、ＤＲＶ側の電源を０Ｎ１０ＦＦす
るものとする。また、４６は、信号２８を、遅延させる
時間監視回路である。以上により、Ａ系における、温度
異常によるＰＳＯＦＦ○に信号３４が有効になった状態
で保持されたまま、同様にＢ系の異常時の処理が行なわ
れると。It is assumed that the output of 39 becomes the DRVPON signal 40, is included in the power supply control signal line 14, and turns the power supply on the DRV side 0N10FF. Further, 46 is a time monitoring circuit that delays the signal 28. As described above, while the signal 34 is maintained in a valid state for PSOFF○ due to temperature abnormality in system A, processing for abnormality in system B is similarly performed.
ＰＳＯＦＦＢＯＫ信号４１かＢ系１８より出力され、２
７でＡＮＤがとれると、ＰＳＯＦＦ信号３７を有効にし
、Ａ系、Ｂ系のＰＯＮラッチをリセットし、信号２８．
３８をインヒビットする。PSOFFBOK signal 41 is output from B system 18, and 2
7, the PSOFF signal 37 is enabled, the A system and B system PON latches are reset, and the signal 28.
38 is inhibited.
これにより、ＤＲＶＰＯＮ信号４ｏは、無効になり、Ｄ
ＲＶ側の電源がＯＦＦされることになる。As a result, the DRVPON signal 4o becomes invalid and the DRVPON signal 4o becomes invalid.
The power on the RV side will be turned off.
次に、上位装置へ、温度異常を知らせずに、磁気ディス
ク装置３において、異常時の処理を行なう場合について
述べる。Next, a case will be described in which the magnetic disk device 3 performs abnormality processing without notifying the host device of the temperature abnormality.
４４は、ＤＲＶへのＣＴＬ信号群４１を送出するＤＲＶ
ＣＴＬ信号送出回路、４５は、上位装置へ温度異常を報
告する場合には、回路４４を常に有効にしてＤＲＶＣＴ
Ｌ信号４１を送出し、上位装置に温度異常を報告しない
場合には、信号２８をゲートし、２８が、“０”になる
と、信号群４１（例えば、５ＥＬＨＬＤ信号）をＯＦＦ
にすることができる切替回路とする。ここで、前記の温
度異常を、上位へ報告する場合を例１、本例を例２とす
ると、４７は、例２の場合のみ動作し、信号１０をゲー
トするゲート回路である。そこで。44 is a DRV that sends the CTL signal group 41 to the DRV.
The CTL signal sending circuit 45 always enables the circuit 44 and transmits the DRVCT when reporting a temperature abnormality to the host device.
When the L signal 41 is sent and the temperature abnormality is not reported to the host device, the signal 28 is gated, and when the signal 28 becomes "0", the signal group 41 (for example, the 5ELHLD signal) is turned off.
A switching circuit that can be used to Here, if the case where the temperature abnormality is reported to the upper level is Example 1, and this example is Example 2, then 47 is a gate circuit that operates only in Example 2 and gates the signal 10. Therefore.
例１と同様に、ＴＨ９が、温度異常を検出したとすると
、アラーム信号は、４７によりゲートされ、ラッチ回路
２６をリセットする。２６がリセットされると、２８が
“０″になり、切替回路４５により、ＤＲＶＣＴＬ信号
４１を無効にする。信号４１が無効にされた後、ＤＲｖ
（ｌｌ！ｌでのデータ処理時間だけ、電源がＯＦＦされ
ないような時間監視回路４６を通り、特定の時間後、回
路３９より、ＤＲＶＰＯＮ信号４０が無効にされる０本
例では、特に信号群７は、使用されないが、他の回路の
動作は、例１と同様に働く。以上のようにして、ＤＲＶ
側の電源がＯＦＦされることになる。As in Example 1, if TH9 detects a temperature abnormality, the alarm signal is gated by 47 and resets latch circuit 26. When 26 is reset, 28 becomes "0" and the switching circuit 45 invalidates the DRVCTL signal 41. After signal 41 is disabled, DRv
(During the data processing time in ll!l, the DRVPON signal 40 passes through a time monitoring circuit 46 such that the power is not turned off, and after a specific time, the DRVPON signal 40 is disabled by the circuit 39.) In this example, in particular, the signal group 7 is not used, but the operation of the other circuits works as in Example 1. In this way, DRV
The power on the side will be turned off.
従来ならば、周辺装置の動作温度の限界を検出した場合
、上位に報告したり、異常時のデータ処理をすることな
く、当該装置の電源をＯＦＦしていたが、本発明によれ
ば、温度異常を上位に知らせ、異常時の処理を行なうこ
とによ゛す、データの最終状態を採集することができ、
また、上位装置に、温度異常を報告しない場合は、ＤＲ
Ｖ側で、データ処理が行なえるようにすることにより、
データの信頼性を向上させる効果があり、アラーム信号
線を新たに追加することなく、温度異常の検出をし、デ
ータ処理することが可能になるため、少ないハード量の
追加で実現でき、コストアップを抑え、原価の低減の効
果がある。Conventionally, when the operating temperature limit of a peripheral device was detected, the power to the device was turned off without reporting it to a higher level or processing the abnormal data, but according to the present invention, the temperature limit can be detected. It is possible to collect the final state of the data by notifying the higher level of the abnormality and processing the abnormality.
In addition, if the temperature abnormality is not reported to the host device, the DR
By enabling data processing on the V side,
It has the effect of improving data reliability, and makes it possible to detect temperature abnormalities and process data without adding new alarm signal lines, so it can be achieved with a small amount of additional hardware, reducing costs. This has the effect of reducing costs.
第１図は、本発明の一実施例のシステム構成の概略図、
第２図は、第１図の温度検出回路のブロック図である。
１．２・・・磁気ディスク制御装置、３・・・磁気ディ
スク装置、４・・・コントローラ部（ＣＴＬ）、５．６
・・・ドライブ部（ＤＲＶ）、９・・・サーモスタット
、１１・・・コントローラ部の論理部、１３・・・コン
トローラ部の電源、１５．１６・・・ドライブの電源部
、１７・・・Ａ系の温度異常検出回路、１８・・・Ｂ系
の温度異常検出回路。FIG. 1 is a schematic diagram of a system configuration of an embodiment of the present invention;
FIG. 2 is a block diagram of the temperature detection circuit of FIG. 1. 1.2...Magnetic disk control device, 3...Magnetic disk device, 4...Controller unit (CTL), 5.6
...Drive section (DRV), 9...Thermostat, 11...Logic section of controller section, 13...Power supply of controller section, 15.16...Power supply section of drive, 17...A System temperature abnormality detection circuit, 18...B system temperature abnormality detection circuit.
Claims (1)
許容動作温度以上になった場合、当該温度を検出する回
路と、当該温度異常を上位装置に知らせる信号と、上位
装置は、異常時の処理を行なった後、当該装置の電源を
ＯＦＦする場合と、上位へ報告しない場合は、下位装置
への制御信号をＯＦＦし、その後、データを破壊しない
ような時間遅延をもたせ、下位装置でのデータ処理を行
なった後、電源ＯＦＦする回路を設けたことを特徴とす
る温度異常検出装置。1. The internal temperature of the peripheral device connected to the host device is
When the temperature exceeds the allowable operating temperature, a circuit that detects the temperature, a signal to notify the higher-level device of the temperature abnormality, and a case where the higher-level device turns off the power of the device after processing the abnormality. If the data is not reported to the upper level, a circuit is installed that turns off the control signal to the lower-level device, provides a time delay that does not destroy the data, and turns off the power after the data is processed in the lower-level device. A temperature abnormality detection device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249770A JPH0193832A (en) | 1987-10-05 | 1987-10-05 | Device for detecting temperature abnormality |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249770A JPH0193832A (en) | 1987-10-05 | 1987-10-05 | Device for detecting temperature abnormality |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193832A true JPH0193832A (en) | 1989-04-12 |
Family
ID=17197969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249770A Pending JPH0193832A (en) | 1987-10-05 | 1987-10-05 | Device for detecting temperature abnormality |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193832A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016531370A (en) * | 2013-09-09 | 2016-10-06 | シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ | Mobile data storage device with temperature management |
-
1987
- 1987-10-05 JP JP62249770A patent/JPH0193832A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016531370A (en) * | 2013-09-09 | 2016-10-06 | シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ | Mobile data storage device with temperature management |
| US10942503B2 (en) | 2013-09-09 | 2021-03-09 | Seagate Technology Llc | Mobile data storage device with predicted temperature management via command time delay |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100471034C (en) | Independent safety processor for disabling the operation of high power devices | |
| CN110794805B (en) | Robot safety circuit and control method thereof | |
| US4298860A (en) | Monitor and control apparatus | |
| CN107895937B (en) | Redundant protection circuit of motor controller and electronic equipment | |
| CN110985426A (en) | Fan control system and method for PCIE Switch product | |
| JPH0193832A (en) | Device for detecting temperature abnormality | |
| CN111338907A (en) | Remote state monitoring system and method of PCIE (peripheral component interface express) equipment | |
| JPS63136120A (en) | Temperature abnormality processing system | |
| JP4966610B2 (en) | Information processing system, emergency power-off method for information processing system | |
| JPH0642241Y2 (en) | Central supervisory controller | |
| JP2009003613A (en) | Bus fault detecting method and bus system | |
| JP2706027B2 (en) | Programmable controller | |
| JP2778691B2 (en) | Bus monitoring circuit | |
| JP3043738B1 (en) | Fault occurrence identification system and its identification method | |
| JPS5999554A (en) | Fail-safe circuit of electronic computer system | |
| JP2815730B2 (en) | Adapters and computer systems | |
| JP3231743B2 (en) | Control method and method of power control device | |
| JPH04333963A (en) | Fault processing system | |
| JPH0241542A (en) | Bus abnormality detection processing system for communication processor | |
| JPS63193254A (en) | Common input/output bus | |
| JPH0535537A (en) | Data transfer controller | |
| JPH07152705A (en) | Data transfer system using fail safe processor | |
| JPS6031334A (en) | Fault supervisory system of communication system | |
| JPS5833747A (en) | Switching controller for automatic communication circuit | |
| JPH07302208A (en) | Protective relay device |