JPH01933A - display device - Google Patents
display deviceInfo
- Publication number
- JPH01933A JPH01933A JP62-157290A JP15729087A JPH01933A JP H01933 A JPH01933 A JP H01933A JP 15729087 A JP15729087 A JP 15729087A JP H01933 A JPH01933 A JP H01933A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- electrode
- gate electrode
- display
- tfts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000012769 display material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トラ7ジスタ(TFT)アレイを駆動回路
薔ご用いた表示装置に係り、特に、その大面積化、及び
高解像度化等を行う際のTFTの短絡欠陥による画素欠
陥の低減に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a display device using a thin film transistor (TFT) array as a drive circuit, and particularly relates to a display device that uses a thin film transistor (TFT) array as a drive circuit, and is particularly concerned with increasing the area and increasing the resolution. The present invention relates to reducing pixel defects due to TFT short-circuit defects.
このような表示装置は1通常2枚の対向基板の間に液晶
等の表示材料が挾持され、この表示材料に電圧を印加す
る方法で構成される。この際少くとも一方の基板にマト
リックス状lこ配列し*#J素′を極を設け、これらの
画素を選択的に動作させるために、電界効果トランジス
タ(FET)等の非線形特性を有する能iIh禦子素子
けている。Such a display device is usually constructed by a method in which a display material such as a liquid crystal is sandwiched between two opposing substrates, and a voltage is applied to the display material. At this time, at least one substrate is provided with poles of *#J elements arranged in a matrix pattern, and in order to selectively operate these pixels, an element having nonlinear characteristics such as a field effect transistor (FET) is used. Mutsuko Motoko is doing well.
ところで、この種の装置は、能動素子の短絡欠陥が該当
lI!j素の欠陥となる機会を生じるという問題を持っ
ている。この能動素子の不良による画素不良(欠陥)を
補償する方法としては1例えば特開昭60−97322
号公報に示されるように、従来は複数個の能動素子(T
FT)、表示電極の組で一つの画素を構成する方法がと
られていた。第2図は。By the way, in this type of device, short-circuit defects in active elements are applicable lI! This has the problem of creating an opportunity for elemental defects. As a method for compensating for pixel defects (defects) due to defects in active elements, there is one method, for example, disclosed in Japanese Patent Application Laid-Open No. 60-97322.
As shown in the publication, conventionally a plurality of active elements (T
(FT), a method was used in which one pixel was constructed from a set of display electrodes. Figure 2 is.
この従来方法による画素欠陥の補償法を示すもので、T
FTアレイ基板の構成を示している。This shows a compensation method for pixel defects using this conventional method.
The configuration of the FT array substrate is shown.
第2図において、 (IA)、 (IB)、 (lC)
及び(ID)はTFT、(2A)及び(2B)はゲート
′IIL極縄、 (3A)及び(3B)はソース電極線
である。また、(4A)。In Figure 2, (IA), (IB), (lC)
and (ID) are TFTs, (2A) and (2B) are gate electrode lines, and (3A) and (3B) are source electrode lines. Also, (4A).
(4B)、 (4C)及び(4D〕は、それぞれのTF
Tに対応する表示電極であり、この4個の表示電極で一
つの画素を形成する。(4B), (4C) and (4D) are the respective TFs
These are display electrodes corresponding to T, and these four display electrodes form one pixel.
このように構成すると1例えばT P T (IA)が
不良である場合にも、残りのT P T (IB)〜(
ID)が正常であれば、この画素は正常に比べて面積3
/4の+Nltとして動作し、欠陥が目立つのを防ぐこ
とができる。With this configuration, for example, even if T P T (IA) is defective, the remaining T P T (IB) ~ (
ID) is normal, this pixel has an area of 3 compared to normal.
/4 +Nlt, and can prevent defects from becoming noticeable.
〔発明が解決しようとする問題点〕 従来の表示装置は以上のように構成されており。[Problem that the invention seeks to solve] A conventional display device is configured as described above.
ゲート電極線及びソース電極縁ともに本来必要な数の2
倍が必要になるという問題点があり、またこれらの電極
線や表示電極の分離のためのスペースが必要であるので
1画素として有効な面積が減るという問題点を持ってい
る。これらの問題点は。Both the gate electrode line and the source electrode edge have the originally required number of 2.
There is a problem that twice as many pixels are required, and since a space is required to separate these electrode lines and display electrodes, there is a problem that the effective area for one pixel is reduced. What are the problems with these?
欠陥画素を補償できるという特長をも消してしまうもの
であり、この理由のために、欠陥画素の補償方法として
実用的なものはこれまでなかった。This also eliminates the advantage of being able to compensate for defective pixels, and for this reason, there has been no practical method for compensating for defective pixels.
この発明は、上記のようt問題点を解決するためになさ
れたもので、簡単な構成で欠陥画素を補償し得るTFT
アレイを用いたマトリックス型の表示装置を得ることを
目的としている。This invention was made in order to solve the above-mentioned problem, and is a TFT that can compensate for defective pixels with a simple configuration.
The purpose is to obtain a matrix type display device using an array.
この発明に係る表示装置では、一つの表示電極(IiI
i素)当り2個のTFTを設け、これをダーリントン接
続して用いるようにしたものである。In the display device according to the present invention, one display electrode (IiI
Two TFTs are provided per i element, and these are connected in a Darlington manner.
この発明では一つの表示電極をダーリントン接続した2
個のTFTで駆動するよう番こしたので。In this invention, one display electrode is connected to two
I arranged it to be driven by two TFTs.
いずれか一方のTFTに短絡欠陥が発生しても。Even if a short circuit defect occurs in either TFT.
当該TFTのソース電極への接続を切断することによっ
て、残余のTFTで当該表示電極を駆動できる。By cutting off the connection to the source electrode of the TFT, the remaining TFT can drive the display electrode.
IA1図はこの発明の一実施例のTFTアVイを示す模
式図で、 (La) 、 (Ib)はダーリントン接続
されたiJl及び第2のTFTで、その他は第2図の従
来例と同様、(2)はゲート電極a[,13)はソース
電極縁、(4)は表示電極である。Figure IA1 is a schematic diagram showing the TFT A of one embodiment of the present invention, (La) and (Ib) are Darlington connected iJ1 and the second TFT, and the rest is the same as the conventional example in Figure 2. , (2) is the gate electrode a[, 13) is the edge of the source electrode, and (4) is the display electrode.
この構成に2いて+ TFTに異常がない場合は。In this configuration, if there is no abnormality in the TFT.
ゲート電極縁(2)とソース電極線(3)とが選択され
ると、まず、1!lのTF’T(la)がオン(ON)
となり。When the gate electrode edge (2) and the source electrode line (3) are selected, first, 1! TF'T (la) of l is on (ON)
Next door.
そのドVイン電圧によって第2のT P T (lb)
がONとなることによって、ソース電極@(8)の@号
ハ第1及び第2のT P T (1!LJ 、 (tb
)を通して表示電極(4)Iこ伝達さnる。The second T P T (lb)
is turned on, the first and second T P T (1!LJ, (tb
) is transmitted through the display electrode (4).
この構成に$いて、@lのT P T (m)のゲート
電極、ソース電極間の短絡及び、ゲート電極、ドレイン
電極間の短絡は、S;tの′r F T (la)のソ
ース電極をソース電極縁(3)から電気約1こ切り離す
こと蚤Cよって、$1のTFT(la)を2端子素子と
して使用し、ゲート信号を11g2のT P T (l
b)のゲート電極に印加して、IA2のT F T (
lb)によってソース電極線(3)の信号を表示IE極
(4)に伝達する。In this configuration, a short circuit between the gate electrode and the source electrode of T P T (m) of @l and a short circuit between the gate electrode and the drain electrode are S;t'r F T (la) of the source electrode Therefore, by using a $1 TFT (la) as a two-terminal element, the gate signal is 11g2 T P T (l
b) to the gate electrode of IA2, T F T (
lb) transmits the signal of the source electrode line (3) to the display IE pole (4).
ざらに、第2のT P T (lb)のゲート電極、ソ
ース電極間及びゲート電極、ドレイン電極間の短絡は、
醪2のTFT(To)のソース電極を゛電気的にソース
電極線(3)から切り離すことによって、2端子素子と
して、@lのrii’T(la)のドレインの信号を表
示′4極(4)に伝達するために使用する。Roughly speaking, a short circuit between the gate electrode and source electrode of the second T P T (lb) and between the gate electrode and drain electrode is as follows.
By electrically separating the source electrode of the second TFT (To) from the source electrode line (3), the signal at the drain of @l's rii'T (la) is displayed as a two-terminal element by '4 poles ( 4) Used to communicate.
欠陥箇所の判定は、嘱1のT P T (la)のゲー
ト電極、ソース電極間短絡は、ゲート電極51(2)と
ソース電極@ (3)との間の抵抗測定によって可能で
あり、箇2のT P T (lb)のンース電極、ゲー
ト電極間の短絡は、ンース電極頃(3)のみ醗こ信号を
与えた時の1表示IE極(4)の電位を調べることによ
り可能である。また、ゲート電極、ドレイン電極間の短
絡は、112のTFT(lb)+こついては1表示電極
(4)に電圧を印加した時のソース電極kC@れるt流
が増大することで判別ができる。第1のT P T (
la)多こついても、ゲート電極# (2)のみ4C信
号を与えた時のソース電極@(3)に流れる電流の増大
によって判別ができる。The defect location can be determined by measuring the resistance between the gate electrode 51 (2) and the source electrode @ (3), as shown in Part 1. A short circuit between the source electrode and the gate electrode of 2 T . Further, a short circuit between the gate electrode and the drain electrode can be determined by an increase in the current flowing through the source electrode kC@ when a voltage is applied to the 112 TFTs (lb) + 1 display electrode (4). First T P T (
la) Even if there are many problems, it can be determined by the increase in the current flowing through the source electrode @ (3) when a 4C signal is applied only to the gate electrode # (2).
以上のように、この発明では一画素に2個のTFTを設
け、これをダーリントン接続番こすることによって、簡
単塵こ+ TFTの短絡欠陥による画素欠陥の補償が可
能となる。As described above, in the present invention, by providing two TFTs in one pixel and using a Darlington connection, it is possible to easily compensate for pixel defects caused by short-circuit defects in TFTs.
第1図はこの発明の一実施例のTFTアVイを示す模式
図、第2図は従来の表示装置のTFTアレイを示す模式
図である。
図1こおいて+ (Ia)はigtのTFT、(lb
)は第2のTFT、+2)はゲート電極線、(3)はソ
ース電極線。
(4)は表示電極である。
なお1図中同一符号は同一、または相当部分を示す。FIG. 1 is a schematic diagram showing a TFT eye according to an embodiment of the present invention, and FIG. 2 is a schematic diagram showing a TFT array of a conventional display device. In Figure 1, + (Ia) is the igt TFT, (lb
) is the second TFT, +2) is the gate electrode line, and (3) is the source electrode line. (4) is a display electrode. Note that the same reference numerals in Figure 1 indicate the same or equivalent parts.
Claims (1)
交する複数本のソース電極線との各交点に、それぞれ画
素の表示電極と、この表示電極をそれぞれ駆動する薄膜
トランジスタ(以下TFTと略称する)とが配列された
マトリックス形表示装置において、 画素毎の上記TFTとして第1及び第2のTFTを設け
、 上記第1のTFTのゲート電極を上記ゲート電極線に、
上記第1及び第2のTFTのソース電極をともに上記ソ
ース電極線に、上記第1のTFTのドレイン電極を上記
第2のTFTのゲート電極に、上記第2のTFTのドレ
イン電極を上記表示電極に接続したことを特徴とする表
示装置。(1) At each intersection of a plurality of gate electrode lines and a plurality of source electrode lines perpendicular to the gate electrode lines, a display electrode of a pixel is connected, and a thin film transistor (hereinafter abbreviated as TFT) that drives each of the display electrodes is attached. in a matrix type display device in which a plurality of TFTs are arranged, first and second TFTs are provided as the TFTs for each pixel, and the gate electrode of the first TFT is connected to the gate electrode line;
The source electrodes of the first and second TFTs are both connected to the source electrode line, the drain electrode of the first TFT is connected to the gate electrode of the second TFT, and the drain electrode of the second TFT is connected to the display electrode. A display device characterized by being connected to.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-157290A JPH01933A (en) | 1987-06-23 | display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-157290A JPH01933A (en) | 1987-06-23 | display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS64933A JPS64933A (en) | 1989-01-05 |
JPH01933A true JPH01933A (en) | 1989-01-05 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8228287B2 (en) | Liquid crystal display device for removing ripple voltage and method of driving the same | |
US5289174A (en) | Liquid crystal display device | |
KR101279596B1 (en) | Array substrate and display apparatus having the same | |
JP5229858B2 (en) | Liquid crystal display | |
TW521242B (en) | Liquid crystal display device and method for fabricating the same | |
JP2007079568A (en) | Liquid crystal display device | |
KR20100055154A (en) | Liquid crystal display and driving method thereof | |
KR20100032074A (en) | Liquid crystal display | |
US20030117567A1 (en) | Liquid crystal display panel of line on glass type | |
KR100994479B1 (en) | Liquid crystal display and method of displaying image in the same | |
JPH01197722A (en) | Liquid crystal display device and its driving method | |
JPH01933A (en) | display device | |
JPH04225317A (en) | Active matrix liquid crystal display element | |
JP4298819B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20080044073A (en) | Thin film transistor substrate | |
KR20080057442A (en) | Liquid crystal display | |
US20020126081A1 (en) | Liquid crystal display device and method for driving the same | |
JP2002350902A (en) | Liquid crystal display device | |
JP2003345266A (en) | Electrode substrate for display device | |
JPS61122685A (en) | Thin film trnsistor array | |
JP3062552B2 (en) | Liquid crystal display device and inspection method thereof | |
JPH0553149A (en) | Liquid crystal display device | |
JPH02251930A (en) | Active matrix array | |
JPH04318513A (en) | Thin film transistor type liquid crystal display device | |
JPS58195888A (en) | Liquid crystal driving circuit |