JPH0157293B2 - - Google Patents
Info
- Publication number
- JPH0157293B2 JPH0157293B2 JP53163991A JP16399178A JPH0157293B2 JP H0157293 B2 JPH0157293 B2 JP H0157293B2 JP 53163991 A JP53163991 A JP 53163991A JP 16399178 A JP16399178 A JP 16399178A JP H0157293 B2 JPH0157293 B2 JP H0157293B2
- Authority
- JP
- Japan
- Prior art keywords
- selection signal
- segment
- circuit
- common electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Indicating Measured Values (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電子的アナログ表示装置等を駆動す
るために用いられる表示駆動装置に関するもので
ある。
るために用いられる表示駆動装置に関するもので
ある。
［従来の技術］
従来、共通電極およびセグメント電極をマトリ
ツクス状に配設し、交叉する部分に液晶を介在し
て構成した表示装置において、所定数の情報を同
時に表示するときは、共通電極を時分割的に選択
し、この選択された共通電極に対応するセグメン
ト電極に、表示素子を表示および非表示とする電
圧を印加するものであつた。
ツクス状に配設し、交叉する部分に液晶を介在し
て構成した表示装置において、所定数の情報を同
時に表示するときは、共通電極を時分割的に選択
し、この選択された共通電極に対応するセグメン
ト電極に、表示素子を表示および非表示とする電
圧を印加するものであつた。
［解決しようとする課題］
しかし、共通電極が多くなると、動作マージン
が低下し、クロストークが生じ易くなる上に使用
温度範囲が狭く、応答性が遅いという問題が生
じ、かなり限定された範囲内での使用に限られて
いた。
が低下し、クロストークが生じ易くなる上に使用
温度範囲が狭く、応答性が遅いという問題が生
じ、かなり限定された範囲内での使用に限られて
いた。
そこで、本発明は表示用の複数系統のデータを
時分割的に選択し、この選択したデータを表示す
る表示素子に表示用電圧を印加し、その他の表示
素子には非表示用電圧を印加するようにした表示
駆動装置を提供するものである。
時分割的に選択し、この選択したデータを表示す
る表示素子に表示用電圧を印加し、その他の表示
素子には非表示用電圧を印加するようにした表示
駆動装置を提供するものである。
［課題を解決するための手段］
本発明は、複数のセグメント電極を一単位群と
する複数のセグメント電極群を設け、各隣接する
単位群を構成するセグメント電極のうち対称に位
置するセグメント電極どうしを導電的に接続し、
各単位群のセグメント電極と対向する共通電極を
設け、各セグメント電極と共通電極間に液晶を介
在せしめて表示素子を構成し、複数系統のデータ
を供給するデータ出力回路と、各系統のデータを
所定の周期で順次時分割的に選択する選択回路
と、この選択回路によつて選択されたデータにし
たがつて表示すべき表示素子のセグメント電極を
指定するセグメント電極指定回路と、上記選択回
路によつて選択されたデータにしたがつて表示す
べき表示素子の共通電極を指定する共通電極指定
回路と、セグメント電極選択信号およびセグメン
ト電極非選択信号を発生する第１の信号発生回路
と、上記セグメント電極選択信号との電位差によ
つて液晶を応答せしめ上記セグメント電極非選択
信号との電位差によつて液晶を非応答とする共通
電極選択信号および上記セグメント電極選択信号
と上記セグメント電極非選択信号のいずれとの電
位差によつても液晶を非応答とする共通電極非選
択信号を発生する第２の信号発生回路と、上記セ
グメント電極指定回路によつて指定されたセグメ
ント電極に上記セグメント電極選択信号を供給し
他のセグメント電極には上記セグメント電極非選
択信号を供給する第１の駆動回路と、上記共通電
極指定回路によつて指定された共通電極に上記共
通電極選択信号を供給し他の共通電極には上記共
通電極非選択信号を供給する第２の駆動回路とか
らなることを特徴とする表示駆動装置を提供する
ことにより、上記課題を解決している。
する複数のセグメント電極群を設け、各隣接する
単位群を構成するセグメント電極のうち対称に位
置するセグメント電極どうしを導電的に接続し、
各単位群のセグメント電極と対向する共通電極を
設け、各セグメント電極と共通電極間に液晶を介
在せしめて表示素子を構成し、複数系統のデータ
を供給するデータ出力回路と、各系統のデータを
所定の周期で順次時分割的に選択する選択回路
と、この選択回路によつて選択されたデータにし
たがつて表示すべき表示素子のセグメント電極を
指定するセグメント電極指定回路と、上記選択回
路によつて選択されたデータにしたがつて表示す
べき表示素子の共通電極を指定する共通電極指定
回路と、セグメント電極選択信号およびセグメン
ト電極非選択信号を発生する第１の信号発生回路
と、上記セグメント電極選択信号との電位差によ
つて液晶を応答せしめ上記セグメント電極非選択
信号との電位差によつて液晶を非応答とする共通
電極選択信号および上記セグメント電極選択信号
と上記セグメント電極非選択信号のいずれとの電
位差によつても液晶を非応答とする共通電極非選
択信号を発生する第２の信号発生回路と、上記セ
グメント電極指定回路によつて指定されたセグメ
ント電極に上記セグメント電極選択信号を供給し
他のセグメント電極には上記セグメント電極非選
択信号を供給する第１の駆動回路と、上記共通電
極指定回路によつて指定された共通電極に上記共
通電極選択信号を供給し他の共通電極には上記共
通電極非選択信号を供給する第２の駆動回路とか
らなることを特徴とする表示駆動装置を提供する
ことにより、上記課題を解決している。
［実施例］
以下図面に基いて本発明の一実施例を説明す
る。第１図において、１は基準周波数発生器であ
り、その出力周波数は、例えば90Hzあるいはそれ
以上の所定の周波数である。２はタイミングパル
ス発生回路であり、信号が入力されるごとに端子
ａ１，ａ２，ａ３に順次パルスを発生する。３〜
８は端子Ｄ１〜Ｄ６に入力される数値データを記
憶するレジスタであ、これらのレジスタがデータ
出力回路を構成している。レジスタ３，６はそれ
ぞれ第１のデータの１桁および２桁、レジスタ
４，７は第２のデータの１桁および２桁、レジス
タ５，８は第３のデータの１桁および２桁を記憶
する。９〜１４はアンド機能を有するゲート回路
であり、タイミングパルス発生回路２の各出力に
よつてゲートが開閉され、時分割的に出力が発生
される。１６，１７はオア機能を有するゲート回
路であり、数値データの各桁の２進化10進入力が
出力されることを明示するために４出力端子を図
示してある。タイミングパルス発生回路２、およ
びゲート回路９〜１４，１６，１７によつて選択
回路を構成している。１８，１９はデコーダ、２
０はデコーダ１８の出力順位を切り換える出力切
換回路である。デコーダ１８および出力切換回路
２０によつてセグメント電極指定回路を構成し、
デコーダ１９が共通電極指定回路を構成してい
る。２１は後述する表示装置のセグメント電極に
選択的にセグメント電極選択信号およびセグメン
ト電極非選択信号を供給する第１の駆動回路であ
る。２２はデコーダ１９の出力に応じて表示装置
の共通電極に選択的に共通電極選択信号および共
通電極非選択信号を供給する第２の駆動回路であ
る。２３〜３０はフリツプフロツプ回路１５の出
力によつて開閉されるスイツチング回路であり、
入力に供給されている電圧を出力端子Sa，Sb，
Ca，Cbに選択的に発生する。スイツチング回路
２３〜２６によつて第１の信号発生回路を構成
し、端子Saからセグメント電極選択信号が、端
子Sbからセグメント電極非選択信号が発生する。
スイツチング回路２７〜３０によつて第２の信号
発生回路を構成し、端子Caから共通電極選択信
号が、端子Cbから共通電極非選択信号が発生す
る。３１はインバータである。第２図は、出力切
換回路２０および第１の駆動回路２１を詳細に示
したものであり、３２〜４０はゲート回路、４１
〜４４はスイツチング回路、４５，４６はインバ
ータである。第２の駆動回路２２は第１の駆動回
路２１と同様な構成である。
る。第１図において、１は基準周波数発生器であ
り、その出力周波数は、例えば90Hzあるいはそれ
以上の所定の周波数である。２はタイミングパル
ス発生回路であり、信号が入力されるごとに端子
ａ１，ａ２，ａ３に順次パルスを発生する。３〜
８は端子Ｄ１〜Ｄ６に入力される数値データを記
憶するレジスタであ、これらのレジスタがデータ
出力回路を構成している。レジスタ３，６はそれ
ぞれ第１のデータの１桁および２桁、レジスタ
４，７は第２のデータの１桁および２桁、レジス
タ５，８は第３のデータの１桁および２桁を記憶
する。９〜１４はアンド機能を有するゲート回路
であり、タイミングパルス発生回路２の各出力に
よつてゲートが開閉され、時分割的に出力が発生
される。１６，１７はオア機能を有するゲート回
路であり、数値データの各桁の２進化10進入力が
出力されることを明示するために４出力端子を図
示してある。タイミングパルス発生回路２、およ
びゲート回路９〜１４，１６，１７によつて選択
回路を構成している。１８，１９はデコーダ、２
０はデコーダ１８の出力順位を切り換える出力切
換回路である。デコーダ１８および出力切換回路
２０によつてセグメント電極指定回路を構成し、
デコーダ１９が共通電極指定回路を構成してい
る。２１は後述する表示装置のセグメント電極に
選択的にセグメント電極選択信号およびセグメン
ト電極非選択信号を供給する第１の駆動回路であ
る。２２はデコーダ１９の出力に応じて表示装置
の共通電極に選択的に共通電極選択信号および共
通電極非選択信号を供給する第２の駆動回路であ
る。２３〜３０はフリツプフロツプ回路１５の出
力によつて開閉されるスイツチング回路であり、
入力に供給されている電圧を出力端子Sa，Sb，
Ca，Cbに選択的に発生する。スイツチング回路
２３〜２６によつて第１の信号発生回路を構成
し、端子Saからセグメント電極選択信号が、端
子Sbからセグメント電極非選択信号が発生する。
スイツチング回路２７〜３０によつて第２の信号
発生回路を構成し、端子Caから共通電極選択信
号が、端子Cbから共通電極非選択信号が発生す
る。３１はインバータである。第２図は、出力切
換回路２０および第１の駆動回路２１を詳細に示
したものであり、３２〜４０はゲート回路、４１
〜４４はスイツチング回路、４５，４６はインバ
ータである。第２の駆動回路２２は第１の駆動回
路２１と同様な構成である。
第３図は表示装置であり、同図Ａの４７ａ〜４
７ｊは共通電極であり、互いに絶縁されている。
同図Ｂは各共通電極に対向して10分割されたセグ
メント電極を示している。共通電極４７ａ，４７
ｃ，４７ｅ，４７ｇ，４７ｉに対向する10個のセ
グメント電極は、図面上、左から同順位のものを
共通に接続してある。各共通電極４７ｂ，４７
ｄ，４７ｆ，４７ｈ，４７ｊに対向する10個のセ
グメント電極は隣接する10個のセグメント電極と
その境界線に対して対称となる各セグメント電極
を共通に接続してある。各共通電極とセグメント
電極との間に液晶を介在して構成される表示素子
については、従来のこの種の液晶表示装置の構成
技術に基いて当業者が容易に実施できるものであ
るから省略する。
７ｊは共通電極であり、互いに絶縁されている。
同図Ｂは各共通電極に対向して10分割されたセグ
メント電極を示している。共通電極４７ａ，４７
ｃ，４７ｅ，４７ｇ，４７ｉに対向する10個のセ
グメント電極は、図面上、左から同順位のものを
共通に接続してある。各共通電極４７ｂ，４７
ｄ，４７ｆ，４７ｈ，４７ｊに対向する10個のセ
グメント電極は隣接する10個のセグメント電極と
その境界線に対して対称となる各セグメント電極
を共通に接続してある。各共通電極とセグメント
電極との間に液晶を介在して構成される表示素子
については、従来のこの種の液晶表示装置の構成
技術に基いて当業者が容易に実施できるものであ
るから省略する。
以上の構成において、液晶を応答させるに十分
な電圧を3Vo、非応答とする電圧をVoとする。
そこで第１の数値データとして“10”、第２の数
値データとして“45”、第３の数値データとして
“54”がレジスタ３〜８に書き込まれた場合の表
示動作について説明する。タイミングパルス発生
回路２の各端子ａ１〜ａ３に順次発生するパルス
は、ゲート回路９，１２、ゲート回路１０，１３
およびゲート回路１１，１４を開き、第１、第２
および第３の順に各数値データを時分割的にゲー
ト回路１６，１７の出力に発生させる。いま第１
の数値データ“10”が選択され、ゲート回路１６
に“０”、ゲート回路１７に“１”が生じたとす
る。ゲート回路１６，１７の各２進化10進コード
はデコーダ１８，１９で10進の出力に変換され
る。すなわちデコーダ１８の端子０の出力に論理
値“１”を生じ、デコーダ１９の端子１の出力に
論理値“１”を生じる。一方ゲート回路１７の端
子１には論理値“１”を生じているため、端子ｌ
１は論理値“０”、端子ｌ２は論理値“１”に保
持される。したがつて第２図示のゲート回路３７
の出力論理値のみが“１”、したがつてゲート回
路４０の出力が論理値“１”になる。そこでスイ
ツチング回路４３がオンになり、端子Saに印加
されている電位が端子Ｓ１０に生じる。第１図に
おいて、タイミングパルス発生回路２の端子ａ１
にパルスが発生するごとにフリツプフロツプ回路
１５がトリガされ、その出力Ｑ，のレベルは反
転される。したがつて一群のスイツチング回路２
３，２５，２７，２９と一群のスイツチング回路
２４，２６，２８，３０とは交互にオンおよびオ
フ動作を行なう。ここで端子ｌ３，ｌ８を3Vo、
端子ｌ６，ｌ９を2Vo、端子ｌ５，ｌ１０をVo、
端子ｌ４，ｌ７を０の各電位に保持してある。
な電圧を3Vo、非応答とする電圧をVoとする。
そこで第１の数値データとして“10”、第２の数
値データとして“45”、第３の数値データとして
“54”がレジスタ３〜８に書き込まれた場合の表
示動作について説明する。タイミングパルス発生
回路２の各端子ａ１〜ａ３に順次発生するパルス
は、ゲート回路９，１２、ゲート回路１０，１３
およびゲート回路１１，１４を開き、第１、第２
および第３の順に各数値データを時分割的にゲー
ト回路１６，１７の出力に発生させる。いま第１
の数値データ“10”が選択され、ゲート回路１６
に“０”、ゲート回路１７に“１”が生じたとす
る。ゲート回路１６，１７の各２進化10進コード
はデコーダ１８，１９で10進の出力に変換され
る。すなわちデコーダ１８の端子０の出力に論理
値“１”を生じ、デコーダ１９の端子１の出力に
論理値“１”を生じる。一方ゲート回路１７の端
子１には論理値“１”を生じているため、端子ｌ
１は論理値“０”、端子ｌ２は論理値“１”に保
持される。したがつて第２図示のゲート回路３７
の出力論理値のみが“１”、したがつてゲート回
路４０の出力が論理値“１”になる。そこでスイ
ツチング回路４３がオンになり、端子Saに印加
されている電位が端子Ｓ１０に生じる。第１図に
おいて、タイミングパルス発生回路２の端子ａ１
にパルスが発生するごとにフリツプフロツプ回路
１５がトリガされ、その出力Ｑ，のレベルは反
転される。したがつて一群のスイツチング回路２
３，２５，２７，２９と一群のスイツチング回路
２４，２６，２８，３０とは交互にオンおよびオ
フ動作を行なう。ここで端子ｌ３，ｌ８を3Vo、
端子ｌ６，ｌ９を2Vo、端子ｌ５，ｌ１０をVo、
端子ｌ４，ｌ７を０の各電位に保持してある。
第４図は以上の状態をまとめて示すとともに表
示素子に印加される端子間電圧を示したものであ
る。第４図Ａはタイミングパルス発生回路２の端
子ａ１の出力パルスによつてトリガされたフリツ
プフロツプ回路１５の出力Ｑが論理値“１”に反
転した場合における第１図示の端子Ca，Cbの電
位と端子Sa，Sbの電位を示し、さらに両端子間
の電圧を示したものである。すなわち、フリツプ
フロツプ回路１５の端子Ｑが論理値“１”になる
と、スイツチング回路２４，２６，２８および３
０がオンになり、端子Sa，Sb，CaおよびCbに、
それぞれ電位０、2Vo、3VoおよびVoを生じる。
第４図Ｂは、タイミングパルス発生回路２の端子
ａ１に一周期後に生じるパルスによりフリツプフ
ロツプ回路１５の出力が論理値“１”に反転し
た場合における各端子の電位と端子間の電圧を示
したものである。この場合は、スイツチング回路
２３，２５，２７および２９がオンになり、端子
Sa，Sb，CaおよびCbに、それぞれ電位3Vo、
Vo、０および2Voを生じる。以上のようにして、
タイミングパルス発生回路２の端子ａ１の出力パ
ルスが発生するごとに周期的に第４図Ａ，Ｂの電
位を発生する。
示素子に印加される端子間電圧を示したものであ
る。第４図Ａはタイミングパルス発生回路２の端
子ａ１の出力パルスによつてトリガされたフリツ
プフロツプ回路１５の出力Ｑが論理値“１”に反
転した場合における第１図示の端子Ca，Cbの電
位と端子Sa，Sbの電位を示し、さらに両端子間
の電圧を示したものである。すなわち、フリツプ
フロツプ回路１５の端子Ｑが論理値“１”になる
と、スイツチング回路２４，２６，２８および３
０がオンになり、端子Sa，Sb，CaおよびCbに、
それぞれ電位０、2Vo、3VoおよびVoを生じる。
第４図Ｂは、タイミングパルス発生回路２の端子
ａ１に一周期後に生じるパルスによりフリツプフ
ロツプ回路１５の出力が論理値“１”に反転し
た場合における各端子の電位と端子間の電圧を示
したものである。この場合は、スイツチング回路
２３，２５，２７および２９がオンになり、端子
Sa，Sb，CaおよびCbに、それぞれ電位3Vo、
Vo、０および2Voを生じる。以上のようにして、
タイミングパルス発生回路２の端子ａ１の出力パ
ルスが発生するごとに周期的に第４図Ａ，Ｂの電
位を発生する。
以上の構成において、端子Saから生じる電圧
がセグメント電極選択信号となり、端子Sbから
生じる電圧がセグメント電極非選択信号となり、
端子Caから生じる電圧が共通電極選択信号とな
り、端子Cbから生じる電圧が共通電極非選択信
号となる。
がセグメント電極選択信号となり、端子Sbから
生じる電圧がセグメント電極非選択信号となり、
端子Caから生じる電圧が共通電極選択信号とな
り、端子Cbから生じる電圧が共通電極非選択信
号となる。
さて、端子Ｓ１０には電位０、3Voが周期的に
発生し、また端子Ｓ１〜Ｓ９には端子Sbに接続
されているスイツチ４２，４４…がオンになるた
め、電位2VoとVoからなるセグメント電極非選
択信号が発生する。同様にして、第２の駆動回路
２２の場合は、第２図の第１の駆動回路２１の端
子Sbには、端子Cbの電位が、端子Saには、端子
Caの電位が、印加されることになるため、第２
の駆動回路回路２２の端子Ｃ２には、端子Caか
らの電位3Vo、０からなる共通電極選択信号が、
端子Ｃ１，Ｃ３〜Ｃ１０には端子Cbからの電位
Vo、2Voからなる共通電極非選択信号が発生す
る。
発生し、また端子Ｓ１〜Ｓ９には端子Sbに接続
されているスイツチ４２，４４…がオンになるた
め、電位2VoとVoからなるセグメント電極非選
択信号が発生する。同様にして、第２の駆動回路
２２の場合は、第２図の第１の駆動回路２１の端
子Sbには、端子Cbの電位が、端子Saには、端子
Caの電位が、印加されることになるため、第２
の駆動回路回路２２の端子Ｃ２には、端子Caか
らの電位3Vo、０からなる共通電極選択信号が、
端子Ｃ１，Ｃ３〜Ｃ１０には端子Cbからの電位
Vo、2Voからなる共通電極非選択信号が発生す
る。
したがつて、第３図示のセグメント電極Ａ１１
と共通電極４７ｂとの間には、第４図Ａ，Ｂより
明らかな通り、端子Saと端子Caとの電位差であ
る3Vo、−3Voの電圧が周期的に印加される。そ
の他のセグメント電極と共通電極との間には電圧
Vo、−Voが周期的に印加される。その結果、セ
グメント電極Ａ１１に対応する表示素子が表示状
態となり、第１の数値データ“10”が表示され
る。
と共通電極４７ｂとの間には、第４図Ａ，Ｂより
明らかな通り、端子Saと端子Caとの電位差であ
る3Vo、−3Voの電圧が周期的に印加される。そ
の他のセグメント電極と共通電極との間には電圧
Vo、−Voが周期的に印加される。その結果、セ
グメント電極Ａ１１に対応する表示素子が表示状
態となり、第１の数値データ“10”が表示され
る。
次に第２の数値データ“45”の表示は以下のよ
うにして行なわれる。タイミングパルス発生回路
２の端子ａ２に出力が発生すると、ゲート回路１
０，１３が開かれ、ゲート回路１６，１７に出力
“５”および“４”が生じる。したがつてデコー
ダ１８の端子“５”に論理値“１”を生じ、ゲー
ト回路１７の出力端子１は“０”であるため、端
子ｌ１に“１”、ｌ２に“０”が印加される。端
子ｌ１が“１”で、デコーダ１８の端子０に
“１”を生じるときは、端子Ｓ１に端子Saからの
セグメント電極選択信号が生じ、同様にして、デ
コーダ１８の端子１に“１”が生じたときは、端
子Ｓ１に端子Saからのセグメント電極選択信号
が生じる。このようにして、デコーダ１８の端子
５に“１”が生じたときは、端子Ｓ６に端子Sa
からのセグメント電極選択信号が出力される。
うにして行なわれる。タイミングパルス発生回路
２の端子ａ２に出力が発生すると、ゲート回路１
０，１３が開かれ、ゲート回路１６，１７に出力
“５”および“４”が生じる。したがつてデコー
ダ１８の端子“５”に論理値“１”を生じ、ゲー
ト回路１７の出力端子１は“０”であるため、端
子ｌ１に“１”、ｌ２に“０”が印加される。端
子ｌ１が“１”で、デコーダ１８の端子０に
“１”を生じるときは、端子Ｓ１に端子Saからの
セグメント電極選択信号が生じ、同様にして、デ
コーダ１８の端子１に“１”が生じたときは、端
子Ｓ１に端子Saからのセグメント電極選択信号
が生じる。このようにして、デコーダ１８の端子
５に“１”が生じたときは、端子Ｓ６に端子Sa
からのセグメント電極選択信号が出力される。
また２桁の数値“４”については、端子Caか
らの電位3Vo、０からなる共通電極選択信号が第
２の駆動回路２２の端子Ｃ５に発生し、その他の
セグメント電極および共通電極の各端子には、
Vo、2Voからなるセグメント電極非選択信号あ
るいは共通電極非選択信号が印加される。セグメ
ント電極の配線上、端子Ｓ６の電位は、セグメン
ト電極Ａ４５に印加される。その結果セグメント
電極Ａ４５と共通電極４７ｅとの間に3Vo、−
3Voの電圧が周期的に印加され、セグメント電極
Ａ４５に対応する表示素子が表示状態となり、第
２の数値データ“45”が表示され、その他の表示
素子は非表示となる。
らの電位3Vo、０からなる共通電極選択信号が第
２の駆動回路２２の端子Ｃ５に発生し、その他の
セグメント電極および共通電極の各端子には、
Vo、2Voからなるセグメント電極非選択信号あ
るいは共通電極非選択信号が印加される。セグメ
ント電極の配線上、端子Ｓ６の電位は、セグメン
ト電極Ａ４５に印加される。その結果セグメント
電極Ａ４５と共通電極４７ｅとの間に3Vo、−
3Voの電圧が周期的に印加され、セグメント電極
Ａ４５に対応する表示素子が表示状態となり、第
２の数値データ“45”が表示され、その他の表示
素子は非表示となる。
以下、第３の数値データ“54”も上記と同様な
動作により、セグメント電極Ａ５４と共通電極４
７ｆとの間に電圧3Vo、−3Voが周期的に印加さ
れ、セグメント電極Ａ５４に対応する表示素子が
表示状態となり、第３の数値データ“54”が表示
される。
動作により、セグメント電極Ａ５４と共通電極４
７ｆとの間に電圧3Vo、−3Voが周期的に印加さ
れ、セグメント電極Ａ５４に対応する表示素子が
表示状態となり、第３の数値データ“54”が表示
される。
なお本実施例では、第３図Ｂの最下端のセグメ
ント電極Ａ０に対応する液晶表示装置を数値０の
表示用に設けてあるが、その必要性がなければか
かる電極を除くことも可能である。
ント電極Ａ０に対応する液晶表示装置を数値０の
表示用に設けてあるが、その必要性がなければか
かる電極を除くことも可能である。
［効果］
以上詳述したように、本発明は順次選択した表
示用の複数系統のデータにしたがつて、表示素子
に表示用の電圧を印加し、その他の表示素子に非
表示用の電圧を印加するようにした点に特徴を有
する。したがつて、動作マージンは表示素子の数
とは関係なく、表示すべきデータの数によつて決
まるため、表示データ数の少ない表示装置には特
に好適であり、動作マージンを高くとることがで
きる。そのため、クロストークがなく、応答速度
が速いものであり、また広い温度範囲での使用が
可能である。さらに、所定のセグメント電極どう
しを接続し、共通電極により、セグメント電極群
を選択するように配線したため、端子数を少なく
できる効果がある。したがつて集積回路を駆動回
路とする場合は好都合である。
示用の複数系統のデータにしたがつて、表示素子
に表示用の電圧を印加し、その他の表示素子に非
表示用の電圧を印加するようにした点に特徴を有
する。したがつて、動作マージンは表示素子の数
とは関係なく、表示すべきデータの数によつて決
まるため、表示データ数の少ない表示装置には特
に好適であり、動作マージンを高くとることがで
きる。そのため、クロストークがなく、応答速度
が速いものであり、また広い温度範囲での使用が
可能である。さらに、所定のセグメント電極どう
しを接続し、共通電極により、セグメント電極群
を選択するように配線したため、端子数を少なく
できる効果がある。したがつて集積回路を駆動回
路とする場合は好都合である。
図面は本発明の一実施例を示し、第１図はその
電気系統図、第２図は第１図の要部の詳細回路
図、第３図Ａ，Ｂは表示装置の共通電極およびセ
グメント電極を示した平面図、第４図は第１図の
動作を説明するための図表である。 ２……タイミングパルス発生回路、３〜８……
データ出力回路、９〜１７……ゲート回路、１８
〜１９……デコーダ、２０……出力切換回路、２
１……第１の駆動回路、２２……第２の駆動回
路、２３〜２６……第１の信号発生回路、２７〜
３０……第２の信号発生回路。
電気系統図、第２図は第１図の要部の詳細回路
図、第３図Ａ，Ｂは表示装置の共通電極およびセ
グメント電極を示した平面図、第４図は第１図の
動作を説明するための図表である。 ２……タイミングパルス発生回路、３〜８……
データ出力回路、９〜１７……ゲート回路、１８
〜１９……デコーダ、２０……出力切換回路、２
１……第１の駆動回路、２２……第２の駆動回
路、２３〜２６……第１の信号発生回路、２７〜
３０……第２の信号発生回路。
Claims (1)
- １ 複数のセグメント電極を一単位群とする複数
のセグメント電極群を設け、各隣接する単位群を
構成するセグメント電極のうち対称に位置するセ
グメント電極どうしを導電的に接続し、各単位群
のセグメント電極と対向する共通電極を設け、各
セグメント電極と共通電極間に液晶を介在せしめ
て表示素子を構成し、複数系統のデータを供給す
るデータ出力回路と、各系統のデータを所定の周
期で順次時分割的に選択する選択回路と、この選
択回路によつて選択されたデータにしたがつて表
示すべき表示素子のセグメント電極を指定するセ
グメント電極指定回路と、上記選択回路によつて
選択されたデータにしたがつて表示すべき表示素
子の共通電極を指定する共通電極指定回路と、セ
グメント電極選択信号およびセグメント電極非選
択信号を発生する第１の信号発生回路と、上記セ
グメント電極選択信号との電位差によつて液晶を
応答せしめ上記セグメント電極非選択信号との電
位差によつて液晶を非応答とする共通電極選択信
号および上記セグメント電極選択信号と上記セグ
メント電極非選択信号のいずれとの電位差によつ
ても液晶を非応答とする共通電極非選択信号を発
生する第２の信号発生回路と、上記セグメント電
極指定回路によつて指定されたセグメント電極に
上記セグメント電極選択信号を供給し他のセグメ
ント電極には上記セグメント電極非選択信号を供
給する第１の駆動回路と、上記共通電極指定回路
によつて指定された共通電極に上記共通電極選択
信号を供給し他の共通電極には上記共通電極非選
択信号を供給する第２の駆動回路とからなること
を特徴とする表示駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16399178A JPS5590997A (en) | 1978-12-29 | 1978-12-29 | Display driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16399178A JPS5590997A (en) | 1978-12-29 | 1978-12-29 | Display driver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5590997A JPS5590997A (en) | 1980-07-10 |
| JPH0157293B2 true JPH0157293B2 (ja) | 1989-12-05 |
Family
ID=15784675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16399178A Granted JPS5590997A (en) | 1978-12-29 | 1978-12-29 | Display driver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5590997A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60144612A (ja) * | 1984-01-06 | 1985-07-31 | Olympus Optical Co Ltd | 液晶表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093474A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPS5342755A (en) * | 1976-09-29 | 1978-04-18 | Seikosha Kk | Method of driving liquid crystal displaying device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737176Y2 (ja) * | 1977-02-16 | 1982-08-16 |
-
1978
- 1978-12-29 JP JP16399178A patent/JPS5590997A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093474A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPS5342755A (en) * | 1976-09-29 | 1978-04-18 | Seikosha Kk | Method of driving liquid crystal displaying device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5590997A (en) | 1980-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4443062A (en) | Multi-layer display device with nonactive display element groups | |
| US4407587A (en) | Electronic timer | |
| GB1267179A (ja) | ||
| US3903518A (en) | Driving system for liquid crystal display device | |
| US4599613A (en) | Display drive without initial disturbed state of display | |
| US4356483A (en) | Matrix drive system for liquid crystal display | |
| US4429304A (en) | Display driving device | |
| US4206459A (en) | Numeral display device | |
| US4186395A (en) | Method of driving a liquid crystal display apparatus | |
| US4091377A (en) | Digital display driving circuit | |
| JPH0157293B2 (ja) | ||
| US4065764A (en) | Liquid crystal display device | |
| US3445827A (en) | Memory controlled shift register display device | |
| US4806923A (en) | Miniaturized electronic apparatus | |
| EP0109713A2 (en) | Alpha-numeric display device and visual display arrangement employing such display devices | |
| JP2574871B2 (ja) | 表示装置 | |
| EP0159068A2 (en) | Alpha-numeric display device and visual display arrangement employing such devices | |
| SU1223281A1 (ru) | Устройство дл цифровой индикации | |
| JP4010623B2 (ja) | 液晶表示装置 | |
| JPS6356553B2 (ja) | ||
| JPH0355830B2 (ja) | ||
| SU1005177A1 (ru) | Устройство дл индикации | |
| JPS5852595B2 (ja) | マトリスク型液晶表示装置の駆動方法 | |
| JPH0378655B2 (ja) | ||
| JPS6042946B2 (ja) | 表示装置 |