SU1223281A1

SU1223281A1 - Устройство дл цифровой индикации

Info

Publication number: SU1223281A1
Application number: SU843801605A
Authority: SU
Inventors: Алексей Тимофеевич Дмитренко; Виктор Николаевич Теткин
Original assignee: Специальное Конструкторско-Технологическое Бюро Средств Представления Информации
Priority date: 1984-10-15
Filing date: 1984-10-15
Publication date: 1986-04-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах вывода и отображени цифровой информации. Целью изобретени вл етс упрощение устройства. Дл этого в него введены второй дешифратор , второй регистр и RS-триггер. При по влении на выходе блока пам ти кода разделительной зап той через дешифратор зап той и знака срабатывает триггер, в результате чего следующий импульс с распределител импульсов поступает через элемент И-ИЛИ-НЕ регистра на управл ющий электрод предыдущего разр да элементов индикации. Одновременно с этим дешифратор зап той и знака запрещает работу дешифратора и подает импульс на информационные электроды элементов индикации, в результате чего в соответствующем разр де элементов индикации отображаетс зна- чение величины данного разр да совместно с зап той. 1 ил. to ю со tc СХ)

Description

Изобретение . относитс к автоматике и вычислительной технике и может быть использовано в устройствах вывода и отображени цифровой информации.

Цель изобретени - упрощение схемы устройства.

На чертеже представлено предлагаемое устройство.

Устройство содержит генератор 1 импульсов , распределитель 2 импульсов, блок 3 пам ти , первый дешифратор 4 (символов), ВТО- рой дешифратор 5 (зап той и знака), элементы 6 индикации, первый регистр 7, второй регистр 8 (знака и зап той) и RS-триггер 9. На первом этапе осуществл етс запись входной информации поразр дно в блок 3 пам ти , работой которого управл ют последо- вательно соединенные генератор 1 и распределитель 2 импульсов.

На втором этапе происходит считывание информации с блока 3 пам ти и отображение ее на элементах б индикации. Устройство на этом этапе работает следующим образом.

Первый импульс с распределител 2 импульсов , работой которого управл ет генератор 1 импульсов, поступает параллельно на блок 3 пам ти, на выходе которого по вл етс ранее записанна информаци о знаке отображаемого числа, котора поступает на вход дещифратора 5 зап той и знака, на S-вход RS-триггера 9, устанавлива триггер в исходном состо ние, на регистр 8, второй вход которого соединен с выходом дешифратора 5 зап той и знака, а выход подключен к информационному элект роду старшего разр да элементов 6 индикации и на управл ющий электрод старшего разр да элементов 6 индикации. Если величина знака отрицательна , то в старшем разр де элементов 6 индикации отображаетс знак «-.

Следующим импульсом, поступающим с распределител 2 импульсов, на выходе блока 3 пам ти выставл етс значение величины старшего разр да результата, записанно- го ранее в блок 3 пам ти. Это значение через дешифратор 4 символов преобразуетс в код управлени элементами 6 индикации. Этот же импульс с распределител 2 импульсов через элемент И-ИЛИ-НЕ регистра 7 поступает на управл ющий электрод второго разр да элементов 6 индикации, в результате чего на элементах б индикации отображаетс значение величины старшего разр да результата.

Отображение последующих разр дов про- исходит аналогично предыдущему.

0

5

o

Как только на выходе блока 3 пам ти по- вл етс код разделительной зап той, через дешифратор 5 зап той и знака срабатывает RS-триггер 9, в результате чего следующий импульс с распределител 2 импульсов поступает через элемент И-ИЛИ-НЕ регистра 7 на управл ющий электрод предыдущего разр да элементов б индикации. Одновременно с этим дешифратор 5 зап той и знака запрещает работу дещифратора 4 и подает импульс на информационные электроды элементов 6 индикации, в результате чего в соответствующем разр де элементов б индикации отображаетс значение величины данного разр да совместно с зап той.

Отображение следующих разр дов индикации происходит аналогично описанному процессу, только сдвигаетс относительно начала на один разр д. При по влении на выходе распределител 2 импульсов N-ro импульса, (где N - число разр дов индикации ), он обнул етс и весь процесс этапа отображени повтор етс сначала.

В предлагаемом устройстве значительно сокращены аппаратные затраты и уменьшено количество св зей.

Claims

Формула изобретени

Устройство дл цифровой индикации, содержащее последовательно соединенные генератор импульсов, распределитель импульсов и блок пам ти, первый дешифратор, выходы которого соединены с информационными электродами элементов индикации, кроме первого, управл ющие электроды которых соединены с выходами первого регистра, отличающеес тем, что, с целью упрощени схемы, оно содержит последовательно соединенные второй дешифратор и второй регистр и RS-триггер, выходы которого соединены с одними входами разр дов первого регистра , другие входы которых соединены с выходами распределител импульсов, кроме первого, вход блока пам ти соединен с информационными входами дешифраторов, второй выход второго дещифратора соединен с R-входом триггера, со стробирую- щим входом первого дешифратора и шиной зап той элемента индикации, первый выход распределител соединен с S-входом RS-триггера, с управл ющим входом второго регистра и управл ющим электродом первого элемента индикации, информационный электрод которого соединен с выходом регистра .