JPH0155464B2 - - Google Patents
Info
- Publication number
- JPH0155464B2 JPH0155464B2 JP19635882A JP19635882A JPH0155464B2 JP H0155464 B2 JPH0155464 B2 JP H0155464B2 JP 19635882 A JP19635882 A JP 19635882A JP 19635882 A JP19635882 A JP 19635882A JP H0155464 B2 JPH0155464 B2 JP H0155464B2
- Authority
- JP
- Japan
- Prior art keywords
- anode
- fluorescent display
- grid
- terminal
- display tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は螢光表示装置に関するもので、アノー
ド端子の出力切換時にアノード端子に発生する逆
サージ電圧を無くす駆動構成を提供するものであ
る。
ド端子の出力切換時にアノード端子に発生する逆
サージ電圧を無くす駆動構成を提供するものであ
る。
従来例の構成とその問題点
従来の螢光表示装置及びその構成について、第
１図に基づき説明する。
１図に基づき説明する。
図に於て、螢光表示管１は制御および駆動部２
によりコントロールされ、その駆動方式はグリツ
ド３ａ，３ｂ，３ｃ及び３ｄの４分割によるダイ
ナミツク点灯方式である。
によりコントロールされ、その駆動方式はグリツ
ド３ａ，３ｂ，３ｃ及び３ｄの４分割によるダイ
ナミツク点灯方式である。
制御および駆動部２としては、マイクロコンピ
ユータを用いている。螢光表示管１の構造を次に
説明する。グリツドは３ａ，３ｂ，３ｃ，３ｄの
４つに分割され、それぞれのグリツドに対応して
“日”の字のアノードゼグメント４ａ，４ｂ，４
ｃ，４ｄ，４ｅ，４ｆおよび４ｇが設置されてい
る。さらに４個の“日”の字のアノード群は、１
個のセグメント毎にパラレルに接続されている。
次に、上記アノードに対して熱電子を供給するカ
ソード５があるが、このカソード５には交流電源
６が接続されて、この電源より電子が供給され
る。カソード５は、抵抗７およ８を介して、直流
バイアス電源（−17V）に接続されている。アノ
ードゼグメント端子およびグリツド端子に接続さ
れた複合抵抗９，１０は逆バイアス電位（−
21V）を印加するためのものである。
ユータを用いている。螢光表示管１の構造を次に
説明する。グリツドは３ａ，３ｂ，３ｃ，３ｄの
４つに分割され、それぞれのグリツドに対応して
“日”の字のアノードゼグメント４ａ，４ｂ，４
ｃ，４ｄ，４ｅ，４ｆおよび４ｇが設置されてい
る。さらに４個の“日”の字のアノード群は、１
個のセグメント毎にパラレルに接続されている。
次に、上記アノードに対して熱電子を供給するカ
ソード５があるが、このカソード５には交流電源
６が接続されて、この電源より電子が供給され
る。カソード５は、抵抗７およ８を介して、直流
バイアス電源（−17V）に接続されている。アノ
ードゼグメント端子およびグリツド端子に接続さ
れた複合抵抗９，１０は逆バイアス電位（−
21V）を印加するためのものである。
では、第２図に於て、螢光表示管の発光原理に
ついて説明する。１１はカソードフイラメントで
１２は格子状のグリツド、１３及び１４はアノー
ドゼグメントである。ここで、カソードフイラメ
ント１１対グリツド１２間の電位をV1、カソー
ドフイラメント１１対アノードゼグメント１３，
１４間の電位V2とすると、V1およびV2が正の電
位差、即ちカソードフイラメント１１に対してグ
リツド１２およびアノード１３，１４が高電位の
時、カソードフイラメント１１から出た熱電子１
５はまずV1の電界によりグリツド１２へ引張ら
れる。そして、該熱電子１５がグリツド１２へ到
達する限界電位以上の電位になれば熱電子１５は
グリツド１２の格子を通り抜けて、加速され、今
度はカソード対アノード間の順電位V2により引
張られアノードゼグメント１３，１４へ衝突する
事により発光現象が生じるわけである。
ついて説明する。１１はカソードフイラメントで
１２は格子状のグリツド、１３及び１４はアノー
ドゼグメントである。ここで、カソードフイラメ
ント１１対グリツド１２間の電位をV1、カソー
ドフイラメント１１対アノードゼグメント１３，
１４間の電位V2とすると、V1およびV2が正の電
位差、即ちカソードフイラメント１１に対してグ
リツド１２およびアノード１３，１４が高電位の
時、カソードフイラメント１１から出た熱電子１
５はまずV1の電界によりグリツド１２へ引張ら
れる。そして、該熱電子１５がグリツド１２へ到
達する限界電位以上の電位になれば熱電子１５は
グリツド１２の格子を通り抜けて、加速され、今
度はカソード対アノード間の順電位V2により引
張られアノードゼグメント１３，１４へ衝突する
事により発光現象が生じるわけである。
第３図に於て、第１図に示した従来例の螢光表
示装置の各部への電圧印加タイミングについて説
明する。まず、グリツド端子３ｄ，３ｃ，３ｂ，
３ａへは、第３図に示す如く、約2msecのパルス
電圧が順次印加される。このグリツド端子３ｄ〜
３ａへの電圧印加が行われている時の、そのグリ
ツド１２に対応するアノードセグメント１３，１
４に正の電圧が印加された時のみ、そのアノード
セグメントが発光する。
示装置の各部への電圧印加タイミングについて説
明する。まず、グリツド端子３ｄ，３ｃ，３ｂ，
３ａへは、第３図に示す如く、約2msecのパルス
電圧が順次印加される。このグリツド端子３ｄ〜
３ａへの電圧印加が行われている時の、そのグリ
ツド１２に対応するアノードセグメント１３，１
４に正の電圧が印加された時のみ、そのアノード
セグメントが発光する。
従つて、アノードセグメントへの電圧印加波形
を第３図の様に行なつた場合、グリツド３ｄ，３
ｃ，及び３ａに対応するアノードセグメントにつ
いては、全く発光せずにグリツド３ｂに対応する
アノードセグメントのうち＋9Vの正電位が印加
されているアノードセグメント４ａ，４ｂ，４
ｄ，４ｅ及び４ｆだけが発光するわけである。第
３図の電圧印加波形は１周期について書いたもの
であり、同様の波形が以降繰り返される。この様
に螢光表示装置をダイナミツク駆動方式で動作さ
せた場合には、グリツドへの周期的な電圧印加を
行ないながら、発光させたいアノードセグメント
への電圧印加を、対応するグリツドへの電圧印加
タイミングと同期をとりながら行なうわけであ
る。
を第３図の様に行なつた場合、グリツド３ｄ，３
ｃ，及び３ａに対応するアノードセグメントにつ
いては、全く発光せずにグリツド３ｂに対応する
アノードセグメントのうち＋9Vの正電位が印加
されているアノードセグメント４ａ，４ｂ，４
ｄ，４ｅ及び４ｆだけが発光するわけである。第
３図の電圧印加波形は１周期について書いたもの
であり、同様の波形が以降繰り返される。この様
に螢光表示装置をダイナミツク駆動方式で動作さ
せた場合には、グリツドへの周期的な電圧印加を
行ないながら、発光させたいアノードセグメント
への電圧印加を、対応するグリツドへの電圧印加
タイミングと同期をとりながら行なうわけであ
る。
ではこの様な構成の螢光表示装置に於ける問題
点について述べる。
点について述べる。
一般に、螢光表示管のアノードセグメント４
ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆおよび４ｇの
隣接するセグメントの間には、ｃ＝ε・ｓ／ｄ
（ε；誘電率、ｓ；対向面積、ｄ；対向距離）で
与えられる容量を有している。
ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆおよび４ｇの
隣接するセグメントの間には、ｃ＝ε・ｓ／ｄ
（ε；誘電率、ｓ；対向面積、ｄ；対向距離）で
与えられる容量を有している。
第４図は“日”の字のアノードセグメント間の
容量について示したもので、これらの容量が存在
する為に、各アノード端子に逆サージ電圧が発生
する事がある。第３図に於て、アノードセグメン
ト４ｂ端子がハイ（High）レベルからロー
（Low）レベルになつた時、第４図で示したアノ
ードセグメント間の容量を介して逆サージ電圧が
アノードセグメント端子４ｃに発生する。また同
様にアノードセグメント端子４ｆにも逆サージ電
圧が発生する。
容量について示したもので、これらの容量が存在
する為に、各アノード端子に逆サージ電圧が発生
する事がある。第３図に於て、アノードセグメン
ト４ｂ端子がハイ（High）レベルからロー
（Low）レベルになつた時、第４図で示したアノ
ードセグメント間の容量を介して逆サージ電圧が
アノードセグメント端子４ｃに発生する。また同
様にアノードセグメント端子４ｆにも逆サージ電
圧が発生する。
この時の現象を等価回路であらわした第５図で
説明する。アノードセグメント４ｂに＋9Vが印
加され、アノードセグメント４ｃに−21Vが印加
されている状態に於て、アノードセグメント４ｂ
と、アノードセグメント４ｃ間の容量１６には、
30Vの電圧が充電されている。この後、制御回路
のスイツチ１７がオフ（OFF）した時、容量１
６に充電されていた電荷がプルダウン抵抗R1、
R2を介して放電するわけであるが、この放電回
路に於ける過渡的現象として、抵抗R1とR2の値
が同一値とすれば、アノードセグメント４ｃの端
子には尖頭値が−36Vもの逆サージ電圧が発生す
る。
説明する。アノードセグメント４ｂに＋9Vが印
加され、アノードセグメント４ｃに−21Vが印加
されている状態に於て、アノードセグメント４ｂ
と、アノードセグメント４ｃ間の容量１６には、
30Vの電圧が充電されている。この後、制御回路
のスイツチ１７がオフ（OFF）した時、容量１
６に充電されていた電荷がプルダウン抵抗R1、
R2を介して放電するわけであるが、この放電回
路に於ける過渡的現象として、抵抗R1とR2の値
が同一値とすれば、アノードセグメント４ｃの端
子には尖頭値が−36Vもの逆サージ電圧が発生す
る。
この逆サージ電圧は、マイコン等の半導体素子
に直接印加されると、半導体素子の破壊につなが
るものである。従つて、従来はマイコン等の制御
回路と、螢光表示管との間に駆動回路等のバツフ
アを介したり、あるいは、螢光表示管の駆動電源
巾を小さくする等の対策をとつていた。その為、
バツフア等の余分な回路が要つたり、螢光表示管
の駆動電源巾が小さいために、螢光表示管の輝度
が低下するなどの幣害が生じていたのである。
に直接印加されると、半導体素子の破壊につなが
るものである。従つて、従来はマイコン等の制御
回路と、螢光表示管との間に駆動回路等のバツフ
アを介したり、あるいは、螢光表示管の駆動電源
巾を小さくする等の対策をとつていた。その為、
バツフア等の余分な回路が要つたり、螢光表示管
の駆動電源巾が小さいために、螢光表示管の輝度
が低下するなどの幣害が生じていたのである。
発明の目的
この様な観点から、本発明は逆サージ電圧の発
生をなくす螢光表示装置を提供するものである。
生をなくす螢光表示装置を提供するものである。
発明の構成
上記目的を達成するために本発明は、複数のア
ノードセグメントと複数のグリツド及びカソード
フイラメントとで構成される螢光表示管と、ハイ
レベルとローレベルの電圧出力を前記グリツドと
アノードセグメントとに出力する制御部とを備
え、前記アノードの出力の切換時にいつたん全て
のアノード端子をハイレベルにした後に設定され
たアノード出力を出力する構成とした螢光表示装
置であり、逆サージ電圧による半導体の破壊不良
を防止することができる。
ノードセグメントと複数のグリツド及びカソード
フイラメントとで構成される螢光表示管と、ハイ
レベルとローレベルの電圧出力を前記グリツドと
アノードセグメントとに出力する制御部とを備
え、前記アノードの出力の切換時にいつたん全て
のアノード端子をハイレベルにした後に設定され
たアノード出力を出力する構成とした螢光表示装
置であり、逆サージ電圧による半導体の破壊不良
を防止することができる。
実施例の説明
以下本発明の一実施例について図面に基づいて
説明する。
説明する。
従来例に於て説明した様に、周辺回路に悪影響
を及ぼす逆サージ電圧をなくすには、第５図で説
明したアノードセグメント間のコンデンサー１６
にチヤージされた電荷を放電させてから、次の動
作に移れば良いわけである。すなわち、制御回路
のスイツチ−１７をオフするまえに、アノードセ
グメント端子に＋9V電位を印加し、コンデンサ
ー１６にチヤージされた電荷をデイスチヤージす
れば、逆サージ電圧の発生はなくなるわけであ
る。
を及ぼす逆サージ電圧をなくすには、第５図で説
明したアノードセグメント間のコンデンサー１６
にチヤージされた電荷を放電させてから、次の動
作に移れば良いわけである。すなわち、制御回路
のスイツチ−１７をオフするまえに、アノードセ
グメント端子に＋9V電位を印加し、コンデンサ
ー１６にチヤージされた電荷をデイスチヤージす
れば、逆サージ電圧の発生はなくなるわけであ
る。
第６図に、螢光表示管の各端子の出力タイミン
グを示す。図に於て、グリツド３ｄ，３ｃ，３ｂ
及び３ａの各スキヤン出力に対応して、アノード
セグメント４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ
および４ｇは全てが一度ハイ（High）レベルに
なつた後で、ロー（Low）レベルに変化してい
る。この様に、いつたん全てのアノード端子は＋
9Vになつた後、−21Vになる為、前述したアノー
ドセグメント間の容量には電荷は蓄積されていな
い。従つて、従来例として第３図に示したアノー
ド端子の逆サージ電圧（図中の〇印）の発生をな
くす事ができる。
グを示す。図に於て、グリツド３ｄ，３ｃ，３ｂ
及び３ａの各スキヤン出力に対応して、アノード
セグメント４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ
および４ｇは全てが一度ハイ（High）レベルに
なつた後で、ロー（Low）レベルに変化してい
る。この様に、いつたん全てのアノード端子は＋
9Vになつた後、−21Vになる為、前述したアノー
ドセグメント間の容量には電荷は蓄積されていな
い。従つて、従来例として第３図に示したアノー
ド端子の逆サージ電圧（図中の〇印）の発生をな
くす事ができる。
この第６図に於ては、グリツドスキヤンに対応
して、その都度アノード端子をいつたんハイレベ
ルにしているが、アノード端子が＋9Vから−
21Vへ、即ちハイレベルからローレベルへ変化す
る必要があるタイミングの時のみに限定しても良
い。また、全アノード端子をハイレベルにするタ
イミングは第６図で示す様にグリツド端子がロー
レベルの時に行なわないと、螢光表示管が発光す
る事になる。
して、その都度アノード端子をいつたんハイレベ
ルにしているが、アノード端子が＋9Vから−
21Vへ、即ちハイレベルからローレベルへ変化す
る必要があるタイミングの時のみに限定しても良
い。また、全アノード端子をハイレベルにするタ
イミングは第６図で示す様にグリツド端子がロー
レベルの時に行なわないと、螢光表示管が発光す
る事になる。
発明の効果
以上、本発明の螢光表示装置によれば、アノー
ド端子にあらわれる逆サージ電圧を外付の回路な
しで無くす事ができる為従来、設けていたバツフ
ア回路や、放電時定数を小さくする為の外付抵抗
や、逆サージ吸収用としてのダイオード等が、ま
つたく不必要となり、作今、利用されているマイ
クロコンピユーターで螢光表示管を直接駆動する
事が可能となり、その結果として、螢光表示管の
表示回路の大巾なコストダウンと、逆サージ電圧
による半導体の破壊不良がなくなるため、品質の
大巾向上をも実現するものである。
ド端子にあらわれる逆サージ電圧を外付の回路な
しで無くす事ができる為従来、設けていたバツフ
ア回路や、放電時定数を小さくする為の外付抵抗
や、逆サージ吸収用としてのダイオード等が、ま
つたく不必要となり、作今、利用されているマイ
クロコンピユーターで螢光表示管を直接駆動する
事が可能となり、その結果として、螢光表示管の
表示回路の大巾なコストダウンと、逆サージ電圧
による半導体の破壊不良がなくなるため、品質の
大巾向上をも実現するものである。
第１図は従来の螢光表示装置の駆動回路図、第
２図は同螢光表示管の発光源理説明図、第３図は
同螢光表示装置の駆動波形のタイミング図、第４
図は同螢光表示管のアノードセグメント配置図、
第５図は同螢光表示管のアノードセグメント端子
間の逆サージ電圧発生の説明図、第６図は本発明
の一実施例である螢光表示装置の駆動波形のタイ
ミング図である。 １……螢光表示管、２……制御部及び駆動部
（バツフア）、３ａ，ｂ，ｃ，ｄ……グリツド、４
ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ……アノードゼグメ
ント、５……カソード、６……交流電源、１６…
…アノードセグメント間容量。
２図は同螢光表示管の発光源理説明図、第３図は
同螢光表示装置の駆動波形のタイミング図、第４
図は同螢光表示管のアノードセグメント配置図、
第５図は同螢光表示管のアノードセグメント端子
間の逆サージ電圧発生の説明図、第６図は本発明
の一実施例である螢光表示装置の駆動波形のタイ
ミング図である。 １……螢光表示管、２……制御部及び駆動部
（バツフア）、３ａ，ｂ，ｃ，ｄ……グリツド、４
ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ……アノードゼグメ
ント、５……カソード、６……交流電源、１６…
…アノードセグメント間容量。
Claims (1)
- １ 複数のアノードと複数のグリツド及びカソー
ドとで構成される螢光表示管と、ハイレベルとロ
ーレベルの電圧出力を前記グリツドとアノードと
に出力する表示制御部とを備え、前記アノードの
出力の切換時にいつたん全てのアノード端子をハ
イレベルにした後に設定されたアノード出力を出
力する構成とした螢光表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19635882A JPS5986091A (ja) | 1982-11-08 | 1982-11-08 | 螢光表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19635882A JPS5986091A (ja) | 1982-11-08 | 1982-11-08 | 螢光表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5986091A JPS5986091A (ja) | 1984-05-18 |
| JPH0155464B2 true JPH0155464B2 (ja) | 1989-11-24 |
Family
ID=16356508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19635882A Granted JPS5986091A (ja) | 1982-11-08 | 1982-11-08 | 螢光表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986091A (ja) |
-
1982
- 1982-11-08 JP JP19635882A patent/JPS5986091A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5986091A (ja) | 1984-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4594589A (en) | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage | |
| US6617800B2 (en) | Plasma display apparatus | |
| US6356030B2 (en) | Fluorescent luminous type display device | |
| US6366063B1 (en) | Circuit and method for driving capacitive load | |
| JPH11344948A (ja) | 表示パネルの駆動装置 | |
| JP4160764B2 (ja) | プラズマディスプレイ装置 | |
| EP0071260B1 (en) | Method of driving gas discharge light-emitting devices | |
| JP3269451B2 (ja) | 表示装置の駆動回路 | |
| JP3156258B2 (ja) | ガス放電表示素子の駆動方法 | |
| JPH0155464B2 (ja) | ||
| Wu et al. | Design and development of driving waveforms for ac plasma display panels | |
| KR100363675B1 (ko) | 플라즈마 디스플레이 패널의 전력 회수장치 및 방법 | |
| JPS5983196A (ja) | 螢光表示装置 | |
| Kang et al. | A novel AC-PDP sustain driver based on dual resonance in sustaining mode operation | |
| JP5313421B2 (ja) | 蛍光表示装置 | |
| JP3894523B2 (ja) | 容量性負荷の駆動回路 | |
| JPH04245294A (ja) | Ｅｌパネルのエージング方法 | |
| RU1786505C (ru) | Способ управлени газоразр дной индикаторной панелью посто нного тока с высокоэмиссионным покрытием на электродах одной из координат | |
| JP2809646B2 (ja) | Ｘ線イメージ管 | |
| JPH05119740A (ja) | 気体放電型表示装置の駆動方法 | |
| SU953681A1 (ru) | Способ отображени информации на газоразр дной индикаторной панели | |
| EP0246788A2 (en) | Pulse generating circuits | |
| JP2811745B2 (ja) | 蛍光表示管の駆動装置 | |
| JPH0723834Y2 (ja) | 蛍光表示装置 | |
| KR20010031929A (ko) | 전계 방출 표시기의 구동회로 |