JPH0154747B2 - - Google Patents

Info

Publication number
JPH0154747B2
JPH0154747B2 JP59246092A JP24609284A JPH0154747B2 JP H0154747 B2 JPH0154747 B2 JP H0154747B2 JP 59246092 A JP59246092 A JP 59246092A JP 24609284 A JP24609284 A JP 24609284A JP H0154747 B2 JPH0154747 B2 JP H0154747B2
Authority
JP
Japan
Prior art keywords
wiring pattern
hole
landless
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59246092A
Other languages
Japanese (ja)
Other versions
JPS61125192A (en
Inventor
Fumio Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59246092A priority Critical patent/JPS61125192A/en
Publication of JPS61125192A publication Critical patent/JPS61125192A/en
Publication of JPH0154747B2 publication Critical patent/JPH0154747B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プリント基板においてスルーホー
ルと配線パターンとの所定間隔を確保した、配線
パターンの形成を行なう配線パターン整形処理装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a wiring pattern shaping processing apparatus for forming a wiring pattern in which a predetermined distance is maintained between a through hole and a wiring pattern on a printed circuit board.

〔従来の技術〕[Conventional technology]

プリント基板におけるスルーホールの機能はよ
く知られているように、基板の両面に形成される
配線パターン間の導通や基板に搭載される回路部
品の確実な固定を行なうことであり、例えば特願
昭57−078310号に示されている。
As is well known, the function of through holes in printed circuit boards is to provide continuity between wiring patterns formed on both sides of the board and to securely fix circuit components mounted on the board. No. 57-078310.

以下に、前記文献に示されているプリント基板
におけるスルーホールの2例を第1、第2の従来
例として図面に示して説明する。
Two examples of through holes in printed circuit boards disclosed in the above-mentioned document will be described below as first and second conventional examples shown in drawings.

第4図は第1の従来例によるスルーホールを示
し、はその平面図、はその側断面図であり、
1は基板、2,3は基板1の両面にそれぞれ形成
された配線パターン、4はドリル加工などで基板
1に貫通形成した穴、5は穴4の内周面にめつき
処理により形成した導体層、6は穴4の両開口部
に形成したランド、7は導体層5とランド6から
なるスルーホールである。
FIG. 4 shows a through hole according to the first conventional example, where is a plan view thereof, and is a side sectional view thereof,
1 is a substrate, 2 and 3 are wiring patterns formed on both sides of the substrate 1, 4 is a hole formed through the substrate 1 by drilling etc., and 5 is a conductor formed on the inner peripheral surface of the hole 4 by plating. Layer 6 is a land formed at both openings of hole 4, and 7 is a through hole consisting of conductor layer 5 and land 6.

この第1の従来例ではランド6を有したスルー
ホール7によつて基板1の両面に形成された配線
パターン2,3を接続している。
In this first conventional example, wiring patterns 2 and 3 formed on both sides of a substrate 1 are connected by a through hole 7 having a land 6.

前記第4図では、スルーホール7を1個図に示
したが通常基板1には図示しない複数のスルーホ
ールおよび図示していない配線パターンが密に設
けられている。
Although one through hole 7 is shown in FIG. 4, normally the substrate 1 is densely provided with a plurality of through holes (not shown) and wiring patterns (not shown).

従つて、このようなランド6を有したスルーホ
ール7では、配線パターン相互の絶縁性を確保す
るために、配線パターン相互の間隙に加えてラン
ド6と配線パターン間の間隙も保たなければなら
ず、基板1に設けることができる配線パターンの
本数が該ランド6によつて制約を受け、回路や部
品の実装率を上げることが困難であるという問題
があつた。
Therefore, in a through hole 7 having such a land 6, in order to ensure mutual insulation between the wiring patterns, it is necessary to maintain a gap between the land 6 and the wiring pattern in addition to a gap between the wiring patterns. First, there is a problem in that the number of wiring patterns that can be provided on the board 1 is limited by the lands 6, making it difficult to increase the mounting rate of circuits and components.

そこで、前記問題点を解決するために新たにラ
ンドレス・スルーホールが考え出されてた。次
に、このランドレス・スルーホールを第2の従来
例として説明する。
Therefore, a new landless through hole was devised to solve the above problem. Next, this landless through hole will be explained as a second conventional example.

第5図は第2の従来例によるランドレス・スル
ーホールを示し、はその平面図、は側断面図
であり、1は基板、2,3は配線パターン、4は
穴、5は導体層であり、これらは前記第1の従来
例と同様である。8はランドレス・スルーホール
である。
FIG. 5 shows a landless through hole according to the second conventional example, where is a plan view and a side sectional view, 1 is a substrate, 2 and 3 are wiring patterns, 4 is a hole, and 5 is a conductor layer. These are the same as the first conventional example. 8 is a landless through hole.

このように、第2の従来例では前記第4図のス
ルーホールからランドの部分を除去した構造とな
つている。従つて、ランドの制約を受けないため
に、配線パターンを高密度に形成することがで
き、部品の実装率も向上することができる。
In this manner, the second conventional example has a structure in which the land portion is removed from the through hole shown in FIG. 4. Therefore, since there is no land restriction, wiring patterns can be formed with high density, and the component mounting rate can also be improved.

このランドレス・スルーホール8による配線パ
ターンの形成状態を図に示して説明する。
The state of formation of the wiring pattern by the landless through hole 8 will be explained with reference to the drawings.

第6図はランドレス・スルーホール8の場合の
配線パターンの形成状態を示す図であり、二点鎖
線で示す部分は第1の従来例のランド6を想定し
ている。第6図に示すようにランド6があつた場
合には隣接する配線パターン2a,2bがランド
6に接触あるいは異常接近してしまう。だが、ラ
ンドレス・スルーホール8の場合には第4図で示
すランド6がないために、その制約を受けること
がなくランド6の領域分、配線パターン2a,2
bをランドレス・スルーホール8に近付けて高密
度の配線パターンを形成することができる。
FIG. 6 is a diagram showing the state of formation of a wiring pattern in the case of a landless through-hole 8, and the portion indicated by the two-dot chain line is assumed to be the land 6 of the first conventional example. As shown in FIG. 6, if the land 6 is hit, the adjacent wiring patterns 2a and 2b will come into contact with the land 6 or come abnormally close to it. However, in the case of the landless through hole 8, since there is no land 6 shown in FIG. 4, there is no such restriction and the wiring patterns 2a, 2
By bringing b closer to the landless through-hole 8, a high-density wiring pattern can be formed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、前記した第2の従来例において
は、プリント基板の製造上の問題から、第7図の
スルーホール用の穴4の形成例で示すように、正
しい穴4の位置から破線で示す穴4a,4bのよ
うにずれてしまい、配線パターン2bに接近しす
ぎ(第7図)たり、損傷したり(第7図)す
る問題がある。
However, in the above-mentioned second conventional example, due to problems in manufacturing the printed circuit board, as shown in the example of forming the hole 4 for the through hole in FIG. , 4b, resulting in problems such as getting too close to the wiring pattern 2b (FIG. 7) or damaging it (FIG. 7).

この問題は、前記したようにプリント基板の製
造上の問題点があり、この原因は種々考えられる
が、主な原因としてはプリント基板を製造する時
に、めつきレジストを形成するドライフイルムを
基板1に設けるが、このドライフイルムの伸縮に
よる位置ずれが考えられる。
This problem is caused by problems in the manufacturing of printed circuit boards as described above, and there are various reasons for this, but the main cause is that when manufacturing printed circuit boards, the dry film that forms the plating resist is not applied to the board. However, it is possible that the dry film may be misaligned due to expansion and contraction.

しかし、このドライフイルムの伸縮による位置
ずれを完全になくすことは非常に困難であり、従
つて前記スルーホール用の穴4の位置ずれによる
問題が残つてしまう。
However, it is very difficult to completely eliminate the displacement caused by the expansion and contraction of the dry film, and therefore the problem of the displacement of the through-hole hole 4 remains.

よつて、本発明はランドレス・スルーホール8
に隣接する配線パターンの部分をランドレス・ス
ルーホール8から必要な間隔を形成するように整
形し、配線パターンとランドレス・スルーホール
との異常接近や配線パターンの損傷を防止するこ
とを目的とする。
Therefore, the present invention provides a landless through hole 8.
The purpose of this is to shape the part of the wiring pattern adjacent to the landless through hole 8 to form a necessary distance from the landless through hole 8 to prevent the wiring pattern from coming too close to the landless through hole and damage to the wiring pattern. do.

〔問題点を解決するための手段〕[Means for solving problems]

上述した目的を達成するために本発明は、プリ
ント基板の種類毎における基本配線パターンデー
タとランドレススルーホールデータの入力及び整
形処理後の配線パターンデータの出力を行う入出
力装置と、入力された基本配線パターンデータを
記憶する入力配線パターンデータ記憶装置と、入
力されたランドレススルーホールデータを記憶す
るスルーホールデータ記憶装置と、ランドレスス
ルーホールの穴あけ時に予想される当該穴のずれ
量に基づいて前記基本配線パターンデータの配線
パターン1本毎に、その配線パターンに対するラ
ンドレススルーホールの探索領域を算出する探索
領域計算手段と、算出された探索領域内における
ランドレススルーホールを前記ランドレススルー
ホールデータに基づいて探索する隣接スルーホー
ル探索手段と、前記探索領域内に存在するランド
レススルーホールに対して前記配線パターンの一
部を前記予想されるずれ量の範囲外に迂回するよ
うに整形する整形処理手段とを備えたものであ
る。
In order to achieve the above-mentioned object, the present invention provides an input/output device that inputs basic wiring pattern data and landless through hole data for each type of printed circuit board, and outputs wiring pattern data after shaping processing, and An input wiring pattern data storage device that stores wiring pattern data, a through-hole data storage device that stores input landless through-hole data, and an input wiring pattern data storage device that stores input wiring pattern data, and a through-hole data storage device that stores input landless through-hole data. a search area calculating means for calculating a search area for landless through holes for each wiring pattern of the wiring pattern data; and searching for landless through holes within the calculated search area based on the landless through hole data. and a shaping processing means for shaping a landless through hole existing in the search area so that a part of the wiring pattern is detoured outside the range of the expected deviation amount. It is something that

〔作用〕[Effect]

上述した構成を有する本発明は、プリント基板
の種類毎における基本配線パターンデータとラン
ドレススルーホールデータを入出力装置により入
出し、この入力された基本配線パターンデータと
ランドレススルーホールデータを入力配線パター
ンデータ記憶装置とスルーホールデータ記憶装置
にそれぞれ記憶させる。
The present invention having the above-described configuration inputs and outputs basic wiring pattern data and landless through-hole data for each type of printed circuit board using an input/output device, and converts the input basic wiring pattern data and landless through-hole data into input wiring pattern data. The information is stored in a storage device and a through-hole data storage device, respectively.

そして入力配線パターンデータ記憶装置から基
本配線パターンデータを取出し、探索領域計算手
段により配線パターン1本毎にランドレススルー
ホールの穴あけ時に予想される当該穴のずれ量に
基づいてその配線パターンに対するランドレスス
ルーホールの探索領域を算出し、この算出された
探索領域内におけるランドレススルーホールを、
隣接スルーホール探索手段によりスルーホールデ
ータ記憶装置に記憶されたランドレススルーホー
ルデータから探索する。
Then, the basic wiring pattern data is retrieved from the input wiring pattern data storage device, and the landless through hole for each wiring pattern is calculated based on the amount of deviation of the hole expected when drilling the landless through hole for each wiring pattern using the search area calculation means. Calculate the search area of , and the landless through hole within this calculated search area,
The adjacent through hole search means searches from the landless through hole data stored in the through hole data storage device.

更に、この探索結果から整形処理手段により前
記探索領域内に存在するランドレススルーホール
に対して前記配線パターンの一部を前記予想され
るずれ量の範囲外に迂回するように整形し、この
整形後の配線パターンデータを用いて基板に配線
パターンを作成することによつて配線パターンに
隣接するスルーホールと配線パターンとの必要な
間隔を確保することができる。
Furthermore, based on this search result, a shaping processing means is used to shape a part of the wiring pattern to a landless through hole existing in the search area so as to detour outside the range of the expected deviation amount, and after this shaping, By creating the wiring pattern on the board using the wiring pattern data, it is possible to secure the necessary distance between the through hole adjacent to the wiring pattern and the wiring pattern.

〔実施例〕〔Example〕

以下に本発明の一実施例を図面に基づいて説明
する。
An embodiment of the present invention will be described below based on the drawings.

第1図は本発明の一実施例による配線パターン
整形処理装置の回路ブロツク図、第2図はその配
線パターン整形処理のフローチヤート、第3図は
配線パターンの整形例を示す図であり、は整形
前、は整形後を示す。
FIG. 1 is a circuit block diagram of a wiring pattern shaping processing device according to an embodiment of the present invention, FIG. 2 is a flowchart of the wiring pattern shaping processing, and FIG. 3 is a diagram showing an example of wiring pattern shaping. Before plastic surgery indicates after plastic surgery.

第1図において、9は入出力装置、10は制御
装置、11は記憶装置、12は配線パターン処理
装置であり、入出力装置9はプリント基板データ
の読込みおよび書出しを行なう。制御装置10は
入出力装置9、記憶装置11および配線パターン
処理装置12の各処理の実行を制御する。
In FIG. 1, 9 is an input/output device, 10 is a control device, 11 is a storage device, and 12 is a wiring pattern processing device.The input/output device 9 reads and writes printed circuit board data. The control device 10 controls execution of each process of the input/output device 9, the storage device 11, and the wiring pattern processing device 12.

前記記憶装置11は入出力装置9から読込まれ
たプリント基板データの基本配線パターンデータ
(以下単に配線パターンデータと記す)を格納す
る入力配線パターンデータ記憶手段13、ランド
レススルーホールデータ(以下単にスルーホール
データと記す)を格納するスルーホールデータ記
憶手段14および整形された配線パターンを格納
し出力する配線パターンデータ記憶手段15とよ
りなる。
The storage device 11 includes an input wiring pattern data storage means 13 for storing basic wiring pattern data (hereinafter simply referred to as wiring pattern data) of printed circuit board data read from the input/output device 9, and landless through-hole data (hereinafter simply referred to as through-hole data). The through-hole data storage means 14 stores data (referred to as "data"), and the wiring pattern data storage means 15 stores and outputs shaped wiring patterns.

前記配線パターン処理装置12は、前記入力配
線パターンデータ記憶手段13から配線パターン
を取出すための配線パターン取出手段16、取出
された配線パターンの縦、横の線分によるXY座
標値をもとにして、配線パターンに隣接するスル
ーホールを探索するための領域を計算する探索領
域計算手段17、前記計算による領域内に存在す
るスルーホールを前記スルーホール記憶手段14
から取出すための隣接スルーホール探索手段1
8、該隣接スルーホール探索手段18によつて取
出された隣接スルーホール数が0かどうか判定す
る判定回路19、該判定回路19が隣接スルーホ
ール数を0より大きいと判定した場合に配線パタ
ーンに整形処理を施す整形処理手段20、前記整
形処理された配線パターンを格納する配線パター
ン格納手段21とよりなり、前記判定回路19が
隣接スルーホールの数を0と判定した場合には前
記整形処理手段20を飛んで前記配線パターン取
出手段16のデータが該配線パターン格納手段2
1に格納される。配線パターン格納手段21は格
納したデータを前記出力配線パターンデータ記憶
手段15に格納する。
The wiring pattern processing device 12 uses a wiring pattern extraction means 16 for extracting the wiring pattern from the input wiring pattern data storage means 13, and extracts the wiring pattern from the input wiring pattern data storage means 13 based on the XY coordinate values of the vertical and horizontal line segments of the extracted wiring pattern. , search area calculation means 17 for calculating an area for searching for through holes adjacent to the wiring pattern, and through hole storage means 14 for storing through holes existing within the calculated area.
Adjacent through hole searching means 1 for taking out from
8. A determination circuit 19 that determines whether the number of adjacent through holes extracted by the adjacent through hole search means 18 is 0, and when the determination circuit 19 determines that the number of adjacent through holes is greater than 0, It consists of a shaping processing means 20 that performs shaping processing, and a wiring pattern storage means 21 that stores the shaped wiring pattern, and when the determination circuit 19 determines that the number of adjacent through holes is 0, the shaping processing means 20, the data of the wiring pattern extraction means 16 is transferred to the wiring pattern storage means 2.
It is stored in 1. The wiring pattern storage means 21 stores the stored data in the output wiring pattern data storage means 15.

第2図において、22〜27はフローチヤート
の各ブロツクを示す。
In FIG. 2, 22 to 27 indicate each block of the flowchart.

第3図において、28〜30は配線パターン、
31〜34はスルーホール、35〜46はデータ
を説明するために示した各点、47は配線パター
ン28の整形を設定する面域を示す。図に示すよ
うに、配線パターン28〜30、スルーホール3
1〜34の位置を縦、横のXY座標によつて、プ
リント基板のデータとして検出する。
In Fig. 3, 28 to 30 are wiring patterns;
31 to 34 are through holes, 35 to 46 are points shown to explain the data, and 47 is a surface area where shaping of the wiring pattern 28 is set. As shown in the figure, wiring patterns 28 to 30, through holes 3
Positions 1 to 34 are detected as printed circuit board data using vertical and horizontal XY coordinates.

次に、以上の第1図〜第3図を基に、配線パタ
ーンの整形処理について説明する。
Next, the wiring pattern shaping process will be explained based on FIGS. 1 to 3 above.

まず、第1図に示す入出力装置9ではプリント
基板に形成される配線パターンとスルーホールの
位置をXY座標によつて、入力配線パターンデー
タ記憶手段13、スルーホールデータ記憶手段1
4にそれぞれ格納する。
First, the input/output device 9 shown in FIG.
4 respectively.

次に、第2図のブロツク22に示す配線パター
ンデータの取出しを行なう。このデータの取出し
は、第1図に示す記憶装置11の入力配線パター
ンデータ記憶手段13のデータを配線パターン取
出手段16に格納することによつて行なわれる。
Next, the wiring pattern data shown in block 22 of FIG. 2 is extracted. This data is retrieved by storing the data in the input wiring pattern data storage means 13 of the storage device 11 shown in FIG. 1 in the wiring pattern retrieval means 16.

次に、第2図のブロツク23に示す隣接ランド
探索領域の計算を行なう。この計算は、第1図に
示す探索領域計算手段17によつて、第3図に
示すようにプリント基板の種類毎に定められた値
と配線パターン28の直線部分の両端点35,3
6により面域47を想定し、その時の面域47の
対角線上の点37,38のXY座標を計算するこ
とによつて行なわれる。
Next, the adjacent land search area shown in block 23 of FIG. 2 is calculated. This calculation is performed by the search area calculation means 17 shown in FIG.
This is performed by assuming a surface area 47 according to 6 and calculating the XY coordinates of points 37 and 38 on the diagonal of the surface area 47 at that time.

次に、第2図のブロツク24に示す隣接ランド
の探索を行なう。この探索は、前記面域47の
XY座標をもとにして、第1図に示す隣接スルー
ホール探索手段18にスルーホールデータ記憶手
段14のデータを格納して、第3図に示す面域
47内に存在するスルーホール、すなわち同図に
示す配線パターン28に隣接するスルーホールデ
ータを探索することによつて行なわれる。このス
ルーホールの探索にあたつてはプリント基板デー
タにおけるランドデータのXY座標と面域47の
点37,38の座標の比較によつて隣接スルーホ
ールを見出すことができる。
Next, a search for adjacent lands as shown in block 24 of FIG. 2 is performed. This search is performed in the surface area 47.
Based on the XY coordinates, the data in the through hole data storage means 14 is stored in the adjacent through hole searching means 18 shown in FIG. This is done by searching for through-hole data adjacent to the wiring pattern 28 shown in the figure. In searching for this through hole, adjacent through holes can be found by comparing the XY coordinates of the land data in the printed circuit board data and the coordinates of points 37 and 38 in the surface area 47.

従つて、第3図に示すスルーホール31,3
2,33,34が探索結果として得られるが、ス
ルーホール31,32は配線パターン28の両端
部に位置するので除外されることとなる。
Therefore, the through holes 31, 3 shown in FIG.
2, 33, and 34 are obtained as the search results, but since the through holes 31 and 32 are located at both ends of the wiring pattern 28, they are excluded.

次に、第2図のブロツク25に示すように隣接
スルーホールの有無を判定する。この判定は、前
記探索でスルーホール33,34の2個の存在が
確認されているので、それを第1図に示す判定回
路19で判定することによつて行なわれる。
Next, as shown in block 25 of FIG. 2, the presence or absence of an adjacent through hole is determined. This determination is made by determining the presence of two through holes 33 and 34 in the search described above using the determination circuit 19 shown in FIG. 1.

次に、第2図のブロツク26に示すように配線
パターン28の整形処理を行なう。この整形処理
は、第1図に示す整形処理手段20によつて行な
われる。その整形の方法としては種々考えられる
が、第3図に示すようにスルーホール33,3
4に対して配線パターン28が必要とする間隔の
位置に相当する各点39,40,41,42,4
3,44,45,46を発生させることにより、
同図に示す配線パターン28aのように整形処理
を行なうデータを作成することができる。
Next, as shown in block 26 of FIG. 2, the wiring pattern 28 is shaped. This shaping process is performed by shaping processing means 20 shown in FIG. Various methods can be considered for shaping it, but as shown in Figure 3, through holes 33, 3
Each point 39, 40, 41, 42, 4 corresponds to the position of the interval required by the wiring pattern 28 for 4.
By generating 3, 44, 45, 46,
Data to be subjected to shaping processing can be created, such as the wiring pattern 28a shown in the figure.

従つて、前記各点39〜43によつてスルーホ
ール33,34を迂回する配線パターン28aを
形成することができるので、前記従来例での第7
図,に示すようにドリルが加工した穴4a,
4bの位置ずれによる配線パターン2bとの不良
間隔を適正に補正することができる。そして、前
記点39〜34は配線パターン28aと隣接する
他の配線パターン30との間隔が不良とならない
位置であることはいうまでもない。
Therefore, the wiring pattern 28a that bypasses the through holes 33 and 34 can be formed by the points 39 to 43, so that the seventh point in the conventional example can be formed.
Hole 4a drilled by the drill as shown in Fig.
It is possible to appropriately correct the defective interval between the wiring pattern 2b and the wiring pattern 2b due to the positional deviation of the wiring pattern 4b. It goes without saying that the points 39 to 34 are positions where the distance between the wiring pattern 28a and the other adjacent wiring pattern 30 does not become defective.

次に、第2図のブロツク27に示す配線パター
ンデータの格納を行なう。この格納は、前記した
ようにして求められた配線パターンの整形処理の
データを第1図に示す配線パターン格納手段21
に格納することによつて行なわれる。
Next, the wiring pattern data shown in block 27 of FIG. 2 is stored. This storage is performed by storing the wiring pattern shaping processing data obtained as described above in the wiring pattern storage means 21 shown in FIG.
This is done by storing the

以上のようにして求められる配線パターン整形
処理のデータ作成を、製造するプリント基板の総
ての配線パターンにおいて行なえば、プリント基
板にドリル加工された穴の総てに対して適正な間
隔を確保した配線パターンを容易に形成すること
ができる。
If the data for the wiring pattern shaping process required as described above is created for all wiring patterns of the printed circuit board to be manufactured, appropriate spacing can be secured for all the holes drilled in the printed circuit board. Wiring patterns can be easily formed.

前記したように、配線パターン格納手段21に
格納された配線パターン整形処理のデータは、記
憶装置11の出力配線パターンデータ記憶手段1
5に格納され、そのデータは制御手段10によつ
て入出力装置9へと読出され、プリント基板の作
成に使用される。
As described above, the wiring pattern shaping processing data stored in the wiring pattern storage means 21 is stored in the output wiring pattern data storage means 1 of the storage device 11.
5, and the data is read out to the input/output device 9 by the control means 10 and used for producing a printed circuit board.

なお、第1図に示す判定回路19で配線パター
ンに隣接するスルーホールが0と判定された場合
には整形処理手段20による処理動作は不要とな
り配線パターン取出手段16のデータがそのまま
配線パターン格納手段21に格納される。
Note that when the determination circuit 19 shown in FIG. 1 determines that the number of through holes adjacent to the wiring pattern is 0, the processing operation by the shaping processing means 20 is unnecessary, and the data in the wiring pattern extraction means 16 is directly transferred to the wiring pattern storage means. 21.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、プリント基板に
形成される配線パターンの形状やスルーホールの
位置をプリント基板データとして記憶装置に記憶
させておき、該記憶を基に配線パターンに隣接す
るスルーホールを隣接探索手段で探索し、この探
索結果に基づいて隣接するスルーホールから適正
な間隔を確保して配線パターンを形成する配線パ
ターン整形データを整形処理手段によつて作成す
ることとしたので、該データに基づいて基板に配
線パターンを形成すれば、スルーホールと配線パ
ターンとの適正な間隔を常に確保できることとな
りプリント基板の製造上の問題であるスルーホー
ル用の穴の形成位置がずれるために生じたスルー
ホールと配線パターンの間隔が狭くなりすぎた
り、配線パターンを損傷する等の問題は無くな
る。
As explained above, the present invention stores the shape of a wiring pattern formed on a printed circuit board and the position of a through hole as printed circuit board data in a storage device, and based on the memory, through holes adjacent to the wiring pattern are stored. The adjacent search means performs a search, and based on the search results, the shaping processing means creates wiring pattern shaping data that forms a wiring pattern by ensuring an appropriate spacing from adjacent through holes. If the wiring pattern is formed on the board based on this, it will be possible to always ensure the appropriate distance between the through hole and the wiring pattern, which will eliminate the problem in printed circuit board manufacturing that occurs when the formation position of the hole for the through hole is misaligned. Problems such as the distance between the through hole and the wiring pattern becoming too narrow and damage to the wiring pattern are eliminated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による配線パターン
整形処理装置の回路ブロツク図、第2図はその配
線パターン整形処理のフローチヤート、第3図は
配線パターンの整形例を示す図であり、は整形
前、は整形後を示す。第4図は第1の従来例に
よるスルーホールを示し、はその平面図、は
その側断面図、第5図は第2の従来例によるラン
ドレス・スルーホールを示し、はその平面図、
は側断面図を示す。第6図はランドレス・スル
ーホールにおける配線パターンの形成密度を示す
図、第7図スルーホール用の穴の形成例を示す図
である。 11…記憶装置、12…配線パターン処理装
置、13…入力配線パターンデータ記憶。
FIG. 1 is a circuit block diagram of a wiring pattern shaping processing device according to an embodiment of the present invention, FIG. 2 is a flowchart of the wiring pattern shaping processing, and FIG. 3 is a diagram showing an example of wiring pattern shaping. Before plastic surgery indicates after plastic surgery. FIG. 4 shows a through hole according to the first conventional example, is a plan view thereof, is a side sectional view thereof, FIG. 5 is a landless through hole according to a second conventional example, is a plan view thereof,
shows a side sectional view. FIG. 6 is a diagram showing the formation density of wiring patterns in landless through holes, and FIG. 7 is a diagram showing an example of forming holes for through holes. 11... Storage device, 12... Wiring pattern processing device, 13... Input wiring pattern data storage.

Claims (1)

【特許請求の範囲】 1 基板両面の配線パターンの接続および回路部
品の固定に用いるランドレススルーホールを備え
たプリント基板の配線パターン整形処理装置であ
つて、 プリント基板の種類毎における基本配線パター
ンデータとランドレススルーホールデータの入力
及び整形処理後の配線パターンデータの出力を行
う入出力装置と、 入力された基本配線パターンデータを記憶する
入力配線パターンデータ記憶装置と、 入力されたランドレススルーホールデータを記
憶するスルーホールデータ記憶装置と、 ランドレススルーホールの穴あけ時に予想され
る当該穴のずれ量に基づいて前記基本配線パター
ンデータの配線パターン1本毎に、その配線パタ
ーンに対するランドレススルーホールの探索領域
を算出する探索領域計算手段と、 算出された探索領域内におけるランドレススル
ーホールを前記ランドレススルーホールデータに
基づいて探索する隣接スルーホール探索手段と、 前記探索領域内に存在するランドレススルーホ
ールに対して前記配線パターンの一部を前記予想
されるずれ量の範囲外に迂回するように整形する
整形処理手段とを備えたことを特徴とする配線パ
ターン整形処理装置。
[Scope of Claims] 1. A wiring pattern shaping processing device for a printed circuit board equipped with landless through holes used for connecting wiring patterns on both sides of the circuit board and fixing circuit components, which comprises: basic wiring pattern data for each type of printed circuit board; An input/output device that inputs landless through-hole data and outputs wiring pattern data after shaping processing; an input wiring pattern data storage device that stores input basic wiring pattern data; and an input wiring pattern data storage device that stores input landless through-hole data. and a through-hole data storage device to calculate a landless through-hole search area for each wiring pattern of the basic wiring pattern data based on the amount of deviation of the hole expected when drilling the landless through-hole. search area calculation means for searching for landless through holes within the calculated search area based on the landless through hole data; and adjacent through hole searching means for searching for landless through holes existing within the search area; A wiring pattern shaping processing device comprising: shaping processing means for shaping a part of the pattern so as to bypass the range of the expected deviation amount.
JP59246092A 1984-11-22 1984-11-22 Device for shaping and treating wiring pattern Granted JPS61125192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59246092A JPS61125192A (en) 1984-11-22 1984-11-22 Device for shaping and treating wiring pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59246092A JPS61125192A (en) 1984-11-22 1984-11-22 Device for shaping and treating wiring pattern

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2258873A Division JPH03148771A (en) 1990-09-29 1990-09-29 Wiring pattern shaping processor

Publications (2)

Publication Number Publication Date
JPS61125192A JPS61125192A (en) 1986-06-12
JPH0154747B2 true JPH0154747B2 (en) 1989-11-21

Family

ID=17143370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59246092A Granted JPS61125192A (en) 1984-11-22 1984-11-22 Device for shaping and treating wiring pattern

Country Status (1)

Country Link
JP (1) JPS61125192A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148771A (en) * 1990-09-29 1991-06-25 Oki Electric Ind Co Ltd Wiring pattern shaping processor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766700A (en) * 1980-10-09 1982-04-22 Fujitsu Ltd Land and wiring pattern correcting system for printed board
JPS58184783A (en) * 1982-04-22 1983-10-28 日本電気株式会社 Printed circuit board
JPS58207694A (en) * 1982-05-07 1983-12-03 横河電機株式会社 Method of designing connection of printed board wiring
JPS59161769A (en) * 1983-03-04 1984-09-12 Fujitsu Ltd Automatic correction system of wiring pattern of printed board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766700A (en) * 1980-10-09 1982-04-22 Fujitsu Ltd Land and wiring pattern correcting system for printed board
JPS58184783A (en) * 1982-04-22 1983-10-28 日本電気株式会社 Printed circuit board
JPS58207694A (en) * 1982-05-07 1983-12-03 横河電機株式会社 Method of designing connection of printed board wiring
JPS59161769A (en) * 1983-03-04 1984-09-12 Fujitsu Ltd Automatic correction system of wiring pattern of printed board

Also Published As

Publication number Publication date
JPS61125192A (en) 1986-06-12

Similar Documents

Publication Publication Date Title
JPH0154747B2 (en)
US4361634A (en) Artwork master for production of multilayer circuit board
JPH03148771A (en) Wiring pattern shaping processor
Heiss A path connection algorithm for multi-layer boards
JPH0744359B2 (en) Component mounting method
JPH07153844A (en) Semiconductor integrated circuit device
JP2000357180A (en) Manufacture of printed wiring board
JPS6018566U (en) Connection positioning structure between circuit boards
CN117391026A (en) Method, device, terminal and storage medium for processing circuit
JPS5913397A (en) Method of extending and altering circuit of multilayer board
JPS5828378Y2 (en) multilayer printed wiring board
JPH0518149B2 (en)
JPH0754532B2 (en) Multi-layer simultaneous wiring method
JP2876596B2 (en) Wiring processing method
JPS593573U (en) multilayer printed circuit board
JPS6355783B2 (en)
JPH02271474A (en) Check system for wiring pattern
JPH0245224B2 (en)
JPS58151092A (en) Method of forming wiring pattern of circuit board
JPS6366424B2 (en)
JPS59163887A (en) Method of wiring printed board pattern
JPH0129266B2 (en)
JPH02132561A (en) Automatic wiring system
JPH0612559B2 (en) High-density printed wiring method
JPH0451869B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees