JPH01502065A - 半導体装置用のゲ−ト絶縁体層を形成する低温度法 - Google Patents

半導体装置用のゲ−ト絶縁体層を形成する低温度法

Info

Publication number
JPH01502065A
JPH01502065A JP50020386A JP50020386A JPH01502065A JP H01502065 A JPH01502065 A JP H01502065A JP 50020386 A JP50020386 A JP 50020386A JP 50020386 A JP50020386 A JP 50020386A JP H01502065 A JPH01502065 A JP H01502065A
Authority
JP
Japan
Prior art keywords
insulator layer
forming
low temperature
temperature method
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50020386A
Other languages
English (en)
Inventor
パンド，クリシユナ・プラサド
ギユテイ−レズ，デビツド
Original Assignee
アライド・コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アライド・コ−ポレ−シヨン filed Critical アライド・コ−ポレ−シヨン
Publication of JPH01502065A publication Critical patent/JPH01502065A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体装置用のゲート絶縁体 層を形成する低温度法。
本発明は半導体装置を製造する方法に関するものであシ、更に詳しくいえば半導 体装置用のゲート絶縁体層を形成する低温度法に関するものである。
■−■族半導体は高速デジタル回路、オプトエレクトロニック装置および高周波 電力装置のために大きな潜在力を提供するものである。ＩｎＰの飽和速度が高く 、電離係数が低く、キャリヤ移動度が高いために、Ｉ！ＩＩＰ基板上に製造され た装置においてはその潜在力はとくに明らかである。しかし、ＭＯＳＦＥＴにお けるように、ＩｎＰ装置における絶縁体層は装置の特性を決定する際に重要な役 割を演する。たとえば、絶縁体層と基板の間のインターフェイス状態密度を低く するために、絶縁体層はＩｎＰ基板に十分に適合しなければならない。更に、ゲ ート絶縁体の付着中に半導体の表面に生ずる熱歪みを最小にしなければならない 。その歪のためにＩｎＰ中にアンチ−サイト欠陥（ａｎｔｉ−ｓｉｔｅ　ｄｅｆ ｅｃｔｓ）のような表面欠陥が生じさせられる。それらのアンチ−サイト欠陥は ＩｎＰ金属−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）　のドレイン電流を ある時間にわたってドリフトさせ、ＩｎＰ−ＭＩＳＦＥＴのチャネル中における キャリヤの移動度を低くする傾向がある。したがって、Ｉｎｋ−ＭＩＳＦＥＴ　 のようなＩｎＰ装置の全電位の発生は低温度における完全に適合する絶縁体層の 形成と、装置におけるドレイン電流ドリフトの制御とに依存する。
また、半導体装置の典型的な製造法は３００℃よシ高い温度を必要とする工程を 含む。それらの温度は、ＩｎＰ基板の表面からシんが失われるために、ＩｎＰ基 　板を分解させる。した力じ【、適合する絶縁体層に対する必要性に加えて、３ ００℃よシ低い温度を採用する方法を用いてＩｎＰ−ＭＩＳＦＥＴ　を製造すべ きである。
われわれの発明の以前には、ＩｎＰ−ＭＩＳＦＥＴ　はドしたが、そのためにそ れらの装置用の実用的な回路への応用が制限されていた。われわれの発明はそれ らの欠点を解消し、ＩｎＰ−ＭＩＳＦＥＴ　を種々の有用な回路において使用で きるようにするものである。
発明の概要 したがって、本発明の目的は、高いキャリヤ移動度と低いインターフェイス状態 密度を生ずる半導体装置用のゲート絶縁体層を製造する方法を得ることであ゛る 。
本発明の別の目的は、装置のドレイン電流ドリフトを最少にする半導体装置用の ゲート絶縁体層を製造する方法を得ることである。
本発明の別の目的は、ｍ−ｖ族半導体装置を製造する改良した方法を得ることで ある。
本発明の別の目的は、半導体装置用のゲート絶縁体層を製造する改良した方法を 得ることである。
本発明の別の目的は、半導体装置用のゲート絶縁体層を製造する低温度法を得る ことである。
本発明の別の目的は、ゲート絶縁体の付着中に半導体に加えられるストレスと熱 歪みを最小にする半導体装置用のゲート絶縁体層を製造する方法を得ることであ る。
本発明の別の目的は、絶縁体層と下側の基板の間の汚染と、不純物のアウト拡散 （ｏｕｔ−ｄｉｆｆｕｓｉｏｎ）を制御するゲート絶縁体層を製造する方法を得 ることである。
本発明の更に別の目的は、絶縁体層と下側の基板の間のインターフェイス状態密 度が低いＭＩＳＦＥＴ　絶縁体層を製造する方法を得ることである。
上記目的およびその他の目的を達成するために、第１の気体雰囲気中で基板を第 １の温度まで加熱する工程と、チャンバ内で第２の気体を電離することによシ第 ２の気体のエネルギー学的種（ｅｎｅｒｇｅｔｉｃａｓｐｅｅｉｅｉ）を形成す る工程と、第１の気体と第２の気体のエネルギー学的種の少くとも１つからゲー ト絶縁体層の第１の部分を形成する工程と、第１の気体をチャンバ内に入れる工 程と、第２の気体のエネルギー学的種の少くとも１つと第３の気体の少くとも１ つの反応種からゲート絶縁体層の第２の部分を形成する工程とを備える、チャン バ内に入れられている基板上にゲート絶縁体層を形成する低温度法を本発明は含 む。
本発明の好適な実施例においては、基板はＩｎＰを含み、それはシん蒸気または ホスフィン（Ｐ）Ｉ２１）の雰囲気中２００〜３００℃の範囲の温度まで加熱さ れる。
第２の気体はＮ２０を含み、エネルギー的種がＮ、Ｏのプラズマ中で形成される 。ゲート絶縁体層の第１の部分はＰ２０ｘＮｌ−ｘ　を含む。０．８はＸよシ小 さく、Ｘは０．９９よシ小さい。第３の気体雰囲気中はＳｔＨ，とＴＥ０１（（ Ｃ３Ｔ（、Ｏ）。Ｓｔ）　のうちの１つを選択的に含む。ゲート絶縁体の第２の 部分ＳｉＯ□またはＰｘＮｙＯ□）の１つを含む。ここに、Ｘは約０．３、ｙは 約０．５４．２は約は、基板がエネルギー学的種によシ損傷を受けないように、 第２の気体は基板の下側の領域においては電離されない。
本発明を用いて製造された装置におけるゲート絶縁体層の第１の部分はシんに富 む天然酸化物ｐｈｏｓｐｈｏｒｕｓ　ｒｉｃｈ　ｎａｔｉｖｅ　ｏｘｉｄｅ）を 含むから、Ｓｉｎ、絶縁体層と、絶縁体の付着中に発生されたＩ！１Ｐ基板との 間の物理的歪みが抑制され、アンチサイト欠陥のような表面欠陥が抑制される。
また、シん蒸気中の水分含有率が低いために、基板と絶縁体層の間のインターフ ェイスからＯＴ（が無くされる。ＩｎＰ基板の表面における表面欠陥が最少にさ れ、インターフェイス状態密度が低くされ、ＩｎＰ基板の表面におけるぶらぶら する接合（ｄａｎｇｌｉｎｇ　ｂｏｎｄ）が最少にされるためにチャンバ移動度 が改善されるから、キャリヤの散乱が減少させられる。チャンバ移動度が高い結 果として、ｒｎＰ装置の利得は高く、高電力で、スイッチング速度が高い、たと えばＩＧＨｚ　である。最後に、アクセプタとして機能するアンチサイト欠陥は ＩｎＰ基板表面がシんで飽和されるためにアンチサイト欠陥が減少する。その結 果として、ＩｎＰ装置のドレイン電流は時間の経過によシトリフトしない。
図面の簡単な説明 添附図面は本発明の方法の理解を容易にし、かつ本発明の諸特徴および諸利点を 示すものである。
第１図は本発明の方法を実施する装置の概略斜視区、第２図は本発明の方法を用 いて製造された絶縁体層を有するＩｎＰ−ＭｒＳＦＥＴ　の横断面図、第３図は 本発明の方法を用いて製造された絶縁体層を有する装置の減少したドレイン電流 ドリフトを示すグラフ、第４図は本発明の方法を用いて製造された絶縁体層を有 する装置のＣＶプロット、第５図は本発明の方法を用いて製造された絶縁体層を 有する装置のＤＣ特性を示すグラフ、第６図は本発明の方法を用いて製造された 絶縁体層を有する装置の減少したインターフェイス密度状態を示すグラフである 。
好適な実施例の詳細な説明 第１図は本発明の方法を実施する装置の斜視図である。第１図において、反応室 １０が、端部２０が密封されている円筒１５を有する。円筒１５はたとえば石英 ガラスで構成できる。反応室１０の内部にペデスタル２５が装置され、そのペデ スタルの上に基板３０が位置させられる。
ペデスタル２５の下にプラズマ発生電極３５．４０が位置させられる。各電極１ はたとえば導電環で構成できる。ペデスタル２５は導電被覆された黒鉛、または 耐火金属を被覆されたステンレス鋼で構成できる。ペデスタル２５は熱電対（図 示せず）を含む。
その熱電対はペデスタル温度したがって基板３０の温度を検出する。
円筒４５がペデスタル２５を含み、プラズマ発生電極３５．４０が円筒４５の外 側であるようにペデスタルは位置させられる。真空ポンプ５０が管５５を介して 円筒４５内のポルトロ０に連結される。その真空ポンプ５０は反応室１０内部の 圧力を１〜１．５トルの範囲に維持する。真空ポンプ５０は任意の比較的安価な 機械的装置またはターボポンプを備えることができる。
噴出セル６５が気体を管７０を通じて、基板３０の近く、たとえば基板３０の上 方約５．０８ｃｒｎ（２インチ）の所に位置させられている拡散ヘッド７５へ供 給する。噴出セル６５は第１の容器８０を備え、その第１の容器の中には第２の 容器８５が納められる。
第２の容器８５は反応室１０の内部で拡散させる物質９０を含む。その物質９０ はたとえばシんを含むことができる。第１の容器８０の内部の圧力は０．３〜０ ．５トルの範囲に保たれる。炉要素９５がシん９０を２５０〜４００℃の範囲の 温度まで加熱して気体状２４種を発生し、管１００が水素のような不活性気体を 室８０に供給する。２４種は不活性気体分子に乗って管７０を通って拡散ヘッド ７５に進む。管７０の周囲に巻かれている加熱要素１０５が、シんが管７０に凝 縮しないようにされる。付加拡散セルを室１０へ連結でき、ドープされた種々の 層を成長させるためにドーパントを与えるために用いられる。気体状のりんを拡 散セル６５を介して室１０へ供給する代りに１００万分の１０の範囲の低い水分 含有率であるホスフィン（ＰＨ８）を管７０に供給できる。
管１１０は反応気体を拡散ヘッド１１５に供給する。
拡散へラド１１５は、たとえば、ステンレス鋼で構成でき、管１１５がプラズマ 発生電極４０として機能するように電源（図示せず）へ接続される。管１２０が 気体を拡散ヘッド１２５を通じて基板３０の上の領域に供給する。拡散ヘッド１ ２５は、管１２０によシ供給される気体を拡散するために石英拡散シャーヘッド 型組立体を含む。石英拡散器は融解されたガラス円板を含む。融解ガラス円板の 穴の大きさは４〜５μｍである。円筒４５の上方に格子状電極１３０が位置させ られる。その格子状電極１３０はたとえばタングステン、モリブデンまたはステ ンレス鋼で構成でき、基板３０への帯電した種の流れを制御するために電源（図 示せず）へ接続できる。あるいは、帯電した種が基板３０へ向かう向きに流れる 時にそれらの帯電した種を中和するために格子状電極１３０を接地できる。本願 発明の発明者と同じ発明者により発明され、かつ同じ譲受人に譲渡された「アン ・アイツレ−テンド・プラズマ・エンハンスド・ケミカル・ペーパー・デボジシ ジョン・システム（Ａｎ　ＩｓｏｌａｔｅｄＰｌａｓｍａ　Ｅｎｈａｎｃｅｄ　 Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　ＤｅｐｏｓｉｔｉｏｎＳｙｓｔｅｍ）　Ｊとい う名称の未決の米国特許出願に類似の装置が開示されている。
本発明の方法の好適な実施例においては、ＩｎＰ基板３０がペデスタル２５の上 に置かれる。拡散セル６５の内部の圧力は０．３〜ｏ、５トルの範囲に維持され 、炉要素９８がシん９０を２５０〜４ｏｏ℃の範囲の温度まで加熱してシんを蒸 発させる。気体状シんが管７゜を通って拡散ヘッド７５へ進むように不活性気体 が管１００を通じて供給される。気体状シんが管７ｏの中を拡散ヘッド７５へ向 って進む間に基板は２００〜３００℃の範囲の温度、たとえば２８０℃まで加熱 される基板が希望の温度に達した後で、基板はその温度で約３〜５分間加熱され てＩｎＰ基板表面を飽和させ、ＩｎＰ基板３０からシんが失われる（たとえば、 アウト拡散）を補償する。
シん雰囲気中で基板３０を３〜５分間加熱した後で、Ｎ、０が管１１０を通って 拡散ヘッド１１５まで１５〜５０ｃｃ／ｍｉｎ　の率で送られる。電力がプラズ マ電極３５　’＋　４０　（それらのプラズマ電極は拡散ヘッド１１５に対応す る）へ供給されてＮ２ｏ中にプラズマを発生させる。プラズマ電極３０．４５は 互いに約２．５４ｃｒｎ（１インチ）だけ隔てられる。プラズマのパワー密度は １．０〜ｌ、ｓ　Ｗ／ｃｍ　の範囲である。プラズマは原子酸素と原子窒素を含 むエネルギー種を発生する。
それらのエネルギー種は、拡散室６５から管７０と拡散ヘッド７５を通じて反応 室１０へ運ばれた気体状２６種と反応する。その反応によってシんに富む天然酸 化物がＩｎＰ基板上に形成される。天然酸化物はＰ、ＯｘＮ、ｘ　を含む。ここ に、Ｘは約０．９７である。シんに富む天然酸化物の厚さは２５Ａ〜１００Ａの 範囲でちる。特定の厚さは電荷キャリヤのトンネル動作（ｔｕｎｎｅｌｉｎｇ） 範囲と低くすべき状態密度とによシ決定される。
シんに富む天然酸化物層１３５（第２図）が希望の厚さに成長した後で、管７０ と拡散ヘッド７５を通るＰ４の流れが、炉要素９５のターンオフによシ停止させ られる。そのためにシんの蒸発が停止する。しかし不活性気体は流れ続けて装置 を満す。
次に、２．５〜５　ｅｃ／ｍｉｎ、の範囲の割合のＳｉＨ，、または２５〜５０ ｃｃ／ｒｎｉｎ、の範囲の割合の（Ｃ，Ｈ，Ｏ）、Ｓｔ　Ｃすなわち、ＴＥ０１ ）を含む気体が管１２０と拡散ヘッド１２５を通って反応室１０へ供給される。
Ｎ、ＯとＳｔＨ。
の流量比は約１２：１である。プラズマ電極３５と４０によシ発生された原子酸 素（０）および原子窒素（へ）のエネルギー学的槽が、拡散ヘッド１２５を通じ て反応室１０の中に入れられた気体を分解する。（ＳｔＨ，の分子または（Ｃ２ Ｔ（、Ｏ）、Ｓｉ　の分子と衝突した後では、それらの種はもはやエネルギー学 的とは考えられなへ）原子Ｓ１と原子酸素は、２５０〜３００℃の温度に加熱さ れている基板３０に、すなわち、シんに富んだ天然酸化物１３５に吸収される。
それから原子Ｓｔと原子０は移動して反応し、第２図に示されている５ｉ０２絶 縁体層１４０を形成する。絶縁体層１４０の典型的な厚さあるいは、絶縁体層１ ４０はＡｌ２Ｏ，、Ｇｅ８Ｎ、またはホスロン（ＰｘＮ、Ｏ，（ここにＸは約０ ．３６　、　）ｒは約０．５４゜２は約０．１）を含むことができる。たとえば 、Ｎ２をキャリヤ気体として用いて気体状シんを拡散セル６５から反応室１０へ 供給し、Ｎ、０をプラズマ電極４゜へ供給することによシホスロンを形成できる 。絶縁体層１４０を希望の厚さに形成してから、電極３５と４０の間のプラズマ の発生と、装置を掃気する不活性気体を除く気体の反応室１０への流れとが停止 される。
希望によっては、本発明の方法を用いて製造された絶縁体層を有する装置を熱処 理できる。熱処理は約３００℃の温度で約２０〜３０分間行うのが普通である。
２種類の熱処理法があるが、それらは次の通シである。第１の熱処理法において は、炉要素９５が附勢されて気体状シんを発生する。それらの気体状力んは拡散 ヘッド７５を通じて反応室内に入れられる。管１００に供給される不活性気体は 水素（ロ）である。
したがって、熱処理は水素雰囲気中のシん蒸気中で行われる。第２の熱処理法に おいては、電極３５と４０へ電力を供給でき、ＡｓＴ（ｇ　が管１０を通じて反 応室１０へ供給されるとともに、拡散ヘッド１１５へ供給される。したがって、 熱処理はＡｓ　雰囲気中で行われる。このそのままの熱処理によジインター７工 イス密度が約５ｘｌＯｎ　ｅＶ　まで更に低くする。
ＡｌＨ３で熱処理した時のインターフェイス密度の低下は、ＨとＡｓから生じた Ａ　ｓ　）Ｉ　ＢがＳ　ｒ　Ｏｔに浸透して、第２図に示されているシんに富ん だ天然酸化物層１３５中のぶらぶらする接合（ｄａｎｇｌｉｎｇ　ｂｏｎｄ）を 最少にすると仮定している。
第３図は、本発明の方法を用いて形成された絶縁体層を有するＭＩＳＦＥＴ　中 のドレイン電流ドリフトを示すものである。第３図に示すように、ドレイン電流 ドリフトは１０　秒の試験時間にわたって無視できる。
第４図は、本発明の方法を用いて形成された絶縁体層を有する装置のＣＶプロッ トである。第４図に示されているデータは、本発明の方法を用いて形成された絶 縁体層と、シんに富んだ天然酸化物の１００ＭＩＳコンデンサから得られたもの である。第４図に示されているデータは熱処理されなかった試料についてのもの である。そのような試料に対しては、極めて小さい（すなわち、無視できる）ヒ ステリシスだけが測定された。第４図中の破線の波形は、本発明の方法を用いず に製造された熱処理されたＭＩＳコンデンサ中で通常起る種類のヒステリシスを 表すものである。上記のようにして本発明のＭＩＳ装置を熱処理することによっ てヒステリシスのないＣｖプロットが得られる。
第５図は４μｍのゲート長を有する第２図に示されているようを装置のＤＣ特性 を示す。そのような装置で得られる高い出力電流は、よシ広いゲート幅が採用さ れた時に高出力ＭＩＳＦＥＴ　においてこの装置を使用できることを明らかに示 す。
本発明の方法を用いて製造された絶縁体層を含むＭＩＳＦＥＴ　のチャンバ移動 度は３２００−３７００ｃｒｎ／Ｖ−ｓの範囲である。これは、シんに富む天然 酸化物の無いＭＩ　５ＦＥＴ　のチャンバ移動度よシかなシ高い。シんに富む天 然酸化物の無いＭＩＳＦＥＴ　のチャンバ移動度はたかだか約２６００ｃｎ　／ Ｖ−ｓで６Ｄ、典型的には１０００〜２０００ｆｆｉ”／Ｖ−ｓ　である。本発 明の方法を用いて製造された絶縁体層を有する装置の高いチャンバ移動度が生じ た理由は、ぶらぶらする接合および表面欠陥の数が減少したために、シんに富む 天然酸化物／Ｓ１０　インターフェイスにおけるキャリヤ散乱が減！ 少した結果であると発明者らは信する。
本発明の方法を用いて製造された絶縁体層を含むＭＩ　５ＦＥＴ　装置における 高いチャンバ移動度のために、ゲート長が短い装置の相互コンダクタンスが高く な！ｌ（たとえば、ゲート長が４／ｊｍの装置では６２　ｍ　Ｓ／＋ｍ）、本発 明の方法を用いて製造された絶縁体層を有するＩｎＰ−ＭＩＳＦＥＴ　をペース とした集積回路が超高速となる。チャンバ移動度が大幅に高くなった結果として 高利得、大電力および高いスイッチング速度（ＩＧＨｚ以上）の装置が得られる 。
本発明の方法によジインターフェイス状態密度が大幅に低くなシ、かつゲート絶 縁体とＩｎＰ基板の間のインターフェイスが非常に滑かとなる。インターフェイ ス状態密度が大幅に低くなる理由は、ぶらぶらする接合をシんに富む天然酸化物 が最少にするためである。第６図は、本発明の方法を用いて製造された絶縁体層 を有する装置の低下したインターフェイス状態密度を示すグラフである。熱処理 しない装置で９ｘｌＯｃｍ　ｅＶ　のゑ低密度が測定され、熱処理した装置では ８ｘｌＯ］０ｃｒｎ−２ｅＶ−”の密度が測定された。
それらの値は、本発プの方法を用いて製造された絶縁体層を有しない装置の密度 である４ｘｌＯｃｍ　ｅＶよシかなり低い。
本発明の方法は、アクセプタとして挙動するアンチサイト欠陥（たとえばＰサイ ト上のＩｎ、またはＩｎサイト上のＰ）が抑制されるからである。本発明の方法 によって無視できるほど小さくなったドレイン電流は、たとえば、本発明り方法 を用いて製造された絶縁体層を有しないＩｎＰ−ＭＩＳＦＥＴ　装置において生 ずる大きいドレイン電流を、たとえばチャンノ（電流の２０％以上に大きく改善 する。
また、本発明の方法を用いて製造された絶縁体層を有するＩｎＰ−ＭＩＳＦＥＴ 　装置はヒステリシスの無いＣｖ特性を示すから、信頼性が一層高い装置が得ら れることになる。
本発明の方法を種々変更できることが当業者には明らかであろう。したがって、 本発明は以上説明した実施例に限定されるものではなく、その代シに添附した請 求の範囲およびそれらの請求の範囲と同等のもののみに限定されるものである。
補正書の写しく翻訳文）提出書（４ｆＦ許法第１８４条の８）紹和　年　月　日 特許庁長官　殿　６３・８・２６ １、特許出願の表示 第ＰＣＴ／ＵＳ８６１０２４９５号 ２、発明の名称 ３、％許出願人 住　所　アメリカ合衆国０７９６０−ニューシャーシー州・モリスタウン・ビイ オー　ボックス　２２４５アール拳（番地なし）名　称　アライド・コーポレー ション 代表者　マセンジル、ロイ・エイチ 国　籍　アメリカ合衆国 秀和溜池ビル８階 山川国際特許＄務所内 １９８７年１・１月２４日 ６、添付書類の目録 （１）　雁正書の写しく明＋ｉａ書の翻訳文）　１通（２）　請求の範囲の翻訳 文）　１通 （３）（図面の伯訳文）　１通 明　細　書 半導体装置用のゲート絶縁体 層を形成する低温度法 本発明は半導体装置を製造する方法に関するものであシ、更に詳しくいえば半導 体装置用のゲート絶縁体層を形成する低温度法に関するものである。
■−■族半導体は高速デジタル回路、オプトエレクトロニック装置および高周波 電力装置のために大きな潜在力を提供するものである。ＩｎＰの飽和速度が高く 、電離係数が低く、キャリヤ移動度が高いために、ＩｎＰ基板上に製造された装 置においてはその潜在力はとくに明らかである。しかし、ＭＯＳＦＥＴにおける ようＩｃ、ＩｎＰ装置における絶縁体層は装置の特性を決定する際に重要な役割 を演する。たとえば、絶縁体層と基板の間のインターフェイス状態密度を低くす るために、絶縁体層はＩｎＰ基板に十分に適合しなければならない。更に１ゲ一 ト絶縁体の付着中に半導体の表面に生ずる熱歪みを最小にしなければならない。
その歪のためにＩｎＰ中にアンチ−サイト−欠陥（ａｎｔｉ−ｓｉｔｅ　ｄｅｆ ｅｃｔｓ）のような表面欠陥が生じさせられる。それらのアンチ−サイト欠陥は ＩｎＰ金属−半導体電界効果トランジスタ（ＭＩ　５ＦＥＴ　）のドレイン電流 をある時間にわたってドリフトさせ、ＩｎＰ−ＭＩＳＦＥＴのチャネル中におけ るキャリヤの移動度を低くする傾向がある。したがって、ＩｎＰ　−ＭＩＳＦＥ ＴのようなＩｎＰ装置の全電位の発生は低温度における完全に適合する絶縁体層 の形成と、装置におけるドレイン電流ドリフトの制御とに依存する。
また、半導体装置の典型的な製造法は３００℃よシ高い温度を必要とする工程を 含む。それらの温度は、ＩｎＰ基板の表面からシんが失われるために、ＩｎＰ基 板を分解させる。したがって、適合する絶縁体層に対する必要性に加えて、３０ ０℃よシ低い温度を採用する方法を用いてＩ　ｎＰ−ＭＩ　５ＦＥＴを製造すべ きである。
ビー・ナス（Ｐ、　Ｎａｔｈ）氏に１９８５年４月３０日に付与された米国特許 第４，５１４，４３７号には、インジウム酸化錫のような薄膜を、蒸気化した固 体物質およびイオン化した反応体ガスの利用によって３００℃またはそれ以下で 基板上に付着させる方法および装置が開示されている。
発明の概要 したがって、本発明の目的は、高いキャリヤ移動度と低いインターフェイス状態 密度を生ずる半導体装置用のゲート絶縁体層を製造する方法を得ることである。
本発明の別の目的は、装置のドレイン電流ドリフトを最少にする半導体装置用の ゲート絶縁体層を製造する方法を得ることである。
本発明の別の目的は、ｍ−ｖ族半導体装置を製造する改良した方法を得ることで ある。
本発明の別の目的は、半導体装置用のゲート絶縁体層を製造する改良した方法を 得ることである。
本発明の別の目的は、半導体装置用のゲート絶縁体層を製造する低温度法を得る ことである。
本発明の別の目的は、ゲート絶縁体の付着中に半導体に加えられるストレスと熱 歪みを最小にする半導体装置用のゲート絶縁体層を製造する方法を得ることであ る。
本発明の別の目的は、絶縁体層と下側の基板の間の汚染と、不純物のアクト拡散 （ｏｕｔ−ｄ　ｉ　ｆ　ｆｕｓ　ｉ　ｏｎ　）を制御するゲート絶縁体層を製造 する方法を得ることである。
本発明の更に別の目的は、絶縁体層と下側の基板の間のインターフェイス状態密 度が低いＭＩＳＦＥＴ絶縁体層を製造する方法を得ることである。
上記目的およびその他の目的を達成するために、第１の気体雰囲気中で基板を第 １の温度まで加熱する工程と、チャンバ内で第２の気体を電離することによシ第 ２の気体のエネルギー学的様（ｅｎｅｒｇｅｔｉｃｓｓｐｅｃｉｅｓ　）を形成 する工程と、第１の気体と第２の気体のエネルギー学的様の少くとも１つからゲ ート絶縁体層の第１の部分を形成する工程と、第１の気体をチャンバ内に入れる 工程と、第２の気体のエネルギー学的様の少くとも１つと第３の気体の少くとも １つの反応種からゲート絶縁体層の第２の部分を形成する工程とを備える、チャ ンバ内に入れられている基板上にゲート絶縁体層を形成する低温度法を本発明は 含む。
本発明の好適な実施例においては、基板はＩｎＰを含み、それはシん蒸気または ホスフィン（ＰＨ３）の雰囲気中２００〜３００℃の範囲の温度まで加熱される 。
第２の気体はＮｚＯを含み、エネルギー的種がＮ、０のプラズマ中で形成される 。ゲート絶縁体層の第１の部分はＰ２０ｘＮｌ−エを含む。０８８はＸよシ小さ く、Ｘは０．９９より小さい。第３の気体雰囲気中はＳｉＨ４とＴＥ０１　（（ ＣｚＨｓＯ：Ｌ　Ｓｉ　）　のうちの１つを選択的に含む。ゲート絶縁体の第２ の部分Ｓ　ｉ　０２　またはＰｘＮｙ０２）の１つを含む。ここに、Ｘは約０． ３、ｙは約０．５４、ｚは約０．１である。ゲート絶縁体層の第１の部分は２５ Ｘ〜ｔｏｏＸ　の厚さに形成される。
好適な実施例においては、基板がエネルギー学的様によシ損傷を受けないように 、第２の気体は基板の下側の領域においては電離されない。
本発明を用いて製造された装置におけるゲート絶縁体層の第１の部分はシんに富 む天然酸化物ｐｈｏｓｐｈｏｒｕｓ　ｒｉｃｈ　ｎａｔｉｖｅ　ｏｘｉｄｅ　） を含むから、５ｉ０２絶縁体層と、絶縁体の付着中に発生されたＩｎＰ基板との 間の物理的歪みが抑制され、アンチサイト欠陥のような表面欠陥が抑制される。
また、シん蒸気中の水分含有率が低いために、基板と絶縁体層の間のインターフ ェイスからＯＨが無くされる。ＩｎＰ基板の表面における表面欠陥が最少にされ 、インターフェイス状態密度が低くされ、ＩｎＰ基板の表面におけるぶらぶらす る接合（ｄａｎｇｌｉｎｇ　ｂｏｎｄ）が最少にされるためにチャンバ移動度が 改善されるから、キャリヤの散乱が減少させられる。チャンバ移動度が高い結果 として、ＩｎＰ装置の利得は高く、高電力で、スイッチング速度が高い、たとえ ばＩＧＨｚである。
最後に、アクセプタとして機能するアンチサイト欠陥はＩｎＰ基板表面がシんで 飽和されるためにアンチサイト欠陥が減少する。その結果として、ＩｎＰ装置の ドレイン電流は時間の経過によシトリフトしない。
図面の簡単な説明 添附図面は本発明の方法の理解を容易にし、かつ本発明の諸特徴および諸利点を 示すものである。
第１図は本発明の方法を実施する装置の概略斜視図、第２図は本発明の方法を用 いて製造された絶縁体層を有するＩｎＰ−ＭＩ　５ＦＥＴの横断面図、第３図は 本発明の方法を用いて製造された絶縁体層を有する装置の減少したドレイン電流 ドリフトを示すグラフ、第４図は本発明の方法を用いて製造された絶縁体層を有 する装置のＣＶプロット、第５図は本発明の方法を用いて製造された絶縁体層を 有する装置のＤＣ特性を示すグラフ、第６図は本発明の方法を用いて製造された 絶縁体層を有する装置の減少したインターフェイス密度状態を示すグラフである 。
好適な実施例の詳細な説明 第１図は本発明の方法を実施する装置の斜視図である。第１図において、反応室 １０が、端部２０が密封されている円筒１５を有する。円筒１５はたとえば石英 ガラスで構成できる。反応室１０の内部にペデスタル２５が装置され、そのペデ スタルの上に基板３０が位置させられる。
ペデスタル２５の下にプラズマ発生電極３５．４０が位置させられる。各電極は たとえば導電環で構成できる。ペデスタル２５は導電被覆された黒鉛、または耐 火金属を被覆されたステンレス鋼で構成できる。ペデスタル２５は熱電対（図示 せず）を含む。
その熱電対はペデスタル温度したがって基板３０の温度を検出する。
円筒４５がペデスタル２５を含み、プラズマ発生電極３５．４０が円筒４５の外 側であるようにペデスタルは位置させられる。真空ポンプ５０が管５５を介して 円筒４５内のボート６０に連結される。その真空ポンプ５０は反応室１０内部の 圧力を１〜１．５トルの範囲に維持する。真空ポンプ５０は任意の比較的安価な 機械的装置またはターボポンプを備えることができる。
噴出セル６５が気体を管７０を通じて、基板３００近く、たとえば基板３０の上 方約５．０８ｔＭ（２インチ）の所に位置させられている拡散ヘッド７５へ供給 する。噴出セル６５は第１の容器８０を備え、その第１の容器の中には第２の容 器８５が納められる。第２の容器８５は反応室１０の内部で拡散させる物質９０ を含む。その物質９０はたとえばシんを含むことができる。第１の容器８０の内 部の圧力は０．３〜０．５トルの範囲に保たれる。炉要素９５がシん９０を２５ ０〜４００℃の範囲の温度まで加熱して気体状Ｐ４Ｍｉを発生し、管１００が水 素のような不活性気体を室８０に供給する。２４種は不活性気体分子に乗って管 ７０を通って拡散ヘッド７５に進む。
管７０の周囲に巻かれている加熱要素１０５が、シんが管７０に凝縮しないよう にされる。付加拡散セルを室１０へ連結でき、ドープされた種々の層を成長させ るためにドーパントを与えるために用いられる。気体状のシんを拡散セル６５を 介して室１０へ供給する代りに１００万分の１０の範囲の低い水分含有率である ホスフィン（ＰＨ３）を管７０に供給できる。
管１１０は反応気体を拡散ヘッド１１５に供給する。
拡散ヘッド１１５は、たとえば、ステンレス鋼で構成でき、拡散ヘッド１１５が プラズマ発生電極４０として機能するように電源（図示せず）へ接続される。
管１２０が気体を拡散ヘッド１２５を通じて基板３０の上の領域に供給する。拡 散ヘッド１２５は、管１２０により供給される気体を拡散するために石英拡散シ ャーヘッド型組立体を含む。石英拡散器は融解されたガラス円板を含む。融解ガ ラス円板の穴の大きさは４〜５μｍでちる。円筒４５の上方に格子状電極１３０ が位置させられる。その格子状電極１３０はたとえばタングステン、モリブデン またはステンレス鋼で構成でき、基板３０への帯電した種の流れを制御するため に電源（図示せず）へ接続できる。あるいは、帯電した種が基板３０へ向かう向 きに流れる時にそれらの帯電した種を中和するために格子状電極１３０を接地で きる。本願発明の発明者と同じ発明者によシ発明され、かつ同じ譲受人アライド ・コーポレーションに譲渡された「アン・アイソレーテッド・プラズマ・エンハ ンスド−ケミカル＋１　ヘ／：　”テポシション・システム（Ａｎ　ｌ５ｏｌａ ｔｅｄ　ＰｌａｓｍａＥｎｈａｎｃｅｄ　Ｃｈｅｒｎｔｃａｌ　Ｖａｐｏｒ　Ｄ ｅｐｏｓｉｔｉｏｎ　Ｓ７Ｓ７５ｔｅ」という名称の放棄された米国特許出願第 ８３４，１８７号に類似の装置が開示されている。
本発明の方法の好適な実施例においては、ＩｎＰ基板３０がペデスタル２５の上 に置かれる。拡散セル６５の内部の圧力は０．３〜０．５トルの範囲に維持され 、炉要素９８がシん９０を２５０〜４００℃の範囲の温度まで加熱してりんを蒸 発させる。気体状シんが管７０を通って拡散ヘッド７５へ進むように不活性気体 が管１００を通じて供給される。気体状シんが管７０の中を拡散ヘッド７５へ向 って進む間に基板は２００〜３００℃の範囲の温度、たとえば２８０℃まで加熱 される基板が希望の温度に達した後で、基板はその温度で約３〜５分間加熱され てＩｎＰ基板表面を飽和させ、ＩｎＰ基板３０からりんが失われる（たとえば、 アワト拡散）を補償する。
シん雰囲気中で基板３０を３〜５分間加熱した後で、Ｎ２０が管１１０を通って 拡散ヘッド１１５まで１５〜５０　ｃｃ／ｍｉｎの率で送られる。電力がプラズ マ電極３５．４０（それらのプラズマ電極は拡散ヘッド１１５に対応する）へ供 給されてＮ、Ｏ中にプラズマを発生させる。プラズマ電極３０．４５は互いに約 ２．５４ＱＩＩ　（１インチ）だけ隔てられる。プラズマの／；ワー密度は１． ０〜１．５　Ｗ／σ２の範囲である。プラズマは原子酸素と原子窒素を含むエネ ルギー種を発生する。それらのエネルギー種は、拡散室６５から管７０と拡散ヘ ッド７５を通じて反応室１０へ運ばれた気体状２４種と反応する。その反応によ ってシんに富む天然酸化物がＩｎＰ基板上に形成される。天然酸化物はＰ２０ｘ Ｎｌ−ｘを含む。ここに、又は約０．９７でちる。特定の厚さは電荷キャリヤの トンネル動作（ｔｕｎｎｅｌｉｎｇ　）範囲と低くすべき状態密度とにより決定 される。
シんに富む天然酸化物層１３５（第２図）が希望の厚さに成長した後で、管７０ と拡散ヘッド７５を通るＰ４の流れが、炉要素９５のターンオフによシ停止させ られる。そのためにりんの蒸発が停止する。
しかし不活性気体は流れ続けて装置を満す。
次に、２５〜５ｃｃ／ｍｉｎの範囲の割合の（Ｃ２Ｈ５０）ｉｓｉ（すなわち、 ＴＥＯＳ　）を含む気体が管１２０と拡散ヘッド１２５を通って反応室１０へ供 給される。
Ｎ２０と５ｉ１４の流量比は約１２：１でおる。プラズマ電極３５と４０により 発生された原子酸素（０）および原子窒素（Ｎ）のエネルギー学的様が、拡散ヘ ッド１２５を通じて反応室１０の中に入れられた気体を分解する。（Ｓｉｎ、の 分子または（Ｃ２Ｈ５Ｏ）４　Ｓ　ｉの分子と衝突した後では、それらの種はも はやエネルギー学的とは考えられない。）原子Ｓｔ　と原子酸素は、２５０〜３ ００℃の温度に加熱されている基板３０に、すなわち、シんに富んだ天然酸化物 １３５に吸収される。それから原子Ｓｔと原子Ｏは移動して反応し、第２図に示 されている５ｉ０２絶縁体層１４０を形成する。絶縁体層１４０の典型的な厚さ は６００〜７００Ａの範囲でちる。
あるいは、絶縁体層１４０はＡｌｔｏｓ　＊　Ｇｅｓ　Ｎ４またはホスロン（Ｐ ｘＮｙＯ２（ここにＸは約０．３６　、　）’は約Ｑ、５４．ｚは約０．１）） を含むことができる。たとえば、Ｎ２をキャリヤ気体として用いて気体状シんを 拡散セル６５から反応室１０へ供給し％Ｎ２０　をプラズマ電極４０へ供給する ことによシホスロンを形成できる。絶縁体層１４０を希望の厚さに形成してから 、電極３５と４０の間のプラズマの発生と、装置を掃気する不活性気体を除く気 体の反応室１０への流れとが停止される。
希望によっては、本発明の方法を用いて製造された絶縁体層を有する装置を熱処 理できる。熱処理は約３００℃の温度で約２０〜３０分間行うのが普通である。
２種類の熱処理法があるが、それらは次の通シである。第１の熱処理法において は、炉要素９５が附勢されて気体状シんを発生する。それらの気体状りんは拡散 ヘッド７５を通じて反応室内に入れられる。管１００に供給される不活性気体は 水素（Ｈ）である。したがって、熱処理は水素雰囲気中のシん蒸気中で行われる 。第２の熱処理法においては、電極３５と４０へ電力を供給でき％　ＡｓＨ３が 管１０を通じて反応室１０へ供給されるとともに、拡散ヘッド１１５へ供給され る。したがって、熱処理はＡｓ雰囲気中で行われる。このそのままの熱処理によ ジインターフェイス密度が約８Ｘ１０　ｃｍ　ｅｖ　まで更に低くする。Ａｓｈ ｓで熱処理した時のインターフェイス密度の低下は、ＨとＡｓから生じたＡ　ｓ 　Ｈｓが５ｉ０２に浸透して、第２図に示されているシんに富んだ天然酸化物層 １３５中のぶらぶらする接合（ｄａｎｇｌｉｎｇｂｏｎｄ　）を最少にすると仮 定している。
第３図は、本発明の方法を用いて形成された絶縁体層を有するＭＩ　５ＦＥＴ中 のドレイン電流ドリフトを示すものである。第３図に示すように、ドレイン電流 ドリフトは１０５秒の試験時間にわたって無視できる。
第４図は、本発明の方法を用いて形成された絶縁体層を有する装置のＣｖプロッ トである。第４図に示されているデータは、本発明の方法を用いて形成された絶 縁体層と、シんに富んだ天然酸化物の１００久層の上に形成された６００Ａの５ ｉ０２層とを有するＭＩＳコンデンサから得られたものである。第４図に示され ているデータは熱処理されなかった試料についてのものである。そのような試料 に対しては、極めて小さい（すなわち、無視できる）ヒステリシスだけが測定さ れた。第４図中の破線の波形は、本発明の方法を用いずに製造された熱処理され たＭＩＳコンデンサ中で通常起る種類のヒステリシスを表すものである。上記の ようにして本発明のＭＩＳ装置を熱処理することによってヒステリシスのないＣ ｖプロットが得られる。
第５図は４μｍのゲート長を有する第２図に示されているような装置のＤＣ特性 を示す。そのような装置で得られる高い出力電流は、よシ広いゲート幅が採用さ れた時に高出力ＭＩ　５ＦＥＴにおいてこの装置を使用できることを明らかに示 す。
本発明の方法を用いて製造された絶縁体層を含むＭＩ　５ＦＥＴ　（Ｄ　ｆ　’ ｒ　ｙ　ハ移動ｉは３２００−３７００　ａｍ２／Ｖ−ａの範囲である。これは 、シんに富む天然酸化物の無いＭＩ　５ＦＥＴのチャンバ移動度よシかなシ高い 。シんに富む天然酸化物の無いＭＩＳＦＥＴのチャンバ移動度はたかだか約２６ ００α２／Ｖ　−Ｂでチシ、典型的には１０００〜２０００鐸２／ｖ−３である 。本発明の方法を用いて製造された絶縁体層を有する装置の高いチャンバ移動度 が生じた理由は、ぶらぶらする接合および表面欠陥の数が減少したために、シん に富む天然酸化物／　Ｓ　１０２　インターフェイスにおけるキャリヤ散乱が減 少した結果であると発明者らは信する。
本発明の方法を用いて製造された絶縁体層を含むＭＩＳＦＥＴ装置における高い チャンバ移動度のために、ゲート長が短い装置の相互コンダクタンスが高くなシ （たとえば、ゲート長が４μｍの装置では６２ｍ　Ｓ　／ｍ　ｍ　）　、本発明 の方法を用いて製造された絶縁体層を有するＩｎＰ−ＭＩＳＦＥＴ　をベースと した集積回路が超高速となる。チャンバ移動度が大幅に高くなった結果として高 利得、大電力および、高いスイッチング速度（ＩＧＨｚ以上）の装置が得られる 。
本発明の方法によジインターフェイス状態密度が大幅に低くなシ、かつゲート絶 縁体とＩｎＰ基板の間のインターフェイスが非常に滑かとなる。インターフェイ ス状態密度が大幅に低くなる理由は、ぶらぶらする接合をシんに富む天然酸化物 が最少にするためである。第６図は、本発明の方法を用いて製造された絶縁体層 を有する装置の低下したインターフェイス状態密度を示すグラフである。熱処理 しない装置で９　Ｘ　１０　”ｃｙ＋＋−”ｅＶ−’の最低密度が測定され、熱 処理した装置では８Ｘ１０　３　６Ｖ　の密度が測定された。それらの値は、本 発明の方法を用いて製造された絶縁体層を有しない装置の密度である４Ｘ１０１ ０ｃｍ−２ｅｖ″″１よシかなシ低い。
本発明の方法は、アクセプタとして挙動するアンチサイト欠陥（たとえばＰサイ ト上のＩｎ、またはＩｎサイト上のＰ）が抑制されるからでちる。本発明の方法 によって無視できるほど小さくなったドレイン電流は、たとえば、本発明の方法 を用いて製造された絶縁体層を有しないＩ　ｎＰ　−ＭＩ　５ＦＥＴ装置におい て生ずる大きいドレイン電流を、たとえばチャンバ電流の２０−以上に大きく改 善する。
また、本発明の方法を用いて製造された絶縁体層を有するＩｎＰ　−ＭＩＳＦＥ Ｔ装置はヒステリシスの無いＣＶ特性を示すから、信頼性が一層高い装置が得ら れることになる。
本発明の方法を種々変更できることが当業者には明らかであろう。したがって、 本発明は以上説明した実施例に限定されるものではなく、その代シに添附した請 求の範囲およびそれらの請求の範囲と同等のもののみに限定されるものである。
請求の範囲 １、ａ）第１の気体雰囲気中で基板を第１の温度まで加熱する工程と、 ｂ）チャンバ内で第２の気体を電離することにょシ第２の気体のエネルギー学的 様を形成する工程と、Ｃ）第１の気体と第２の気体のエネルギー学的様の少くと も１つからゲート絶縁体層の第１の部分を形成する工程と、 ｄ）第１の気体をチャンバ内に入れる工程と、ｅ）第２の気体のエネルギー学的 様の少くとも１つと第３の気体の少くとも１つの反応種からゲート絶縁体層の第 ２の部分を前記第１の部分にわたって形成する工程と、 を備える、チャンバ内に入れられている基板上にゲート絶縁体層を形成する低温 度法。
２、請求の範囲第１項記載のゲート絶縁体層を形成する低温度法でちって、前記 工程ｄ）は、ｉ）第３の気体を第２の気体の種を用いて反応種に分解する、 副工程を備えるゲート絶縁体層を形成する低温度法。
３、　請求の範囲第２項記載のゲート絶縁体層を形成する低温度法であって、前 記工程ｉ）は第３の気体を基板の上の領域において分解する工程を備えるゲート 絶縁体層を形成する低温度法。
４、　請求の範囲第３項記載のゲート絶縁体層を形成する低温度法であって、前 記工程ａ）は基板を２００〜３００℃の範囲の温度まで加熱する工程を含むゲー ト絶縁体層を形成する低温度法。
５、　請求の範囲第４項記載のゲート絶縁体層を形成する低温度法であって、前 記工程ａ）は基板をＰ４とＰ　Ｈｓの１つを含む雰囲気中で加熱する工程を含む ゲート絶縁体層を形成する低温度法。
６、請求の範囲第５項記載のゲート絶縁体層を形成する低温度法でらって、前記 工程ｂ）において第２の気体はＮ２０を含むゲート絶縁体層を形成する低温度法 。
７、請求の範囲第６項記載のゲート絶縁体層を形成する低温度法であって、前記 工程ｄ）において、第３の気体はＳｉＨ，と（Ｃｚ　Ｈｓ　Ｏ）４　Ｓｔ　の１ つを含むゲート絶縁体層を形成する低温度法。
８、請求の範囲第７項記載のゲート絶縁体層を形成する低温度法であって、前記 工程Ｃ）において、ゲート絶縁体層の第１の部分はＰ　ｚ　Ｏｚ　Ｎ１−　Ｘ　 を含むゲート絶縁体層を形成する低温度法。
９、　請求の範囲第８項記載のゲート絶縁体層を形成する低温度法であって、Ｘ は０．８〜０．９９　の範囲であるゲート絶縁体層を形成する低温度法。
１０、請求の範囲第９項記載のゲート絶縁体層を形成する低温度法であって、前 記工程Ｃ）はゲート絶縁形成する副工程を含むゲート絶縁体層を形成する低温度 法。
１１、請求の範囲第１項記載のゲート絶縁体層を形成する低温度法であって、前 記工程ｂ）は第２の気体中にプラズマを発生する副工程を含むゲート絶縁体層を 形成する低温度法。
１２、請求の範囲第１１項記載のゲート絶縁体層を形成する低温度法でちって、 前記工程ｂ）は基板の下側の領域中にプラズマを発生する副工程を含むゲート絶 縁体層を形成する低温度法。
１３　請求の範囲第１２項記載のゲート絶縁体層を形成する低温度法であって、 前記工程ｂ）は０．３〜１．５Ｗ／　ｃｍ　２の範囲のプラズマエネルギのプラ ズマを発生する副工程を含むゲート絶縁体層を形成する低温度法。
１４、請求の範囲第１３項記載のゲート絶縁体層を形成する低温度法であって、 前記工程ａ）は基板を２００〜３００℃の範囲の温度まで加熱する工程を含むゲ ート絶縁体層を形成する低温度法。
１５、請求の範囲第１４項記載のゲート絶縁体層を形成する低温度法であって、 前記工程ａ）はＰ４とＰＨ３の１つを含む雰囲気中で基板を加熱する工程を含む ゲート絶縁体層を形成する低温度法。
１６、請求の範囲第１５項記載のゲート絶縁体層を形成する低温度法であって、 前記工程ｂ）において、第２の気体はＮ２０　を含むゲート絶縁体層を形成する 低温度法。
１７、請求の範囲第１６項記載のゲート絶縁体層を形成する低温度法でおって、 前記工程ｄ）において、第３の気体はＳ　ｉ　Ｈ，と（Ｃ２Ｈ５０）４　Ｓｉの １つを含むゲート絶縁体層を形成する低温度法。
１８、請求の範囲第１７項記載のゲート絶縁体層を形成する低温度法であって、 前記工程Ｃ）において、ゲート絶縁体層の第１の部分はＰ２ＯＸＮ１−Ｘを含む ゲート絶縁体層を形成する低温度法。
１９、請求の範囲第１８項記載のゲート絶縁体を形成する低温度法であって、Ｘ は０．８〜０．９９　の範囲であるゲート絶縁体層を形成する低温度法。
２０、ａ）第１の雰囲気中で基板を第１の温度まで加熱する工程と、 ｂ）第１の気体中でプラズマを発生して第１の気体の種を形成する工程と、 Ｃ）第１の雰囲気と第１の気体の種の少くとも１つからゲート絶縁体層の第１の 部分を基板上に形成する工程と、 ｄ）第１の気体の種が第２の気体を反応種に分解するように第２の気体をチャン バ内に入れる工程と、ｅ）第１の気体の種と、第２の気体の少くとも１つの反応 種からゲート絶縁体層の第１の部分にわたってゲート絶縁体層の第２の部分を形 成する工程と、を備える、チャンバ内に入れられている基板上に絶縁体層を形成 する低温度法。
２１、請求の範囲第２０項記載の低温度法であって、前記工程ａ）は第１の温度 は２００〜３００℃の範囲であシ、第１の雰囲気はＰ４　とＰＨ３の１つを含む ゲート絶縁体層を形成する低温度法。
２２、請求の範囲第２１項記載のゲート絶縁体層を形成する低温度法であって、 前記工程ｂ）は０．３〜１．５Ｗ／ｃ！ｎ２の範囲のパワーを有するプラズマを 発生する副工程を含むゲート絶縁体層を形成する低温度法。
２３、請求の範囲第２２項記載のゲート絶縁体層を形成する低温度法であって、 前記工程ｄ）において、第２の気体はＳ　ｉ　Ｈ，と（Ｃ２Ｈ５０）４　Ｓｉの １つを含むゲート絶縁体層を形成する低温度法。
２４、請求の範囲第２３項記載のゲート絶縁体層を形成する低温度法であって、 前記工程ｂ）において、第１の気体はＮ２０　を含む低温度法。
２５、ａ）基板をりん雰囲気中で３００℃よシ低い温度まで加熱する工程と、 ｂ）第１の気体中でプラズマを発生して第１の気体の種を形成する工程と、 Ｃ）第１の気体の種を含む天然りん酸化物層を基板上に形成する工程と、 ｄ）工程ｂ）で発生された種が第２の気体をそれの反応種に分解するように第２ の気体をチャンバ内に入れる工程と、 ｅ）工程ｂ）で発生された種と、工程ｄ）で入れられた気体の反応種の少くとも １つから絶縁体層を天然のシん酸化物層の上に形成する工程と、を備える、チャ ンバ内に入れられているＩｎＰ基板上にシんに富む天然酸化物を形成する低温度 法。
国除調査報告 一一＋ａ−ｍｌｌ＠、ＰＣＴ／ＩＪＳ　Ｅ１６１０２４９５−２−

Claims (1)

  1. 【特許請求の範囲】 １．ａ）第１の気体雰囲気中で基板を第１の温度まで加熱する工程と、 ｂ）チヤンバ内で第２の気体を電離することにより第２の気体のエネルギー学的 種を形成する工程と、ｃ）第１の気体と第２の気体のエネルギー学的種の少くと も１つからゲート絶縁体層の第１の部分を形成する工程と、 ｄ）第１の気体をチヤンバ内に入れる工程と、ｅ）第２の気体のエネルギー学的 種の少くとも１つと第３の気体の少くとも１つの反応種からダート絶縁体層の第 ２の部分を形成する工程と、を備える、チヤンバ内に入れられている基板上にダ ート絶縁体層を形成する低温度法。 ２．請求の範囲第１項記載のゲート絶縁体層を形成する低温度法であつて、前記 工程ｄ）は、ｉ）第３の気体を第２の気体の種を用いて反応種に分解する、 副工程を備えるゲート絶縁体層を形成する低温度法。 ３．請求の範囲第２項記載のゲート絶縁体層を形成する低温度法であつて、前記 工程ｉ）は第３の気体を基板の上の傾城において分解する工程を備えるダート絶 縁体層を形成する低温度法。 ４．請求の範囲第３項記載のゲート絶縁体層を形成する低温度法であつて、前記 工程ａ）は基板を２００〜３００℃の範囲の温度まで加熱する工程を含むゲート 絶縁体層を形成する低温度法。 ５．請求の範囲第４項記載のゲート絶縁体層を形成する低温度法であつて、前記 工程ａ）は基板をＰ４とＰＨ８の１つを含む雰囲気中で加熱する工程を含むダー ト絶縁体層を形成する低温度法。 ６．請求の範囲第５項記載のゲート絶縁体層を形成する低温度法てあつて、前記 工程ｂ）において第２の気体はＮ２Ｏを含むダート絶縁体層を形成する低温度法 。 ７．請求の範囲第６項記載のダート絶縁体層を形成する低温度法であつて、前記 工程ｄ）において、第３の気体はＳｉＨ４と（Ｃ２Ｈ５Ｏ）４Ｓｉの１つを含む ゲート絶縁体層を形成する低温度法。 ８．請求の範囲第７項記載のゲート絶縁体層を形成する低温度法であつて、前記 工程ｃ）において、ゲート絶縁体層の第１の部分はＰ２ＯｘＮ１−ｘを含むゲー ト絶縁体層を形成する低温度法。 ９．請求の範囲第８項記載のゲート絶縁体層を形成する低温度法であつて、ｘは ０．８〜０．９９の範囲であるゲート絶縁体層を形成する低温度法。 １０．請求の範囲第９項記載のダート絶縁体層を形成する低温度法であつて、前 記工程ｃ）はゲート絶縁体層の第１の部分を２５Ａ〜１００Ａの範囲の厚さに形 成する副工程を含むダート絶縁体層を形成する低温度法。 １１．請求の範囲第１項記載のゲート絶縁体層を形成する低温度法であつて、前 記工程ｂ）は第２の気体中にプラズマを発生する副工程を含むゲート絶縁体層を 形成する低温度法。 １２．請求の範囲第１１項記載のゲート絶縁体層を形成する低温度法であつて、 前記工程ｂ）は基板の下側の領域中にプラズマを発生する副工程を含むゲート絶 縁体層を形成する低温度法。 １３．請求の範囲第１２項記載のゲート絶縁体層を形成する低温度法であつて、 前記工程ｂ）は０．３〜１．５Ｗ／ｃｍ２の範囲のプラズマエネルギのプラズマ を発生する副工程を含むゲート絶縁体層を形成する低温度法。 １４．請求の範囲第１３項記載のダート絶縁体層を形成する低温度法であつて、 前記工程ａ）は基板を２００〜３００℃の範囲の温度まで加熱する工程を含むゲ ート絶縁体層を形成する低温度法。 １５．請求の範囲第１４項記載のダート絶縁体層を形成する低温度法であつて、 前記工程ａ）はＰ４とＰＨ８の１つを含む雰囲気中て基板を加熱する工程を含む ゲート絶縁体層を形成する低温度法。 １６．請求の範囲第１５項記載のゲート絶縁体層を形成する低温度法であつて、 前記工程ｂ）にかいて、第２の気体はＮ２０を含むダート絶縁体層を形成する低 温度法。 １７．請求の範囲第１６項記載のダート絶縁体層を形成する低温度法であつて、 前記工程ｄ）において、第３の気体はＳｉＨ４と（Ｃ２Ｈ５０）４Ｓｉの１つを 含むグート絶縁体層を形成する低温度法。 １８．請求の範囲第１７項記載のゲート絶縁体層を形成する低温度法であつて、 前記工程ｃ）にむいて、ゲート絶縁体層の第１の部分はＰ２０ｘＮ１−ｘを含む グート絶縁体層を形成する低温度法。 １９．請求の範囲第１８項記載のゲート絶縁体層を形成する低温度法であつて、 ｘは０．８〜０．９９の範囲であるゲート絶縁体層を形成する低温度法。 ２０．ａ）第１の雰囲気中で基板を第１の温度まで加熱する工程と、 ｂ）第１の気体中でプラズマを発生して第１の気体の種を形成する工程と、 ｃ）第１の雰囲気と第１の気体の種の少くとも１つからダート絶縁体層の第１の 部分を基板上に形成する工程と、 ｄ）第１の気体の種が第２の気体を反応種に分解するように第２の気体をチヤン バ内に入れる工程と、ｅ）第１の気体の種と、第２の気体の少くとも１つの反応 種からダート絶縁体層の第１の部分の上にダート絶縁体層の第２の部分を形成す る工程と、を備える、チヤンバ内に入れられている基板上に絶縁体層を形成する 低温度法。 ２１．請求の範囲第２０項記載の低温度法であつて、前記工程ａ）は第１の温度 は２００〜３００℃の範囲であり、第１の雰囲気はＰ４とＰＨ８の１つを含むゲ ート絶縁体層を形成する低温度法。 ２２．請求の範囲第２１項記載のゲート絶縁体層を形成する低温度法であつて、 前記工程ｂ）は０．３〜１．５Ｗ／ｃｍ２の範囲のパワーを有するプラズマを発 生する副工程を含むゲート絶縁体層を形成する低温度法。 ２３．請求の範囲第２２項記載のゲート絶縁体層を形成する低温度法であつて、 前記工程ｄ）において、第２の気体はＳｉＨ４と（Ｃ２Ｈ５Ｏ）４Ｓｉの１つを 含むゲート絶縁体層を形成する低温度法。 ２４．請求の範囲第２３項記載のゲート絶縁体層を形成する低温度法であつて、 前記工程ｂ）にむいて、第１の気体はＮ２０を含む低温度法。 ２５．ａ）基板をりん雰囲気中で３００℃より低い温度まで加熱する工程と、 ｂ）第１の気体中でプラズマを発生して第１の気体の種を形成する工程と、 ｃ）第１の気体の種を含む天然りん酸化物層を基板上に形成する工程と、 ｄ）工程ｂ）で発生された種が第２の気体をそれの反応種に分解するように第２ の気体をチヤンバ内に入れる工程と、 ｅ）工程ｂ）で発生された種と、工程ｄ）で入れられた気体の反応種の少くとも １つから絶縁体層を天然のりん酸化物層の上に形成する工程と、を備える、チヤ ンバ内に入れられているＩｎＰ基板上にりんに富む天然酸化物を形成する低温度 法。
JP50020386A 1986-02-27 1986-11-20 半導体装置用のゲ−ト絶縁体層を形成する低温度法 Pending JPH01502065A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US834,296 1977-09-19
US83429686A 1986-02-27 1986-02-27

Publications (1)

Publication Number Publication Date
JPH01502065A true JPH01502065A (ja) 1989-07-13

Family

ID=25266604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50020386A Pending JPH01502065A (ja) 1986-02-27 1986-11-20 半導体装置用のゲ−ト絶縁体層を形成する低温度法

Country Status (3)

Country Link
EP (1) EP0294372A1 (ja)
JP (1) JPH01502065A (ja)
WO (1) WO1987005439A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183224A (ja) * 1993-11-15 1995-07-21 Applied Materials Inc 薄膜形成方法
JPH07201749A (ja) * 1993-12-28 1995-08-04 Applied Materials Inc 薄膜形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US5478765A (en) * 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289539A (en) * 1977-02-28 1981-09-15 International Business Machines Corporation Phosphorus-nitrogen-oxygen composition and method for making such composition and applications of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183224A (ja) * 1993-11-15 1995-07-21 Applied Materials Inc 薄膜形成方法
JPH07201749A (ja) * 1993-12-28 1995-08-04 Applied Materials Inc 薄膜形成方法

Also Published As

Publication number Publication date
WO1987005439A1 (en) 1987-09-11
EP0294372A1 (en) 1988-12-14

Similar Documents

Publication Publication Date Title
KR100204856B1 (ko) 반도체 기판의 표면 영역내에 얕은 접합을 형성하기 위한 방법 및 장치
CN101208782B (zh) 用于等离子氮化栅极介电层的氮化后二阶段退火的方法
US3849204A (en) Process for the elimination of interface states in mios structures
US20040060899A1 (en) Apparatuses and methods for treating a silicon film
JPH01225117A (ja) 半導体装置の製造方法及びその製造装置
US4540452A (en) Process for manufacturing a semi-conductor device of the type comprising at least one silicon layer deposited on an insulating substrate
JP2947828B2 (ja) 半導体装置の製造方法
JPS59224159A (ja) 低い抵抗温度係数を有する高抵抗層の製法
JPS63166220A (ja) 半導体装置の製造方法
US6436196B1 (en) Apparatus and method for forming an oxynitride insulating layer on a semiconductor wafer
JPH01502065A (ja) 半導体装置用のゲ−ト絶縁体層を形成する低温度法
US9947550B2 (en) Film forming method and method of manufacturing thin film transistor
KR100440501B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JPS637624A (ja) ３−ｖ族化合物半導体材料中への導電形付与物質の拡散方法
Tsukamoto et al. Arsenic-implanted emitter and its application to UHF power transistors
JP2920546B2 (ja) 同極ゲートｍｉｓトランジスタの製造方法
JP2855903B2 (ja) 半導体装置の製造方法
JP2928929B2 (ja) 不純物ドーピング方法
US6656775B1 (en) Semiconductor substrate, semiconductor device, and manufacturing method thereof
US5426329A (en) Semiconductor device with arsenic doped silicon thin film interconnections or electrodes
JPH05251378A (ja) 半導体装置の製造方法
JPS627124A (ja) 半導体基板のアニ−ル装置
JP2926344B2 (ja) 電界効果トランジスタの製造方法
JPH07106265A (ja) 炭化けい素半導体素子の製造方法
Plummer et al. Thermal Oxidation: Kinetics, Charges, Physical Models, and Interaction with Other Processes in VLSI Devices