JPH0148554B2

JPH0148554B2 -

Info

Publication number: JPH0148554B2
Application number: JP58127403A
Authority: JP
Inventors: Hiroshi Koyama; Takeshi Takitani
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1983-07-12
Filing date: 1983-07-12
Publication date: 1989-10-19
Also published as: JPS6019194A

Description

【発明の詳細な説明】 (イ) 産業上の利用分野本発明は、液晶表示装置を直接駆動可能な液晶
駆動回路を有する半導体集積回路に関する。

(ロ) 従来技術一般に、液晶の駆動方式には、スタテイツク方
式、1/2バイアス1/2デユーテイ（所謂デユープレ
ツクス方式）、1/2バイアス1/3デユーテイ方式、
１／３バイアス1/3デユーテイ方式等があることが知
られている。また、近年、電子時計用LSI（集積
回路）や卓上電子計算機用LSI等では、前述した
液晶駆動方式のいずれかを内蔵したものが多く、
更には、１チツプマイクロコンピユータにも液晶
駆動回路を内蔵したものが開発されている。

しかし、従来の液晶駆動回路を有する半導体集
積回路では、液晶駆動方式は一つの方式に決めら
れてしまい、使用できる液晶表示装置も限定され
る。従つて、方式の異なる液晶表示装置を使用す
る場合には、他の機能が全く同じでありながら、
液晶駆動回路だけ異なる半導体集積回路を多種類
開発しなければならないので、その開発時間及び
費用が増大し、製造上の不利益は多大なものがあ
つた。また、従来の液晶駆動回路を有する半導体
集積回路では、初期設定時には、液晶駆動回路の
動作が停止されるため、液晶駆動回路の動作を検
査する場合には、初期設定を解除した後、液晶駆
動信号の波形がその駆動方式の波形と一致するか
否かを判別するため、検査時間が長くなる欠点が
あつた。

(ハ) 発明の目的本発明は、上述した点に鑑みて為されたもので
あり、半導体集積回路を生産する場合の配線パタ
ーンのマスクを変更することにより、多数の液晶
駆動方式の中から任意の方式を選択可能とし、そ
の選択された各方式に於いて、初期設定時に、液
晶表示装置の全セグメントが点灯する液晶駆動信
号を出力する半導体集積回路を得ることを目的と
する。

(ニ) 発明の構成本発明は、液晶表示装置を直接駆動するための
複数のセグメント出力端子及び複数のコモン出力
端子と、前記セグメント出力端子の各々に設けら
れた複数のセグメントドライバと、複数のタイミ
ング信号により複数の表示データの一つを前記セ
グメントドライバに印加する表示信号切換回路
と、発振回路等からの周波数信号を分周する分周
回路から出力される分周出力に基づいて前記複数
のタイミング信号を作成すると共に前記複数のセ
グメントドライバに液晶を交流駆動するための液
晶駆動周波数信号を印加するタイミング発生回路
と、前記コモン出力端子の各々に設けられ、前記
複数のタイミング信号及び液晶駆動周波数信号と
が選択的に印加される論理ゲート回路を持ち該論
理ゲート回路によつて制御されるコモンドライバ
と、前記複数のセグメントドライバとセグメント
出力端子との切換え接続をする手段と、前記タイ
ミング発生回路から出力される複数のタイミング
信号の周期及び固定レベルの信号の出力を選択的
に切換える手段と、前記複数のセグメントドライ
バと複数のコモンドライバに印加される複数の液
晶駆動電圧の電圧レベルを選択的に切換える手段
と、前記複数のタイミング信号を固定レベルにす
べく前記タイミング発生回路を制御し、前記コモ
ンドライバが最大振幅の電源電圧を前記液晶駆動
周波数信号に基づいて出力すべく前記論理ゲート
回路を制御すると共に、前記表示データを表示の
点灯に対応した信号にする信号線とを備え、前記
各手段の切り換えを半導体集積回路の配線パター
ン用マスクにより行うことにより異なる液晶駆動
方式を選択可能とする共に、前記信号線に供給さ
れる信号により前記選択された液晶駆動方式の最
大電圧間で交番する信号を前記コモン出力端子か
ら出力する構成である。

(ホ) 実施例第１図は、本発明の実施例を示すブロツク図で
あり、液晶駆動回路を内蔵する半導体集積回路の
要部ブロツク図である。半導体集積回路は、例え
ば、ワンチツプマイクロコンピユータである。

第１図に於いて、半導体集積回路には、液晶を
駆動するための42個のセグメント出力端子１、及
び、液晶表示装置の共通電極に接続される３個の
コモン出力端子２が設けられ、セグメント出力端
子１の各々には、３個のセグメントドライバ３，
４，５が備えられ、また、コモン出力端子２の
各々にはコモンドライバ６が接続されている。セ
グメントドライバ３，４，５は、各々異なつた電
源によつて駆動され、表示信号切換回路７から印
加される表示データに基き、タイミング発生回路
８からのタイミング信号に従つて、選択された電
圧をセグメント出力端子１に出力するものであ
る。セグメントドライバ４の出力は、直接セグメ
ント出力端子１に接続されるが、セグメントドラ
イバ３，５の出力は、半導体集積回路を製造する
際のマスクによつて切換えられる切換手段CH１
３により選択的にセグメント出力端子１に接続さ
れる。本実施例では、液晶駆動方式は、スタテイ
ツク方式、1/2バイアス1/2デユーテイ方式、1/2
バイアス1/3デユーテイ方式、1/3バイアス1/3デ
ユーテイ方式が切換可能であり、切換手段CH１
３は、1/3バイアス1/3デユーテイ方式の場合はＡ
に切換えられ、その他の方式ではＢに切換えられ
る。

表示信号切換回路７は、タイミング発生回路８
からのタイミング信号で制御され、半導体集積回
路内に設けられているメモリあるいはラツチ回路
（図示せず）に記憶されているセグメントに対応
する表示データS₁―_1,2,3〜S₄₂―_1,2,3を各々切換え
て出力し、各々のセグメントドライバ３，４，５
に印加する。

タイミング発生回路８は、半導体集積回路内に
設けられた発振回路９の発振出力を分周する分周
回路１０の分周出力φ₈，φ₉，φ₁₀のうち、切換手
段CH１によつて切換えられ印加される分周出力
φ_aに基いて、表示信号切換回路７及びコモンド
ライバ６を同期させるタイミング信号TMG１〜
３と、セグメントドライバ３，４及びコモンドラ
イバ６に液晶駆動周波数を印加するタイミング信
号TMGBと、セグメントドライバ５にタイミン
グ信号TMGBと同期して、駆動電圧を選択的に
印加するためのタイミング信号CHGVSとを作成
するものである。タイミング信号TMG１〜３
は、後に詳述するタイミング発生回路８内の切換
手段によつて、信号の出力形態が異なり、その出
力形態は液晶駆動方式によつて決定される。ま
た、切換手段CH１は、スタテイツク方式の場合
にＡ、1/2バイアス1/2デユーテイ方式の場合に
Ｂ、1/2バイアス1/3デユーテイ方式及び1/3バイ
アス1/3デユーテイ方式の場合にＣを選択し、半
導体集積回路を製造する際のマスクによつて切換
えられる。

コモンドライバ６は、タイミング信号TMG１
〜３、及び、タイミング信号TMGBとに基いて、
異なる電圧を選択的に出力し、液晶表示装置の共
通電極を時分割で順次選択する液晶駆動信号を作
成し、コモン出力端子２から出力するものであ
り、コモンドライバ６内に設けられる切換手段に
よつて、タイミング信号TMG１〜３、及び、タ
イミング信号TMGBで選択される電圧が切換え
られ、液晶駆動方式が選択される。詳細は後述す
る。

電源回路１１は、分周回路１０からの分周出力
φ₄に基いて、接続された電池１２の電圧を昇圧
あるいは降圧し、複数の電圧V₁，V₂，V₃を得る
ものである。例えば、電池１２が起電力1.5Vの
酸化銀電池である場合には、電池１２は、接地さ
れている電源V_DDラインと電源_VSS1ラインとの間
に接続され、電源回路１１によつて２倍に昇圧さ
れた電圧V₂（−3.0V）と、３倍に昇圧された電圧
V₃（−4.5V）が得られる。また、電池１２が起電
力3.0Vのリチウム電池の場合には、電池１２は
第１図の場合と異なり、電源V_DDラインと電源
V_SS2ラインとの間に接続され、1/2倍に降圧され
た電圧V₁（−1.5V）と3/2倍に昇圧された電圧V₃
（−4.5V）が得られる。また、電源V_DDラインは
接地であり、電源V_SS1ラインには電圧V₁（−
1.5V）が、電源V_SS2ラインには電圧V₂（−3.0V）
が供給され、電源Vss₃ラインには、切換手段CH
１４がＡの場合には電圧V₃（−4.5V）が供給さ
れ、切換手段CH１４がＢの場合には電圧V₂（−
3.0V）が供給される。ここで、切換手段CH１４
は、液晶駆動方式によつて電源V_SS3に供給される
電圧を切換えるものであり、1/3バイアス1/3デユ
ーテイ方式の場合には、Ａに接続され、その他の
方式の場合にはＢに接続される。また、切換手段
CH１４は、半導体集積回路の製造の際のマス
ク、あるいは、昇圧のためのコンデンサを外付す
る端子として電源V_SS2及び電源V_SS3の端子が設け
られているのでこれを外部に於いて接続すること
によつて切換えることができる。

また、タイミング発生回路８及びコモンドライ
バ６には、イニシヤルクリア信号（初期設定信
号）MRが、初期設定用端子１３から印加され
る。この初期設定用端子１３は、半導体集積回路
を使用する場合に、コンデンサと抵抗とによつて
時定数回路を接続し、電源印加時に所定時間、イ
ニシヤルクリア信号を発生させるための端子であ
り、検査時では直接イニシヤルクリア信号MRを
印加する。イニシヤルクリア信号MRが印加され
ると、タイミング発生回路８はタイミング信号
TMG１〜３を固定信号として出力し、コモンド
ライバ６は電源V_DDと電源V_SS3ラインに供給され
た電圧をタイミング信号TMGBと同期して交互
に出力する。即ち、選択された液晶駆動方式に使
用される電源電圧の最大電圧間で交番する信号を
出力する。一方、イニシヤルクリア信号MRは第
１図に図示されない半導体集積回路内の各部にも
印加され、各部回路は所定の状態にセツトされ
る。特に、表示データS_o―_1,2,3〜S₄₂―_1,2,3を記憶
するラツチ回路はセツト状態に設定され、イニシ
ヤルクリア信号MRが印加されている状態では、
表示データS₁―_1,2,3〜S₄₂―_1,2,3はすべて表示を指
示する信号となり、従つて、セグメント出力端子
１から出力されるセグメント駆動信号Seg１〜
Seg４２は、いずれの液晶駆動方式に於いても、
すべてセグメントを点灯する信号となる。

更に、第２図ａ，ｂを用いて説明する。第２図
ａは、第１図に示されたセグメントドライバ３，
４，５、表示信号切換回路７及びタイミング発生
回路８の具体的回路図であり、第２図ｂは、コモ
ンドライバ６の回路図である。

第２図ａに於いて、セグメントドライバ３はＰ
―MOSFET１４，１５とＮ―MOSFET１６，
１７とから成る、所謂、クロツクドインバータで
あり、セグメントドライバ４も同様にＰ―
MOSFET１８，１９とＮ―MOSFET２０，２
１とから成るクロツクドインバータである。セグ
メントドライバ３のＰ―MOSFET１４のソース
は電源V_DDラインに接続され、Ｎ―MOSFET１
７のソースは電源V_SS2ラインに接続され、出力は
切換手段CH１３の端子Ｂに接続される。一方、
セグメントドライバ４のＰ―MOSFET１８のソ
ースは電源V_DDラインに接続され、Ｎ―
MOSFET２１のソースは電源V_SS3に接続され、
出力はセグメント出力端子１に接続される。セグ
メントドライバ５は、ドレインが切換手段CH１
３の端子Ａに接続されたＮ―MOSFET２２と、
Ｎ―MOSFET２２のサブストレートにソースが
接続されたＮ―MOSFET２３と、Ｎ―
MOSFET２２のサブストレートにドレインが接
続されたＮ―MOSFET２４とから成り、Ｎ―
MOSFET２２のソースとＮ―MOSFET２３の
ドレインには、タイミング発生回路８のタイミン
グ出力CHGVSが印加され、Ｎ―MOSFET２４
のソースは電源V_SS3ラインに接続される。ここ
で、Ｎ―MOSFET２３は、Ｎ―MOSFET２２
がオンのときサブストレートの電位をソース電位
にし、Ｎ―MOSFET２４はＮ―MOSFET２２
がオフのときサブストレートの電位が順方向にな
らない様に電源V_SS3にバイアスするものであり、
実際にセグメント出力端子１に電圧を供給するの
は、Ｎ―MOSFET２２の動作である。

また、表示信号切換回路７の出力、即ち、表示
データは、レベルシフタ２５を介してＰ―
MOSFET１５、Ｎ―MOSFET２０、及び、Ｎ
―MOSFET２４のゲートに印加され、一方、イ
ンバータ２６によつて反転された表示データが、
Ｎ―MOSFET１６、Ｐ―MOSFET１９、Ｎ―
MOSFET２２，２３のゲートに印加される。更
に、セグメントドライバ４のＰ―MOSFET１８
及びＮ―MOSFET２１のゲートには、タイミン
グ信号TMGBが印加され、一方、セグメントド
ライバ３のＰ―MOSFET１４及びＮ―
MOSFET１７のゲートには、インバータ２７に
よつて反転されたタイミング信号が印加されてい
る。従つて、表示データがV_DDレベル（以下
“１”とする）の場合には、Ｐ―MOSFET１５
及びＮ―MOSFET１６はオフとなり、Ｐ―
MOSFET１９及びＮ―MOSFET２０がオンと
なるため、セグメントドライバ４の出力にはタイ
ミング信号TMGBが反転され、振幅が電源V_DDと
V_SS3との間の駆動信号が出力され、一方、表示デ
ータがV_SSレベル（以下“０”とする）の場合に
は、Ｐ―MOSFET１５及びＮ―MOSFET１６
がオンとなり、Ｐ―MOSFET１９及びＮ―
MOSFET２０がオフとなるため、セグメントド
ライバ３の出力には、タイミング信号TMGBと
同相で振幅が電源V_DDとV_SS2との間の駆動信号が
出力される。一方、セグメントドライバ５のＮ―
MOSFET２２は、表示データが“０”のときオ
ンとなり、タイミング信号CHGVSに生じる電圧
を出力する。

表示信号切換回路７は、タイミング信号TMG
１，２，３及びインバータ２８，２９，３０で反
転されたタイミング信号によつて制御されるトラ
ンスミツシヨンゲート３１，３２，３３で構成さ
れ、トランスミツシヨンゲート３１，３２，３３
の入力には、セグメントに対応する表示データ
S_o―₁，S_o―₂，S_o―₃が各々印加され、各出力は
ワイヤードオア接続される。即ち、タイミング信
号TMG１が“１”の場合には、表示データS_o―₁
が切換出力され、タイミング信号TMG２が
“１”の場合には表示データS_o―₂が切換出力さ
れ、また、タイミング信号TMG３が“１”の場
合には表示データS_o―₃が切換出力される。尚、
表示信号切換回路７の電源はV_DDとV_SS1とによつ
て動作する。

タイミング発生回路８は、切換手段CH１で選
択された分周回路１０の分周出力φ_aを更に分周
するカウンタを構成するＤ―FF３４，３５と、
Ｄ―FF３４，３５の出力に基いてタイミング信
号TMG１，２，３を作成するNORゲート３６，
３７，３８，３９及びインバータ４０と、タイミ
ング信号CHGVSに電源V_SS1とV_SS2とを選択的に
供給するＮ―MOSFET４１，４２と、各Ｎ―
MOSFET４１，４２のサブストレートに接続さ
れたＮ―MOSFET４３，４４，４５，４６とか
ら成る。Ｄ―FF３４，３５のクロツク入力φに
は分周出力φ_aが印加され、Ｄ―FF３４の出力Ｑ
はNORゲート３６，３９に印加されると共に、
Ｄ―FF３５の入力Ｄに印加される。また、Ｄ―
FF３４の出力は切換手段CH３の端子Ｂに接続
され、端子ＡはＤ―FF３５の出力に接続され
ており、いずれか一方がＤ―FF３４の入力Ｄに
印加される。更に、Ｄ―FF３４のリセツト端子
Ｒ、及び、切換手段CH２の端子Ｂにはイニシヤ
ルクリア信号MRが接続され、一方、端子Ａには
Ｄ―FF３４の出力が接続されており、いずれ
か一方がＤ―FF３５のリセツト端子Ｒに印加さ
れる。また、切換手段CH４の端子ＡにはＤ―FF
３５の出力Ｑが接続され、端子Ｂは電源V_SS1ライ
ンに接続され、いずれか一方がNORゲート３６，
３７，３８の入力に印加される。NORゲート３
９の出力はNORゲート３７に印加され、また、
NORゲート３８，３９の入力にはイニシヤルク
リア信号MRが印加される。タイミング信号
TMG１は、切換手段CH６によつて、端子Ａに
接続されたNORゲート３６の出力、あるいは、
端子Ｂに接続された電源V_DDのいずれかが選択さ
れ、タイミング信号TMG２は、切換手段CH５
によつて、端子Ａに接続されたNORゲート３７
の出力、あるいは、端子Ｂに接続された電源V_SS1
のいずれかが選択され、一方、タイミング信号
TMG３はNORゲート３８の出力がインバータ４
０によつて反転されて出力される。ここで、切換
手段CH２，CH３，CH４は、スタテイツク方
式、1/2バイアス1/2デユーテイ方式の場合は端子
Ｂが選択され、1/2バイアス1/3デユーテイ方式、
１／３バイアス1/3デユーテイ方式の場合は端子Ａが
選択される。端子Ｂが選択されたときは、Ｄ―
FF３４の出力Ｑは分周出力を1/2に分周する出力
となり、Ｄ―FF３５の出力Ｑは利用されず、一
方、端子Ａが選択されたときは、Ｄ―FF３４，
３５によつて３進カウンタが形成され、NORゲ
ート３６，３７の出力、及び、インバータ４０の
出力は、分周出力φ_aの周期と同期して、サイク
リツクに順次“１”のパルスとなる。また、切換
手段CH５，CH６は、スタテイツク方式のとき
のみ端子Ｂが選択され、その他の方式のときは端
子Ａが選択される。

一方、分周出力φ_aは、レベルシフタ４７を介
してＮ―MOSFET４２，４５，４４のゲートに
印加され、また、インバータ４８によつて反転さ
れた分周出力はＮ―MOSFET４１，４３，４６
のゲートに印加されると共に、タイミング信号
TMGBとして出力される。従つて、Ｎ―
MOSFET４１，４２は、分周出力φ_aと同期して
交互にオン及びオフを繰り返すので、タイミング
信号CHGVSはタイミング信号TMGBと同一周
波数で、電源V_SS1とV_SS2との間の交番信号とな
る。

また、第２図ｂに於いて、コモンドライバ６
は、ソースが電源V_DDラインに接続され、ドレイ
ンがコモン出力端子２に接続されたＰ―
MOSFET４９と、各々、ソースが電源V_SS1ライ
ン、V_SS2ライン、V_SS3ラインに接続され、ドレイ
ンが共通にコモン出力端子２に接続されたＮ―
MOSFET５０，５１，５２と、Ｎ―MOSFET
５０，５１の各々のサブストレートに接続され、
サブストレートが順方向にバイアスされるのを防
止するためのＮ―MOSFET５３，５４，５５，
５６とから構成される電圧選択部と、タイミング
信号TMG１，TMG２，が選択的に印加
されるNANDゲート５７，５８、ANDゲート５
９，６０，６１，６２、及び、NORゲート６３，
６４から構成されるデコータ部とから成る。Ｐ―
MOSFET４９のゲートにはNANDゲート５７の
出力が印加され、Ｎ―MOSFET５０，５３のゲ
ートにはNORゲート６３の出力がレベルシフタ
６５及びインバータ６６を介して印加され、レベ
ルシフタ６５の出力は、更に、Ｎ―MOSFET５
４のゲートにも印加される。また、Ｎ―
MOSFET５２のゲートにはNANDゲート５８の
出力がレベルシフトインバータ６７を介して印加
され、Ｎ―MOSFET５１，５５のゲートには
NORゲート６４の出力がレベルシフタ６８及び
インバータ６９を介して印加され、また、レベル
シフタ６８の出力はＮ―MOSFET５６のゲート
にも印加される。尚、第２図ｂに於いて、コモン
出力端子２に接続される電圧選択部は、コモン駆
動信号COM１，COM２，COM３の各々に於い
て、全く同一であるため、コモン駆動信号COM
２，COM３の電圧選択部は略されている。

また、NANDゲート５７の一方の入力には、
タイミング信号がインバータ７０を介し
て印加され、NANDゲート５８の一方の入力に
はタイミング信号が印加され、更に、
NANDゲート５７，５８の他方の入力には各々、
コモン駆動信号COM１，COM２，COM３に対
応して、タイミング信号TMG１，TMG２，
TMG３が印加される。一方、ANDゲート５９，
６０には、切換手段CH７，CH９，CH１１によ
つて、端子Ａに接続されたタイミング信号
TMGBと、端子Ｂに接続された電源V_DDとが選択
的に印加され、ANDゲート６１，６２には、切
換手段CH８，CH１０，CH１２によつて、端子
Ａに接続されたタイミング信号、あるい
は、端子Ｂに接続された電源V_DDの一方がインバ
ータ７１を介して印加される。また、コモン駆動
信号COM１に対応するANDゲート５９，６０，
６１，６２には、タイミング信号TMG２と
TMG３とが印加され、コモン駆動信号COM２
に対応するANDゲート５９，６０，６１，６２
には、タイミング信号TMG１とTMG３とが印
加され、一方、コモン駆動信号COM３に対応す
るANDゲート５９，６０，６１，６２には、タ
イミング信号TMG１とTMG２とが印加される。
また、すべてのANDゲート５９，６０，６１，
６２にはイニシヤルクリア信号も印加されて
いる。

ここで、切換手段CH７〜CH１２は、1/3バイ
アス1/3デユーテイ方式の場合には端子Ａが選択
され、その他の方式の場合には端子Ｂが選択され
る。端子Ａが選択された場合には、Ｐ―
MOSFET４９、Ｎ―MOSFET５０，５１，５
２はタイミング信号TMG１〜３及びに基
いてオン及びオフが制御されるが、端子Ｂが選択
された場合には、NORゲート６４の出力は常に
“１”となり、Ｎ―MOSFET５１は常にオフと
なる。

以上、第１図及び第２図ａ，ｂに示された実施
例に於いて、スタテイツク方式、1/2バイアス1/2
デユーテイ方式、1/2バイアス1/3デユーテイ方
式、あるいは、1/3バイアス1/3デユーテイ方式を
選択する場合、その各方式に於ける切換手段CH
１〜CH１４の端子の接続状態を第３図に示す。
各方式は半導体集積回路を製造する際、各素子等
の配線を行うためのマスクを複数用意し、第３図
に示される様に切換手段CH１〜CH１４の配線
を切換えることにより、選択される。

次に、第１図及び第２図ａ，ｂに示された実施
例に於ける各方式の動作を以下に説明する。

(1) スタテイツク方式この方式に於ける各部の波形図を第４図に示
す。第３図に示された如く、スタテイツク方式の
場合、切換手段CH１は端子Ａと接続され、分周
出力φ_aには分周回路１０の出力φ₁₀、例えば、32
Hzの信号が生じる。一方、切換手段CH１４は端
子Ｂと接続されるため、電源V_SS3ラインには電源
V_SS2ラインと同一電圧V₂が供給される。また、
切換手段CH４，CH５，CH６は端子Ｂと接続さ
れるので、タイミング信号TMG１は“１”、タ
イミング信号TMG２は“０”、更に、タイミン
グ信号TMG３はイニシヤルクリア信号が“０”
であるから、“０”に固定され、タイミング信号
TMGBは電源V_DDと電圧V₂とを交番する分周出
力φ₁₀の反転信号となる。そこで、コモン駆動信
号COM１を出力するコモンドライバ６に於いて、
切換手段CH７及びCH８は端子Ｂであり、また、
タイミング信号TMG２，TMG３が共に“０”
であるため、NORゲート６３，６４の出力は
“１”であり、Ｎ―MOSFET５０，５１は常時
オフとなる。一方、“１”レベルにあるタイミン
グ信号TMG１が印加されたNANDゲート５７の
出力にはタイミング信号が出力され、
NANDゲート５８の出力にはタイミング信号
TMGBが出力され、Ｎ―MOSFET５２にはレベ
ルシフトインバータ６７によつて反転されたタイ
ミング信号が印加されるため、Ｐ―
MOSFET４９とＮ―MOSFET５２は交互にオ
ン及びオフを繰り返し、コモン駆動信号COM１
はタイミング信号TMGBと同相で、電源V_DDと電
源V_SS3、即ち、電圧V₂とを交番する信号となる。
一方、コモン駆動信号COM２及びCOM３を出力
するコモンドライバ６に於いて、切換手段CH９
及びCH１１で選択された電源V_DD、即ち、“１”
が印加されると共に、タイミング信号TMG１の
“１”が印加されるANDゲート５９の出力が
“１”であるためNORゲート６３の出力だけが
“０”であり、その他のNANDゲート５７，５８
及びNORゲート６４の出力は“１”であるため、
Ｎ―MOSFET５０，５３だけがオンとなり、コ
モン駆動信号COM２及びCOM３は電源V_SS1が出
力される。

一方、切換手段CH１３は端子Ｂに接続される
ため、セグメントドライバ５の出力はセグメント
出力端子１に出力されない。また、タイミング信
号TMG１によつて表示信号切換回路７からは表
示データS_o―₁が選択されて出力される。この表
示データS_o―₁が“１”である場合には、Ｐ―
MOSFET１５とＮ―MOSFET１６はオフであ
り、セグメントドライバ３は不動作となる。一
方、セグメントドライバ４はタイミング信号
TMGBを反転し、電源V_DDと電源V_SS3（即ち電圧
V₂）で交番するセグメント駆動信号Segnを出力
する。また、表示データS_o―₁が“０”である場
合には、セグメントドライバ４は不動作となり、
セグメントドライバ３はタイミング信号TMGB
と同相で電源V_DDと電源V_SS2（即ち、電圧V₂）で
交番するセグメント駆動信号Segnを出力する。

このスタテイツク方式に於いて、イニシヤルク
リア信号MRを“１”とするとタイミング信号
TMG３は“１”となり、表示信号切換回路７か
らは、イニシヤルクリア信号MRによつて“１”
にセツトされた表示データS_o―₁及びS_o―₃が出力
される。従つて、すべてのセグメント出力端子１
には、セグメントドライバ４の出力、即ち、電源
V_DDと電源V_SS3（即ち電圧V₂）で交番するタイミ
ング信号TMGBの反転信号が出力される。一方、
コモンドライバ６に於いて、イニシヤルクリア信
号によつて、NORゲート６３，６４の出力
は“１”であり、Ｎ―MOSFET５０，５１はオ
フとなる。また、“１”となつているタイミング
信号TMG１又はTMG３が印加された、コモン
駆動信号COM１及びCOM３のNANDゲート５
７，５８の出力により、Ｐ―MOSFET４９及び
Ｎ―MOSFET５２は、タイミング信号の
タイミングと同期してオン及びオフするため、コ
モン駆動信号COM１及びCOM３はタイミング信
号TMGBと同一の波形となる。また、コモン駆
動信号COM２のNANDゲート５７，５８の出力
は共に“１”であるため、Ｐ―MOSFET４９及
びＮ―MOSFET５０はオフであり、コモン駆動
信号COM２はフローテイング状態になる。

(2) 1/2バイアス1/2デユーテイ方式この方式に於ける各部の波形を第５図に示す。
第３図に示された如く、1/2バイアス1/2デユーテ
イ方式の場合、切換手段CH１は端子Ｂと接続さ
れ、分周出力φ_aには分周出力φ₉、例えば、64Hz
の信号が生じる。また、切換手段CH１４は端子
Ｂと接続され、電源V_SS3ラインには電源V_SS2と同
一電圧V₂が供給される。更に、切換手段CH２，
３，４は端子Ｂであり、また、CH５，６は端子
Ａに接続される。従つて、タイミング信号TMG
１はＤ―FF３４の出力Ｑの反転された信号とな
り、タイミング信号TMG２はＤ―FF３４の出力
Ｑが出力され、また、タイミング信号TMG３は
“０”となる。更に、タイミング信号TMGBはレ
ベルシフトされた分周出力φ₉の反転信号となる。

また、コモンドライバ６では切換手段CH７〜
CH１２は端子Ｂに接続される。そこで、コモン
駆動信号COM１を出力するコモンドライバ６に
於いて、タイミング信号TMG１が“１”のタイ
ミングでは、NORゲート６３，６４の出力は
“１”であり、Ｎ―MOSFET５０，５１はオフ
となる。一方、NANDゲート５７，５８の出力
には、各々タイミング信号とTMGBが出
力されるため、Ｐ―MOSFET４９とＮ―
MOSFET５２が交互にオン及びオフし、コモン
駆動信号COM１は電源V_DDと電源V_SS3（即ち、電
圧V₂）が交互に生じる。タイミング信号TMG２
が“１”のタイミングでは、NANDゲート５７，
５８の出力は“１”となり、Ｐ―MOSFET４９
及びＮ―MOSFET５２はオフし、NORゲート６
３の出力のみが“０”となるため、Ｎ―
MOSFET５０がオンとなりコモン駆動信号COM
１は電源V_SS1となる。

一方、コモン駆動信号COM２を出力するコモ
ンドライバ６に於いては、前述と全く逆の動作を
行い、タイミング信号TMG１が“１”のタイミ
ングでは、NORゲート６３の出力のみが“０”
となつて、Ｎ―MOSFET５０がオンとなり、電
源V_SS1が出力され、また、タイミング信号TMG
２が“１”のタイミングでは、NANDゲート５
７，５８の出力が各々タイミング信号と
TMGBとなるため、Ｐ―MOSFET４９とＮ―
MOSFET５２が交互にオン及びオフとなり、電
源V_DDと電源V_SS3（即ち、電圧V₂）が交互に出力
される。

更に、コモン駆動信号COM3を出力するコモン
ドライバ６に於いては、タイミング信号TMG3
が印加されたNANDゲート５７，５８の出力は
常に“１”であり、また、切換手段CH１２によ
つて電源V_DDが選択されているためNORゲート６
４の出力も“１”である。一方、NORゲート６
３の出力は、タイミング信号TMG１が“１”の
タイミング、及び、タイミング信号TMG２が
“１”のタイミングに於いて、常に“０”である
ため、Ｎ―MOSFET５０がオンとなり、コモン
駆動信号COM３は電源V_SS1となる。

また、表示信号切換回路７は、タイミング信号
TMG１が“１”のタイミングのとき表示データ
S_o―₁を選択出力し、タイミング信号TMG２が
“１”のタイミングのとき表示データS_o―₂を選択
出力するが、タイミング信号TMG３は“０”で
あるので、表示データS_o―₃は出力されない。セ
グメント出力端子１には、切換手段CH１３が端
子Ｂに接続されているためセグメントドライバ５
の出力はセグメント駆動信号Segnに現われない。
表示信号切換回路７の出力が“１”である場合、
Ｐ―MOSFET１５とＮ―MOSFET１６はオフ
であり、セグメントドライバ３は不動作となり、
セグメントドライバ４はタイミング信号TMGB
を反転し、電源V_DDと電源V_SS3（即ち、電圧V₂）
との間の交番信号を出力し、表示信号切換回路７
の出力が“０”の場合には、Ｐ―MOSFET１９
とＮ―MOSFET２０はオフとなり、セグメント
ドライバ４は不動作となり、一方セグメントドラ
イバ３はタイミング信号を反転し、電源
V_DDと電源V_SS2（即ち、電圧V₂）との交番信号を
出力する。第５図に示されたセグメント駆動信号
Segnは、表示データS_o―₁が“１”で、表示デー
タS_o―₂が“０”の場合であり、タイミング信号
TMG１が“１”のタイミングではタイミング信
号TMGBと逆相の信号となり、タイミング信号
TMG２が“１”のタイミングではタイミング信
号TMGBと同相の信号となつている。

1/2バイアス1/2デユーテイ方式に於いて、イニ
シヤルクリア信号MRを“１”とすると、Ｄ―
FF３４，３５はリセツトされ、タイミング信号
TMG１，TMG２，TMG３はすべて“１”とな
る。従つて、表示信号切換回路７の出力は、イニ
シヤルクリア信号MRによつて“１”にセツトさ
れた表示データS_o―₁，S_o―₂，S_o―₃を出力する
ため、全てのセグメント出力端子１には、セグメ
ントドライバ４の出力、即ち、タイミング信号
TMGBと逆相で電源V_DDと電源V_SS3（即ち、電圧
V₂）で交番する信号が出力される。また、コモ
ンドライバ６のNORゲート６３，６４の出力は、
イニシヤルクリア信号によつてすべて“１”
となるため、Ｎ―MOSFET５０，５１はオフと
なり、一方、“１”となつたタイミング信号
TMG１，TMG２，TMG３のいずれかが印加さ
れるNANDゲート５７，５８の出力には、タイ
ミング信号とTMGBとが各々生じるた
め、Ｐ―MOSFET４９及びＮ―MOSFET５２
は交互にオン及びオフし、コモン駆動信号COM
１，COM２，COM３は、タイミング信号
TMGBと同相で電源V_DDと電源V_SS2（即ち、電圧
V₂）との間で交番する信号となる。

(3) 1/2バイアス1/3デユーテイ方式この方式に於ける各部の波形を第６図に示す。
第３図に示された如く、1/2バイアス1/3デユーテ
イ方式の場合、切換手段CH１は端子Ｃと接続さ
れ分周出力φ_aには分周出力φ₈、例えば128Hzの信
号が生じる。また、切換手段CH１４は端子Ｂと
接続され、電源V_SS3ラインには電源V_SS2と同一電
圧V₂が供給される。更に、切換手段CH２〜CH
６は端子Ａに接続される。従つて、タイミング信
号TMG１は、Ｄ―FF３４の出力Ｑの反転信号と
Ｄ―FF３５の出力Ｑの反転信号の論理積信号と
なり、タイミング信号TMG２はＤ―FF３４の出
力ＱとＤ―FF３５の出力Ｑの反転信号との論理
積信号となり、更に、タイミング信号TMG３
は、Ｄ―FF３５の出力Ｑとなり、第６図に示さ
れる波形となる。また、タイミング信号TMGB
は、分周出力φ₈がレベルシフトされ反転された
信号となる。

そこで、コモン駆動信号COM１を出力するコ
モンドライバ６は、1/2バイアス1/2デユーテイ方
式の場合と同様に、タイミング信号TMG１が
“１”のタイミングで電源V_DDと電源V_SS3（即ち、
電圧V₂）とを交互に出力し、他のタイミングで
は電圧V_SS1を出力する。また、コモン駆動信号
COM２を出力するコモンドライバ６も、1/2バイ
アス1/2デユーテイ方式と同様に、タイミング信
号TMG２が“１”のタイミング信号に於いて電
源V_DDと電源V_SS3（即ち、電圧V₂）とを交互に出
力し、他のタイミングでは電源V_SS1を出力する。
一方、コモン駆動信号COM３を出力するコモン
ドライバ６は、タイミング信号TMG３が“１”
のときNANDゲート５７，５８の出力にタイミ
ング信号とTMGBが各々出力されるた
め、このタイミングに於いて、電源V_DDと電源
V_SS3（即ち、電圧V₂）が交互に出力され、他のタ
イミングではNORゲート６３の出力だけが“０”
となるため、電源V_SS1が出力される。

また、表示信号切換回路７は、タイミング信号
TMG１が“１”のタイミングのとき表示データ
S_o―₁を選択出力し、タイミング信号TMG２が
“１”のタイミングのとき表示データS_o―₂を選択
出力し、タイミング信号TMG３が“１”のタイ
ミングのとき表示データS_o―₃を選択出力する。
１／２バイアス1/2デユーテイ方式の場合と同様に、
表示信号切換回路７の出力が“１”であるとき、
セグメントドライバ３は不動作であり、セグメン
トドライバ４はタイミング信号TMGBを反転し
電源V_DDと電源V_SS3（即ち、電圧V₂）の交番信号
を出力し、表示信号切換回路７の出力が“０”で
あるときは、セグメントドライバ４は不動作とな
り、セグメントドライバ３はタイミング信号
TMGBを反転し、電源V_DDと電源V_SS2（即ち、電
圧V₂）との交番信号を出力する。第６図に示さ
れたセグメント駆動信号Segnは、表示データ
S_o―₁及びS_o―₂が“０”で、表示データS_o―₃が
“１”の場合の波形であり、タイミング信号
TMG１及びTMG２が“１”のタイミングでは、
セグメント駆動信号Segnは、タイミング信号
TMGBと同相の信号となり、タイミング信号
TMG３が“１”のタイミングではタイミング信
号TMGBと逆相となつている。

イニシヤルクリア信号MRが“１”となつた場
合、Ｄ―FF３４，３５はリセツトされ、タイミ
ング信号TMG１，TMG２，TMG３はすべて
“１”となる。従つて、、1/2バイアス1/2デユーテ
イ方式の場合と全く同じ動作により、セグメント
出力端子１にはタイミング信号TMGBと逆相の
信号が出力され、コモン駆動信号COM１，COM
２，COM３はタイミング信号TMGBと同相の信
号が出力される。ただ、分周出力φ₈であるため、
その周波数は1/2バイアス1/2デユーテイ方式の場
合の２倍となる。

(4) 1/3バイアス1/3デユーテイ方式この方式に於ける各部の波形を第７図に示す。
第３図に示された如く、1/3バイアス1/3デユーテ
イ方式の場合、切換手段CH１は端子Ｃに接続さ
れ分周出力φ_aには分周出力φ₈、例えば、128Hzの
信号が生じる。また、切換手段CH１４は端子Ａ
と接続されるので、電源V_SS3ラインには、前述と
異なり、電圧V₃が供給される。従つて、電源
V_SS1ライン、電源V_SS2ライン、及び、電源V_SS3ラ
インには、すべて異なる電圧V₁，V₂，V₃が供給
される。また、切換手段CH２〜CH６は端子Ａ
に接続され、タイミング信号TMG１，TMG２，
TMG３及びTMGBは、第７図の如く、前述の1/
２バイアス1/3デユーテイ方式と同じ信号となる。

そこで、切換手段CH７〜CH１２が端子Ａに
接続されたコモンドライバ６に於いて、コモン駆
動信号COM１を出力するコモンドライバ６では、
タイミング信号TMG１が“１”のタイミングの
とき、NANDゲート５７，５８の出力には、タ
イミング信号とTMGBとが各々出力され
る。従つて、タイミング信号TMGBが“１”の
ときにはＰ―MOSFET４９がオンして電源V_DD
を出力し、タイミング信号TMGBが“０”のと
きにはＮ―MOSFET５２がオンして電源V_SS3を
出力する。タイミング信号TMG２が“１”のタ
イミングでは、タイミング信号が印加さ
れたANDゲート５９によりNORゲート６３の出
力はタイミング信号TMGBとなり、また、タイ
ミング信号TMGBが印加されるANDゲート６１
によりNORゲート６３の出力はタイミング信号
TMGBとなる。従つて、タイミング信号TMGB
が“１”のときは、Ｎ―MOSFET５１がオンし
て電源V_SS2が出力され、タイミング信号TMGB
が“０”のときにはＮ―MOSFET５０がオンし
て電源V_SS1が出力される。また、タイミング信号
TMG３が“１”のタイミングでも同様にNORゲ
ート６３の出力にタイミング信号TMGBが生じ、
NORゲート６４の出力にタイミング信号
が生じるため、コモン駆動信号COM１は同様に
電源V_SS2とV_SS1とが交互に生じたものとなる。

コモン駆動信号COM２を出力するコモンドラ
イバ６も同様に、タイミング信号TMG２が
“１”のタイミングに於いて、電源V_DDと電源V_SS3
とを交互に出力し、他のタイミングでは電源V_SS2
とV_SS1とを交互に出力する。また、コモン駆動信
号COM３を出力するコモンドライバ６も同様に、
タイミング信号TMG３が“１”のタイミングで
電源V_DDとV_SS3とを交互に出力し、他のタイミン
グでは電源V_SS2とV_SS1とを交互に出力する。

表示信号切換回路７は、1/2バイアス1/3デユー
テイ方式と同様にタイミング信号TMG１，
TMG２，TMG３が“１”となるタイミングで
表示データS_o―₁，S_o―₂，S_o―₃を出力する。

1/3バイアス1/3デユーテイ方式の場合、セグメ
ント出力端子１には、切換手段CH１３によつて
セグメントドライバ５の出力が接続される。ま
た、タイミング信号CHGVSには、タイミング信
号TMGBが“１”のとき、Ｎ―MOSFET４１が
オンして電源V_SS1が出力され、タイミング信号
TMGBが“０”のときには、Ｎ―MOSFET４２
がオンして電源V_SS2が出力される。

そこで、表示信号切換回路７の出力が“１”の
場合、Ｎ―MOSFET２２はオフとなり、Ｐ―
MOSFET１９及びＮ―MOSFET２０はオンと
なるため、セグメントドライバ４は、タイミング
信号TMGBを反転し、電源V_DDとV_SS3との交番信
号を出力し、一方、表示信号切換回路７の出力が
“０”の場合には、Ｐ―MOSFET１９及びＮ―
MOSFET２０はオフとなり、セグメントドライ
バ４は不動作となるが、Ｎ―MOSFET２１がオ
ンとなるため、セグメント出力端子１には、電源
V_SS1とV_SS2との間を交番するタイミング信号
CHGVSが出力される。第７図に示されたセグメ
ント駆動信号Segnは、表示データS_o―₁及びS_o―₂
が“０”で、表示データS_o―₃が“１”の場合で
あり、タイミング信号TMG１及びTMG２が
“１”のタイミングでは電源V_SS1とV_SS2との交番
信号であり、タイミング信号TMG３が“１”の
タイミングで電源V_SS1とV_SS3との交番信号となつ
ている。

イニシヤルクリア信号MRが“１”となると、
１／２バイアス1/3デユーテイ方式の場合と同じ動作
により、すべてのセグメント出力端子１には、タ
イミング信号TMGBと逆相で電源V_DDと電源V_SS3
（即ち、電圧V₃）との間を交番する信号が出力さ
れ、すべてのコモン出力端子２には、タイミング
信号TMGBと同相で電源V_DDと電源V_SS3（即ち、
電圧V₃）との間を交番する信号が出力される。

以上、各方式の動作説明の如く、イニシヤルク
リア信号MRが“１”となると、すべてのセグメ
ント出力端子１とその方式で使用されるコモン出
力端子２とには、互に逆相で、最大電圧間で交番
する信号が出力されるため、出力端子１，２間に
接続されるセグメントはすべて点灯するのであ
る。

(ヘ) 発明の効果上述の如く、本発明によれば、半導体集積回路
を製造する際に、各素子の配線を行うためのマス
クを複数用意し、このマスクによつて各切換手段
の接続を選択的に行うことにより、各種の液晶駆
動方式を選択できるので、半導体集積回路の使用
者の要求に対して迅速な生産が可能となり、開発
設計費用が大幅に削減できる利点を有し、更に、
初期設定状態に於いて、コモン出力端子及びセグ
メント出力端子に出力される信号により集積回路
の検査が実施できるので検査時間が短縮される効
果を有する。また、液晶表示装置を接続した場合
に於いて、初期設定時に、半導体集積回路と液晶
表示装置との接続を検査することもできる利点が
ある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図、第
２図ａ，ｂは第１図に示されたブロツク図の主要
部を示す回路図、第３図は液晶駆動方式を選択す
る場合の切換手段の接続を示す図、第４図、第５
図、第６図、及び第７図は各液晶駆動方式の動作
を示す波形図である。主な図番の説明、１…セグメント出力端子、２
…コモン出力端子、３，４，５…セグメントドラ
イバ、６…コモンドライバ、７…表示信号切換回
路、８…タイミング発生回路、９…発振回路、１
０…分周回路、１１…電源回路、１２…電池。

Claims

【特許請求の範囲】１液晶表示装置を直接駆動するための複数のセ
グメント出力端子及び複数のコモン出力端子と、前記セグメント出力端子の各々に設けられた複
数のセグメントドライバと、複数のタイミング信号により複数の表示データ
の一つを前記セグメントドライバに印加する表示
信号切換回路と、発振回路等からの周波数信号を分周する分周回
路から出力される分周出力に基づいて前記複数の
タイミング信号を作成すると共に前記複数のセグ
メントドライバに液晶を交流駆動するための液晶
駆動周波数信号を印加するタイミング発生回路
と、前記コモン出力端子の各々に設けられ、前記複
数のタイミング信号及び液晶駆動周波数信号とが
選択的に印加される論理ゲート回路を持ち該論理
ゲート回路によつて制御されるコモンドライバ
と、前記複数のセグメントドライバとセグメント出
力端子との切換え接続をする手段と、前記タイミング発生回路から出力される複数の
タイミング信号の周期及び固定レベルの信号の出
力を選択的に切換える手段と、前記複数のセグメントドライバと複数のコモン
ドライバに印加される複数の液晶駆動電圧の電圧
レベルを選択的に切換える手段と、前記複数のタイミング信号を固定レベルにすべ
く前記タイミング発生回路を制御し、前記コモン
ドライバが最大振幅の電源電圧を前記液晶駆動周
波数信号に基づいて出力すべく前記論理ゲート回
路を制御すると共に、前記表示データを表示の点
灯に対応した信号にする信号線とを備え、前記各手段の切り換えを半導体集積回路
の配線パターン用マスクにより行うことにより異
なる液晶駆動方式を選択可能とする共に、前記信
号線に供給される信号により前記選択された液晶
駆動方式の最大電圧間で交番する信号を前記コモ
ン出力端子から出力することを特徴とする半導体
集積回路。