JPH0141044B2 - - Google Patents

Info

Publication number
JPH0141044B2
JPH0141044B2 JP56048313A JP4831381A JPH0141044B2 JP H0141044 B2 JPH0141044 B2 JP H0141044B2 JP 56048313 A JP56048313 A JP 56048313A JP 4831381 A JP4831381 A JP 4831381A JP H0141044 B2 JPH0141044 B2 JP H0141044B2
Authority
JP
Japan
Prior art keywords
resistor
amplifier
diode
operational amplifier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56048313A
Other languages
English (en)
Other versions
JPS57162808A (en
Inventor
Jeikobu Hoon Jon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Priority to JP4831381A priority Critical patent/JPS57162808A/ja
Publication of JPS57162808A publication Critical patent/JPS57162808A/ja
Publication of JPH0141044B2 publication Critical patent/JPH0141044B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 本発明は、利得増幅器、特に演算増幅器を含み
利得が2以上の異なる値に切換可能な増幅器回路
に関する。
演算増幅器は、中間周波数例えば10MHz位まで
位定な所定利得特性を有するため、各種の電気及
び電子装置に広く使用されている。この増幅器の
電圧利得は、Rf及びRiをそれぞれ帰還及び入力抵
抗器の抵抗値としたとき、−Rf/Riによつて決定
される。この利得は、通常Rf又はRiのいずれか一
方を変えることによつて切換られる。
従来の演算増幅器の一例を第1図に示す。演算
増幅器OPは、非反転入力端子が接地された差動
型で、その出力端子及び反転入力端子間に帰還抵
抗器Rf1及びRf2がそれぞれスイツチS3及びS4を介
して並列に接続されている。第1の入力信号源e1
は演算増幅器OPの反転入力端子に直列抵抗器R11
及びR12を介して結合され、同様に、第2の入力
信号源e2は演算増幅器OPの反転入力端子に直列
抵抗器R21及びR22を介して結合される。抵抗器
R12及びR22の両端には、それぞれ短絡スイツチ
S1及びS2が接続される。
スイツチS1〜S4を選択的に閉じると、異なる利
得が得られる。通常、スイツチS3をオン、スイツ
チS1,S2及びS4をオフとする。このとき、第1入
力信号に対しては−Rf1(R11+R12)の電圧利得が
あり、第2入力信号に対しては−Rf1/(R21
R22)の電圧利得がある。スイツチS3の代わりに
スイツチS4を閉じると、電圧利得は、第1及び第
2入力信号に対してそれぞれ−Rf2/(R11+R12
及び−Rf2/(R21+R22)となる。例えばRf2
Rf1を10に選べば、上記利得を10倍に増加させる
ことができる。スイツチS1及びS2を閉じると、電
圧利得は更に−Rf2/R11及び−Rf2/R21に増加す
る。
かかる従来の増幅器には、次のような欠点があ
る。
スイツチS1及びS2は、オン時の抵抗値をほぼ
0にするため機械的スイツチ又はリレーを使用
しなければならない。FET(電界効果トランジ
スタ)のような電子スイツチでは、オン時にか
なりの抵抗が残るので使用できない。したがつ
て、回路全体がかさばり、長時間信頼性に欠
け、高周波動作や多様性ある回路設計に要求さ
れる遠隔制御に不便である。
複数の入力信号を選択的に増幅するのに、多
くのスイツチを必要とする。
複数の抵抗器を使用するため、高価な高精度
抵抗器を使用しないと、異なる信号に対して利
得が異なるという許容誤差問題を生じる。
よつて、本発明の目的は、かかる従来増幅器の
欠点を有しない可変利得増幅器を提供することで
ある。
本発明の他の目的は、電子スイツチを用いて利
得を切換えうる簡単な増幅器を提供することであ
る。
本発明の更に他の目的は、複数の入力信号の利
得を等しい率で切換えうる増幅器を提供すること
である。
本発明の別の目的は、電子スイツチの制御回路
を提供することである。
これら及び他の目的並びに回路の構成及び動作
は、以下の詳細な説明からよく理解されるであろ
う。
第2図は、本発明による可変利得増幅器の略式
回路図である。入力信号源e1は、直列入力抵抗器
R11及びR12を介して、非反転入力端子が基準電
位源、例えばシヤーシ接地に接続された演算増幅
器OPの反転入力端子に結合される。演算増幅器
OPの出力端子及び反転入力端子間に、帰還抵抗
器Rfが接続される。入力抵抗器R11及びR12の共
通接続点及び接地間に、1個以上の利得設定用分
流抵抗器Rs1,……,RsoがスイツチS1,……,So
を介して付加接続される。
スイツチS1〜Soをすべてオフとすると、信号源
e1からの入力信号は、入力抵抗器R11及びR12を通
つて流れ、演算増幅器OPの反転入力端子の電位
を接地電位に維持しながら帰還抵抗器Rfを流れ
る。その結果−Rf/R11+R12e1に等しい出力信号を 生じる。したがつて、この増幅器の電圧利得は−
Rf/R11+R12である。スイツチS1〜Soのうち1つ又 はいくつかを閉じると、入力抵抗器R11を流れる
信号電流は、分流抵抗器Rs1〜Rsoのうち選択され
た抵抗器を側路して接地へ流れる。分流抵抗器
Rsを側路する電流は、入力抵抗器R11を流れる電
流をi11とするとき、R12/Rs+R12i11で与えられる。
そして、この増幅器の電圧利得Avは、次の式に
より与えられる。
Av=−RsRf/R11(Rs+R12)+RsR12 =−Rf/R11+R12+R11R12/Rs 上式は、電圧利得を分流抵抗器Rs〜Rsoによつて
或る範囲にわたり変化しうることを示唆してい
る。すなわち、RsをR11及びR12に比べて非常に
大とすれば、Avはほぼ−Rf/R11+R12となり、Rsを R11及びR12に比べて小とすれば、Avはほぼ−
RsRf/R11R12で与えられる。この回路構成の最大の利 点は、スイツチS1〜Soは一端が接地されているた
めバイポーラ・トランジスタ・スイツチのような
電子スイツチでよいことである。かかる電子スイ
ツチは、遠隔制御手段で制御しうる。他の利点
は、信号源e1に対する負荷変動が少ないこと及び
OPの反転入力端子から信号源e1側を見込んだイ
ンピーダンス変化が少なくOPの動作が安定であ
ることである。なお、第2図には1個の信号源e1
しか示していないが、2個以上の信号源を入力抵
抗器を介して並列に接続しうる。このような場合
でも、増幅器の利得を変えるのに同じ設定分流抵
抗器Rs1〜Rsoを共用することが可能である。この
ことは、必要な抵抗器及びスイツチの数を分流抵
抗器Rs及び入力抵抗器R12を共通に使用すること
で最少にしうるから、第1図に示す従来例に対し
大幅の改良となる。
第3図は、特にテレビジヨン関連信号を観測す
るための、本発明による可変利得増幅器を使用す
るオシロスコープ用の掃引発生器の略式電気回路
を示す。ランプ(傾斜波)信号発生器14及び1
6は、掃引制御回路12の制御の下に傾斜の異な
るランプ信号を発生する。掃引制御回路12は、
入力端子10に印加されるトリガ信号に同期して
動作するフリツプフロツプであつてもよい。各ラ
ンプ発生器14(又は16)は、反転増幅器4
2、反転増幅器42の入力及び出力端子間に接続
されたタイミング・コンデンサCT、反転増幅器
42の入力端子及び後述する可変電圧源に接続さ
れたタイミング抵抗器RT、タイミング・コンデ
ンサCTの両端に互いに逆方向に接続した1対の
ダイオードD1,D2を有する。制御回路12から
の制御信号は、ダイオードD1,D2の共通接続点
に加えられ、ランプ発生器14及び16を交互に
作動させる。
ランプ発生器14及び16のいずれか一方から
のランプ信号は、演算増幅器24の反転入力端子
に入力抵抗器18(又は20)及び22を介して
結合される。分流抵抗器30は、抵抗器18,2
0及び22の接続点と接地との間にスイツチン
グ・トランジスタ28を介して接続される。帰還
抵抗器32及び34は、演算増幅器24の反転入
力端子及び出力端子間にそれぞれスイツチング・
ダイオード36及び38を介して接続される。ス
イツチング・ダイオード36(又は38)のカソ
ードに制御電圧を加えるため、スイツチ40が使
用される。スイツチング・トランジスタ28は、
スイツチ制御回路44によりそのベースにおいて
駆動される。スイツチ制御回路44は、LED(発
光ダイオード)46、フオト・トランジスタ48
より成る光結合器、電源52、LED46に電流
を選択的に供給するためのスイツチ50、抵抗器
53,58、ダイオード54及びツエナー・ダイ
オード56を有する。フオト・トランジスタ48
のエミツタは、トランジスタ28のベースに接続
される。
本例においては、端子60に加えられる3又4
段の階段状信号をスイツチング・トランジスタ7
0を介して演算増幅器24に加える前に増幅する
ため、階段増幅器59が設けられる。増幅器59
は、演算増幅器66、抵抗器62,64及び68
を有する。増幅器59の機能は、後で述べる。ま
た、ランプ発生器14及び16のタイミング電流
を制御するため、電圧制御回路72が設けられ
る。電圧制御回路72は、一端が上述の両タイミ
ング抵抗器RTの共通接続点に接続されたダイオ
ード82、中間点がダイオード82の他端に接続
された分圧抵抗器78−80、スイツチング・ト
ランジスタ76及びスイツチ駆動共通ベース・ト
ランジスタ74を有する。トランジスタ74のエ
ミツタとスイツチング・トランジスタ28及び7
0のベースとは、それぞれ抵抗器を介してフオ
ト・トランジスタ48のエミツタに接続される。
ランプ発生器14又は16のいずれか一方は、
制御回路12から低い出力電圧を受けて付勢さ
れ、タイミング・コンデンサCT及びタイミング
抵抗器RTによつて決まる掃引速度をもつ立上り
出力ランプ信号を生じる。非作動のランプ発生器
14又は16のダイオードD1,D2は、そのアノ
ードに正電圧を受けてオンとなり、タイミング・
コンデンサCTを放電させ、その出力電圧をほぼ
0に、すなわち接地電位に維持する。選択された
ランプ発生器からのランプ信号は、演算増幅器2
4によつて増幅され、前に第2図について述べた
電圧利得で出力端子26に対応する立下がりラン
プ信号を生じる。
増幅器の電圧利得は、スイツチング・トランジ
スタ28がオンかオフかにより、また帰還回路の
スイツチ40の状態により決まる。図示の状態で
は、ダイオード36のカソードは正でありこのダ
イオードは遮断されるので、帰還抵抗器34が使
用される。逆に、スイツチ40が左側に切換えら
れると、帰還抵抗器32が使用されることにな
る。掃引制御回路12は、ランプ発生器14,1
6の一方を付勢する、すなわち択一的に作動する
ために、ランプ発生器14又は16に正負の電圧
を供給する。
スイツチ制御回路44は、次のように動作す
る。スイツチ50が開いているとき、LED46
は発光せず、フオト・トランジスタ48をオフに
維持する。ダイオード54、トランジスタ28,
70,74及び76もオフである。したがつて、
分流抵抗器30は増幅器から切離され、階段増幅
器59からの階段状信号はこの状態では増幅され
ない。また、ダイオード82のカソードには分圧
器78−80によつて所定掃引速度を得るための
最適電位が与えられる。スイツチ50を閉じる
と、LED46は発光してフオト・トランジスタ
48をオンさせ、充分な電流をトランジスタ2
8,70及び74に供給せしめてこれらをオンさ
せる。そこで、分流抵抗器30は抵抗器18又は
20からの信号電流を側路させることになる。ス
イツチング・トランジスタ70もオンし、入力端
子60に階段状信号が加えられると、これを増幅
して演算増幅器24に供給する。階段状信号は、
テレビカメラからの切換信号に同期して階段状信
号を昇段させることにより、陰極線管スクリーン
の所望水平位置にテレビカメラからのRGB(又は
YRGB)信号を表示するのに使用される。
トランジスタ74からのコレクタ電流は、トラ
ンジスタ76をオンさせてタイミング抵抗器RT
を流れるタイミング電流を増加させる。これによ
り、表示したい入力信号に応じて最適掃引速度を
得る。
スイツチ制御回路44にダイオード54及びツ
エナー・ダイオード56を使用することにより、
供給電圧の変動及び温度変化のない理想的スイツ
チング作用を実現しうる。いいかえると、ダイオ
ード54は、スイツチング・トランジスタ28,
70及び74のVBEを補償し、これらのトランジ
スタに所定のベース又はエミツタ・バイアス電流
を流すようにする。かような電流は、ツエナー・
ダイオード56の一定ツエナー電圧をこれらのト
ランジスタに接続されたベース又はエミツタ抵抗
器で除した値によつて正確に与えられる。また、
スイツチ制御に光結合器を使用することにより制
御被制御回路間の隔離が良好である。
第4図は、一端が異なる基準電圧に接続された
2個以上の電子スイツチ28及び76を制御する
ための電子スイツチ制御回路の一例を示す。この
例では、第3図におけるLED及びフオト・トラ
ンジスタの代わりに、トランジスタ84、抵抗器
86,88及び90を含む切換可能な電流並びに
スイツチ92を使用している。平常は、抵抗器5
8を介してツエナー・ダイオード56に電流が供
給されツエナー・ダイオード56の両端に一定電
圧(例えば5ボルト)を発生する。スイツチ92
を閉じると、トランジスタ84はオフとなりダイ
オード54は逆バイアスされるので、接地されて
いる第1のスイツチング・トランジスタ28はオ
フとなる。トランジスタ74及び基準負電圧(例
えば−15ボルト)に接続されている第2のスイツ
チング・トランジスタ76も、オフとなる。スイ
ツチ92を開いて第1及び第2スイツチング・ト
ランジスタ28,76をオンさせると、電流源ト
ランジスタ84はオンとなりダイオード54及び
ツエナー・ダイオード56に一定電流を供給す
る。この構成により、ダイオード54がこれらの
各トランジスタのVBEを補償し、トランジスタ2
8及び74にはツエナー・ダイオード56のツエ
ナー電圧を抵抗器29及び73で除した値によつ
て決定される適当なバイアス電流が供給されるこ
ととなる。トランジスタ74のコレクタ電流は、
第2のスイツチング・トランジスタ96に必要な
バイアス電流を供給する。なお、トランジスタ8
4のコレクタには、1個以上のNPN又はPNPト
ランジスタを追加接続してもよい。
上述より判るように、本発明によると、演算増
幅器の入力回路に分流抵抗器を用いることによ
り、電子スイツチによつてその増幅器の利得を簡
単かつ確実に切換えることができる。分流増幅器
は、1つ以上の入力信号源に対して共通に使用で
きる。また、電子スイツチとして用いるバイポー
ラ・トランジスタの導通時のベース・エミツタ間
の温度特性をスイツチ制御回路内の順バイアス・
ダイオードにより補償しているので、同整利得に
対する温度の影響を最少にすることができる。更
に、入力信号源に対する負荷及び演算増幅器の入
力インピーダンスの変動を少なくし、大きな利得
変化が得られる(特にR11≫R12の場合)。
これまで本発明の好適な実施例についてのみ説
明したが、本発明は、その要旨を逸脱することな
く当業者にとつて多くの変形が可能である。
【図面の簡単な説明】
第1図は従来増幅器の略式回路図、第2図は本
発明による可変利得増幅器の略式回路図、第3図
はオシロスコープ用掃引回路に適用した本発明の
可変利得増幅器の一実施例を示す回路図、第4図
は第3図のスイツチ制御回路の他の例を示す回路
図である。 24……演算増幅器、32,34……帰還抵抗
器、22……第1抵抗器、18,20……第2抵
抗器、30……第3抵抗器、28……スイツチ用
トランジスタ、54……ダイオード、56……ツ
エナー・ダイオード、48,84……スイツチ手
段。

Claims (1)

  1. 【特許請求の範囲】 1 反転入力端及び出力端間に帰還抵抗器が接続
    され、非反転入力端に基準電位を受ける演算増幅
    器と、 該演算増幅器の反転入力端に一端が接続された
    第1抵抗器と、 該第1抵抗器の他端及び複数の入力信号源間に
    それぞれ接続された複数の第2抵抗器と、 上記第1抵抗器の他端に一端が接続された第3
    抵抗器と、 該第3抵抗器の他端及び基準電位源にコレクタ
    及びエミツタがそれぞれ接続されたスイツチ用バ
    イポーラ・トランジスタと、 一端が上記基準電位源に接続され、他端が上記
    スイツチ用トランジスタのベースに接続されたダ
    イオード及びツエナー・ダイオードの直列回路
    と、 該直列回路の他端及び所定電圧源間に接続され
    たスイツチ手段とを具えることを特徴とする可変
    利得増幅器。
JP4831381A 1981-03-31 1981-03-31 Variable gain amplifier Granted JPS57162808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4831381A JPS57162808A (en) 1981-03-31 1981-03-31 Variable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4831381A JPS57162808A (en) 1981-03-31 1981-03-31 Variable gain amplifier

Publications (2)

Publication Number Publication Date
JPS57162808A JPS57162808A (en) 1982-10-06
JPH0141044B2 true JPH0141044B2 (ja) 1989-09-01

Family

ID=12799918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4831381A Granted JPS57162808A (en) 1981-03-31 1981-03-31 Variable gain amplifier

Country Status (1)

Country Link
JP (1) JPS57162808A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161109A (ja) * 1983-03-04 1984-09-11 Fujitsu Ltd 可変利得増幅器
JP4646772B2 (ja) * 2005-09-30 2011-03-09 パナソニック株式会社 光電流増幅回路、及び光ピックアップ装置
JP2012244448A (ja) * 2011-05-20 2012-12-10 Hitachi Ltd 演算増幅回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525209A (en) * 1978-08-11 1980-02-22 Hitachi Ltd Gain control circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525209A (en) * 1978-08-11 1980-02-22 Hitachi Ltd Gain control circuit

Also Published As

Publication number Publication date
JPS57162808A (en) 1982-10-06

Similar Documents

Publication Publication Date Title
US4532479A (en) Differential amplifier circuit with rail-to-rail capability
US4087761A (en) Audio power amplifier
GB1419748A (en) Current stabilizing arrangement
US4636744A (en) Front end of an operational amplifier
US3374362A (en) Operational amplifier with mode control switches
US4417240A (en) Plural output switched current amplifier as for driving light emitting diodes
JPS6136407B2 (ja)
US4431972A (en) Push-pull amplifier
US4636743A (en) Front end stage of an operational amplifier
US4268789A (en) Limiter circuit
EP0806080B1 (en) Amplifier
US7480463B2 (en) LED drive circuit
US4922208A (en) Output stage for an operational amplifier
KR910003439B1 (ko) 이득 분배 제어용 증폭기
US4827223A (en) Buffer amplifier
US4357578A (en) Complementary differential amplifier
US4146845A (en) Audio amplifier output circuit
US4977336A (en) Schmitt-trigger circuit having no discrete resistor
JPH0141044B2 (ja)
US5157347A (en) Switching bridge amplifier
JP3466717B2 (ja) ラインドライバ‐スイッチング段
US4072908A (en) Audio amplifier with constant current consumption
US4028630A (en) Push-pull amplifier arrangement
US5708393A (en) High voltage operational amplifier output stage
KR840001119B1 (ko) 증폭기