JPH0134821B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、車輪のスリツプ又は減速度が所定の
基準量以上になると発生するスキツド信号に基づ
いて、所定時間のブレーキ弛め信号を発生するよ
うにしたアンチスキツド制御回路に関する。

従来より、この種のアンチスキツド制御回路は
車輪に装着された車輪速度検出器により検出され
た車輪速度とその車輪速度から形成した近似車体
速度とを比較し、車輪のスリツプすなわちスリツ
プ率又はスリツプ値が所定の量以上になると、或
は、車輪速度を微分して求めた車輪の減速度が所
定の減速度基準値以上になると、スキツド信号発
生器によりスキツド信号を発生し、このスキツド
信号が発生すると、所定の時間ブレーキ弛め信号
を発生して所定量ブレーキ圧力を低下させ、その
後一定時間ブレーキ圧力を一定に保持し、上記一
定時間後もスキツド信号が持続する場合には再び
ブレーキ弛め信号を発生してブレーキ圧力を低下
させ、車輪速度が回復に向いスキツド信号が消滅
すると、直ちに又はブレーキ圧力を一定に保持し
た後ブレーキ圧力を上昇させるようにしている。

すなわち、スキツド信号、例えば減速度信号
は、デイジタル方式では所定の値Δvを上まわつ
たか否かを一定の時間間隔Δtで演算（監視）し
なければならないので、その減速度信号を消滅さ
せるために若干の遅延時間が必要になる。そして
実際には車輪が急激に再加速した場合でも、時間
間隔Δtの経過を待つて初めて減速度信号を消滅
させるようになるので、その場合の遅延は大きな
ものとなる。スキツド信号のうち、スリツプ信号
についても同様のことが言える。そのため、スキ
ツド信号の発生期間中ブレーキ弛め信号を発生さ
せたのでは、不要なブレーキ圧力低下となり、ブ
レーキ距離の増大につながる。これを回避するた
めに、スキツド信号が長時間継続している場合に
は所定の時間経過後に、減圧を中断し、ブレーキ
圧力を一定に保持する。そしてその圧力保持が一
定時間経過してもまだスキツド信号が発生してい
る場合にはその時点から再び減圧を開始し、スキ
ツド信号の消滅によつて減圧を終了してブレーキ
圧力を一定に保持し、その後増圧するようにして
いる。

ところで、車輪にスキツドが発生した場合、そ
のスキツドを解除するのに必要なブレーキ圧力低
下量は、路面とタイヤとの間に作用する摩擦力の
差（例えば、コンクリート上とアイスバーン上と
では大きな差がある）、運転者がブレーキペダル
を踏み込み速度あるいは踏力の強さによつて大き
く異なる。しかし、従来のアンチスキツド制御回
路においては、スキツド信号に基づくブレーキ弛
め信号を発生する前記の所定の時間を一定にして
いるので、大きいブレーキ圧力低下量を必要とす
る場合に合せて所定の時間を長く設定すると、ブ
レーキ圧力の低下をそれほど必要としない場合に
はその低下量が大きくなりすぎ、必要以上にブレ
ーキ圧力を低下させることとなり、逆に、所定の
時間を短かく設定すると、より大きいブレーキ圧
力低下量を必要とする場合には、所定時間のブレ
ーキ弛め信号ではブレーキ圧力低下量が不足し、
ブレーキ圧力一定保持の後、再びブレーキ弛め信
号を発生させて車輪のスキツドの回復を保証する
としても、車輪のスキツドが必要以上に進むとい
う欠点がある。

本発明は、上記従来のアンチスキツド制御回路
の欠点に鑑みてなされたものであつて、スキツド
信号に基づいて発生するブレーキ弛め信号の所定
時間を常に最適に設定するアンチスキツド制御回
路を提供することを目的とする。

以上の目的は、本発明によれば、車輪のスリツ
プ又は減速度が所定の基準量以上になるとスキツ
ド信号を発生するスキツド信号発生器と、前記ス
キツド信号が発生すると前記車輪のブレーキ圧力
を低下させる、所定時間のブレーキ弛め信号を発
生するブレーキ弛め信号発生器と、前記スキツド
信号の消滅後ブレーキ圧力を上昇させるブレーキ
上昇信号を発生するブレーキ上昇信号器とを備
え、前記ブレーキ弛め信号発生器は、先行する制
御サイクルにおける前記スキツド信号及び前記ブ
レーキ上昇信号の発生量に応じて、前記ブレーキ
弛め信号の所定時間を変更する時間設定手段を備
えていることを特徴とするアンチスキツド制御回
路、によつて達成される。

以下、本発明の詳細につき図示した実施例に基
づき説明する。

第１図は本実施例によるアンチスキツド制御回
路のブロツク図を示し、図において１は自動車の
前輪又は後輪の回転部分に装着された車輪速度セ
ンサーを表わし、車輪の回転速度に比例した周波
数の信号を発生する。この信号は車輪速度演算器
２に供給され、この演算器２から車輪速度に比例
したデジタル出力が得られ、近似車体速度発生器
６と、スリツプ信号発生器７と、車輪加減速度演
算器すなわち微分器３とに供給される。

近似車体速度発生器６は車輪速度演算器２の出
力を受け、車輪の減速度が所定の値に達するまで
は、車輪速度に等しい出力を発生し、車輪の減速
度が上記所定の値以上になると、その時点の車輪
速度を初期値として、それ以後所定の勾配で低下
する近似車体速度を発生する。近似車体速度発生
器６の出力はスリツプ信号発生器７に供給され、
こゝで車輪速度演算器２からの車輪速度と近似車
体速度とが比較され前者が後者より所定量以上小
さいときには、スリツプ率信号Ｓを発生する。こ
の所定量は例えば基準率15％として設定されてお
り、近似車体速度に対する車輪速度の百分率を
100から引いた値（スリツプ率）が基準率と比較
され、このスリツプ率が基準率より大きい場合に
スリツプ率信号を発生する。

微分器３は車輪速度演算器２の出力を受け、こ
れを時間に関し微分し、この微分出力は減速度信
号発生器５と、加速度信号発生器４とに供給され
る。減速度信号発生器５には減速度基準値（例え
ば−1.5ｇ）が設定されており、これと微分器３
の出力とが比較され、微分器３の出力、すなわち
車輪の減速度が減速度基準値より大きいときには
減速度信号発生器５は減速度信号−ｂを発生す
る。また、加速度信号発生器４には、加速度基準
値（例えば、0.5ｇ）が設定されており、これと
微分器３の出力とが比較され、微分器３の出力、
すなわち車輪の加速度が加速度基準値より大きい
ときには、発生器４は加速度信号＋ｂを発生す
る。

スリツプ信号発生器７の出力端子はアンドゲー
ト２２の入力端子及びオフ遅延タイマ１７の入力
端子に接続される。このオフ遅延タイマ１７は充
分に長い遅延時間Ｔを有し、後述するようにブレ
ーキ作用後最初に発生するスリツプ信号を判別す
る機能を有する。アンドゲート２２の出力端子は
オアゲート２５の一方の入力端子に接続され、オ
フ遅延タイマ１７の出力端子はアンドゲート２１
の一方の端子に接続される。アンドゲート２１の
出力端子はオアゲート２５の入力端子に接続され
る。

減速度信号発生器５の出力端子は上述のアンド
ゲート２１の他方の入力端子及び、オフ遅延タイ
マ１９を介してオアゲート２４の第３の入力端子
に接続される。オフ遅延タイマ１９の遅延時間
T₂は、減速度信号−ｂが消滅後、直ちにブレー
キ圧力を上昇させるのではなく、ある時間ブレー
キ圧力を一定に保持して車輪がロツクへと進むこ
とを未然に防ぐことを考慮して定められている。

なお、上述の減速度信号発生器５、スリツプ信
号発生器７、オフ遅延タイマ１７、アンドゲート
２１及びオアゲート２５によつてスキツド信号発
生器１０が構成される。

加速度信号発生器４の出力端子は上述のアンド
ゲート２２の論理否定の入力端子（〇印で示す。
以下同様）、アンドゲート２０の論理否定の入力
端子、オフ遅延タイマ１８を介してアンドゲート
２０の入力端子、及びオアゲート２４の第１の入
力端子に接続されている。アンドゲート２０の出
力端子はパルス発信器８の入力端子及びアンドゲ
ート２３の入力端子に接続され、パルス発信器８
の出力端子はアンドゲート２３の論理否定の入力
端子に接続される。加速度信号発生器４、オフ遅
延タイマ１８、パルス発信器８、オアゲート２４
及びアンドゲート２０，２３によつてブレーキ上
昇信号発生器１１が構成され、これによりブレー
キ圧力を緩上昇させるためのパルス信号が発生す
るのであるが、後述するようにアンチスキツド制
御中においてブレーキ圧力を緩上昇させるべき時
間を考慮してオフ遅延タイマ１８の遅延時間T₃
が定められている。アンドゲート２３の出力端子
は上述のオアゲート２４の第２の入力端子に接続
される。

オアゲート２４の出力端子、すなわちブレーキ
上昇信号発生器１１の出力端子は第２図に詳細が
示され、本発明に係わるブレーキ弛め信号発生器
９の一方の入力端子に接続され、また上述のオア
ゲート２５の出力端子、すなわちスキツド信号発
生器１０の出力端子は、ブレーキ上昇信号発生器
１１におけるオアゲート２４の第４の入力端子に
接続されると共にブレーキ弛め信号発生器９の他
方の入力端子に接続される。ブレーキ弛め信号発
生器９の一方の出力端子は増巾器１３を介して遮
断弁のソレノイド１５に接続され、他方の出力端
子は増巾器１４を介して排出弁のソレノイド１６
に接続される。遮断弁及び排出弁は図示せずとも
公知の構造を有し、増巾器１３，１４の出力I_N、
I_Rが共に“０”のときには図示しない車輪のホイ
ールシリンダーへのブレーキ圧力を上昇させ、共
に“１”のときにはブレーキ圧力を低下させ、出
力I_Rが“０”で出力I_Hが“１”ときにはブレーキ
圧力を一定に保持する働らきをする。

次に、第２図を参照してブレーキ弛め信号発生
器９の詳細につき説明する。

第１図に示されるブレーキ上昇信号発生器１１
におけるオアゲート２４の出力端子はブレーキ弛
め信号発生器９におけるインバータ４６の入力端
子に接続されると共に、ブレーキ弛め信号発生器
９からそのまゝ出力端子として導出され、上述し
たように増巾器１３を介して遮断弁のソレノイド
１５に接続される。他方、第１図に示されるスキ
ツド信号発生器１０におけるオアゲート２５の出
力端子はブレーキ弛め信号発生器９におけるアン
ドゲート４０の一方の入力端子に接続されると共
に、他のアンドゲート４１，４２，４５の一方の
入力端子、第１カウンタ３０のＲ（リセツト）端
子、及びインバータ４７の入力端子にも接続され
る。アンドゲート４５の出力端子はインバータを
介して第１フリツプ・フロツプ３５のＲ端子に接
続され、この出力端子は第２カウンタ３８の
PS端子に接続される。第２カウンタ３８のＱ出
力端子は上述のアンドゲート４５の論理否定の入
力端子に接続されると共に上述のアンドゲート４
１の他方の入力端子に供給される。第１フリツ
プ・フロツプ３５の出力端子は更に上述のアン
ドゲート４０の他方の入力端子に接続され、この
アンドゲート４０の出力端子はブレーキ弛め信号
発生器９の他方の出力端子として導出され、第１
図に示す増巾器１４を介して排出弁のソレノイド
１６に接続される。

上述のアンドゲート４１の出力端子は第２フリ
ツプ・フロツプ３１のＳ（セツト）端子に接続さ
れ、この出力端子及びＱ出力端子はそれぞれレ
ート・マルチプライヤー３６のＤ入力端子及びＣ
入力端子に接続される。

一方の論理否定の入力端子にスキツド信号発生
器１０の出力端子が接続された上述のアンドゲー
ト４２には上述のインバータ４６の出力端子が接
続され、その出力端子は第１カウンタ３０のCP
端子に接続される。この第１カウンタ３０は３ビ
ツトのカウンタであつて、その出力端子Q₀、Q₁，
Q₂はそれぞれアンドゲート４３の入力端子に接
続され、この出力端子は第２フリツプ・フロツプ
３１のＲ端子、第３フリツプ・フロツプ３２のＳ
端子及び上述のアンドゲート４２の他方の論理否
定の入力端子に接続される。

第３フリツプ・フロツプ３２のＱ出力端子はレ
ート・マルチプライヤー３６のＢ入力端子に接続
される。また第１カウンタ３０の３つの出力端子
のうちQ₂端子は更に第４フリツプ・フロツプ３
３のＳ端子に接続され、このＱ出力端子はレー
ト・マルチプライヤー３６のＡ入力端子に接続さ
れる。

インバータ４６の出力端子は更に第５フリツ
プ・フロツプ３４のＳ端子に接続され、このＱ出
力端子はアンドゲート４４の一方の入力端子に接
続される。このアンドゲート４４の他方の入力端
子にはレート・マルチプライヤー３６の出力端子
OUTが接続される。アンドゲート４４の出力端
子は第３カウンタ３７のCP端子に接続され、こ
のPS端子には上述のインバータ４７の出力端子
が接続される。また、このＱ出力端子は第１フリ
ツプ・フロツプ３５のＳ端子及び第３、第４及び
第５フリツプ・フロツプ３２，３３，３４のＲ端
子に接続される。

レート・マルチプライヤー３６は４ビツトで、
上述したように入力端子Ａ，Ｂ，Ｃ，Ｄを有し、
それぞれに2⁰，2¹、2²及び2³の位をもたせてい
る。第２、第３及び第４フリツプ・フロツプ３
１，３２，３３の出力により、Ｍなるデジタル値
がレート・マルチプライヤー３６にセツトされた
場合には、パルス発生器３９からそのCLK端子
にfoなる周波数のパルス列を受けると、その出力
端子OUTからｆ＝fo×Ｍ／2⁴なる周波数のパルス列 が発生し、これがアンドゲート４４の一方の入力
端子に供給されることになる。パルス発生器３９
のパルスは更に第２カウンタ３８のCP端子に供
給される。

第２カウンタ３８及び第３カウンタ３７はプリ
セツタブル・カウンタであつて、それぞれにはプ
リセツト回路５０，５２が接続され、第１フリツ
プ・フロツプ３５の出力が“０”のとき、プリ
セツト回路５０からｍなるデジタル値が第２カウ
ンタ３８にプリセツトされると共に、この第２カ
ウンタ３８はパルス発信器３９のパルス列foをカ
ウントし、また、インバータ４７の出力が“０”
のときにはプリセツト回路５２からｎなるデジタ
ル値が第３カウンタ３７にプリセツトされると共
に、この第３カウンタ３７はアンドゲート４４の
出力をカウントするように構成されている。

本発明の実施例は以上のように構成されるが、
次にこの作用につき第１図〜第３図を参照して説
明する。

今、本実施例によるアンチスキツド制御回路を
備えた自動車が等速度で走行しているものとし、
ブレーキペダルを踏み込んだとする。このブレー
キ操作開始直後では減速度信号−ｂもスリツプ信
号Ｓも未だ発生せず、第１図において、オアゲー
ト２４，２５の出力S₂及びS₁は“０”である。従
つて、ブレーキ弛め信号発生器９から増巾器１
３，１４への入力信号、すなわち増巾器１３，１
４の出力I_H及びI_Rは“０”であり、遮断弁及び排
出弁のソレノイド１５，１６は通電されない。こ
のため、ブレーキペダルの踏み込みと共に、車輪
のホイールシリンダへのブレーキ圧力Ｐは第３図
Ａに示すように上昇する。

他方、第２図において、アンドゲート４５の入
力端子への入力S₁は“０”であるので、インバー
タを介して供給される第１フリツプ・フロツプ３
５のＲ端子への入力は“１”であり、従つて、そ
の出力は“１”であつて、アンドゲート４０の
一方の入力端子に供給される。また、第１フリツ
プ・フロツプ３５の出力を受ける第２カウンタ
３８は、CP端子にパルス発信器３９からパルス
列foを供給されているが、そのPS端子への入力
が“１”であるので、これをカウントせず、Ｑ出
力は“０”である。従つて、アンドゲート４１の
入力端子への入力は“０”である。また、ノツト
ゲート４７の出力は“１”であるので、第３カウ
ンタ３７のＱ出力は“０”であり、これが第３、
第４、第５フリツプ・フロツプ３２，３３，３４
のＲ端子に供給されている。また、ノツトゲート
４６の“１”なる出力が第５フリツプ・フロツプ
３４のＳ端子に供給されているので、このＱ出力
は“１”であり、アンドゲート４４の一方の入力
端子に供給されている。このアンドゲート４４の
他方の入力端子にはレート・マルチプライヤ３６
のパルス出力が供給されており、アンドゲート４
４からこの出力が得られるが、第３カウンタ３７
のPS端子には上述したように“１”なる入力が
与えられているので、アンドゲート４４からのパ
ルスを第３カウンタ３７はカウントしない。ま
た、第１カウンタ３０のCP端子には未だパルス
列が供給されていないので、その出力Q₀、Q₁、
Q₂、はいずれも“０”であり、従つて第３、第
４フリツプ・フロツプ３２，３３のＳ端子への入
力は“０”であるので、これらのＱ出力は“０”
である。また第２フリツプ・フロツプ３１のＲ端
子への入力が“０”であり、アンドゲート４１の
出力が“０”であるので、第２フリツプ・フロツ
プ３１の出力は“１”であり、Ｑ出力は“０”
である。従つて、レート・マルチプライヤー３６
の入力端子Ａ，Ｂ，Ｃ，Ｄにはそれぞれ“０”
“０”“０”“１”なる入力が供給されており、２
進法で「1000」なるデジタル値がレート・マルチ
プライヤ３６にセツトされており、このレート・
マルチプライヤ３６からはｆ＝fo×2³／2₄なる周波 数のパルス列が発生している。

以上のような状態で、ブレーキ圧力Ｐが上昇し
て行き、時間t₁になると第３図Ｂに示すように減
速度信号−ｂが発生し、これがオフ遅延タイマ１
９を介してオアゲート２４の第３入力端子に供給
され、オアゲート２４の出力S₂は第３図Ｅに示す
ように“１”となるが、スリツプ率信号発生器７
からは未だスリツプ率信号Ｓが発生していないの
で、アンドゲート２１、従つてオアゲート２５の
出力S₁は、“０”のまゝである。このため、増巾
器１３の出力I_Hは第３図Ｇに示すように“１”と
なるが、増巾器１４の出力I_Rは“０”のまゝであ
る。従つて、第３図Ａに示すようにブレーキ圧力
Ｐは上昇から一定保持に切り換えられる。

他方、第２図においてノツトゲート４６の出力
は“０”となり、第５フリツプ・フロツプ３４の
Ｓ端子への入力が“０”となるが、セツト状態は
そのまゝ保持され、そのＱ出力は“１”のまゝで
あり、その他の素子及び回路の状態も、上述の状
態のまゝである。

以上のような状態で時間t₂になると、スリツプ
率信号発生器７から第３図Ｃに示すようにスリツ
プ率信号Ｓが発生し、これによりオアゲート２５
の出力S₁は“１”となり、またもう一方のオアゲ
ート２４の出力S₂はそのまゝ“１”の状態が継続
する。なお、スリツプ率信号発生器７から最初の
スリツプ率信号Ｓが発生すると、オフ遅延タイマ
１７の遅延時間T₁は十分に長く設定されている
ので、アンチスキツド制御中はずつとアンドゲー
ト２１の一方の入力端子への入力が“１”であ
り、以後、減速度信号発生器５から減速度信号−
ｂが発生してもオアゲート２５の出力S₁は“１”
となり、以下に述べる作用と同じ作用が生ずる。

オアゲート２４，２５の出力S₂，S₁が“１”に
なると、第２図においてアンドゲート４０の出力
が“１”となり、増巾器１３，１４の出力I_H、I_R
は共に“１”となる。従つて、ブレーキ圧力Ｐは
第３図Ａに示すように一定保持から低下に切り換
えられる。他方、ノツトゲート４７の出力は
“０”となるので、第３カウンタ３７にはプリセ
ツト回路５２からｎなるデジタル値がプリセツト
されると共に、第３カウンタ３７はレート・マル
チプライヤ３６からのｆ＝fo×８／16なる周波数の パルス列をカウント始める。このパルス列をｎ個
カウントすると、そのＱ出力は“１”となり、こ
れが第３、第４、第５フリツプ・フロツプ３２，
３３，３４のＲ端子及び第１フリツプ・フロツプ
３５のＳ端子に供給されるため、第５フリツプ・
フロツプ３４のＱ出力は“０”となり、アンドゲ
ート４４は非導通の状態になると共に、第１フリ
ツプ・フロツプ３５の出力は“０”となる。す
なわち、オアゲート２５の出力S₁が“１”となる
と共に、第１フリツプ・フロツプ３５のＲ端子へ
の入力は“０”となり、この後、ｆ＝fo×８／16な る周波数のパルス列をｎ個カウントして第３カウ
ンタ３７のＱ出力が“１”となると共に、第１フ
リツプ・フロツプ３５はセツト状態におかれ、そ
の反転出力は“０”となる。この出力はアン
ドゲート４０に供給されるので、まだオアゲート
２５の出力S₁は“１”であるが、アンドゲート４
０の出力は“０”となり、増巾器１４の出力I_Rは
“０”となりブレーキ圧力Ｐは低下から一定保持
に切り換えられる。

第１フリツプ・フロツプ３５の出力が“０”
となると共にプリセツト回路５０からｍなるデジ
タル値が第２カウンタ３８にプリセツトされ、こ
のカウンタ３８はパルス発信器３９の周波数foな
るパルス列をカウントし始める。ｍ個カウントす
ると、そのＱ出力は“１”となり、アンドゲート
４５の出力は“０”、従つて第１フリツプ・フロ
ツプ３５のＲ端子への入力は“１”となり、その
反転出力は再び“１”となる。このとき、まだ
オアゲート２５の出力S₁が“１”のまゝであるの
で、アンドゲート４０の出力は再び“１”とな
り、ブレーキ圧力Ｐは再び低下し始める。

他方、出力S₁の継続中に第２カウンタ３８の
“１”なるＱ出力はアンドゲート４１に供給され
るのでアンドゲート４１の出力は“１”となり、
第２フリツプ・フロツプ３１の出力、Ｑ出力は
それぞれ“１”“０”から“０”“１”となる。こ
れりよつて、レート・マルチプライヤ３６にセツ
トされるデジタル値は「1000」から「0100」に変
えられる。従つて、以後レート・マルチプライヤ
３６はｆ＝fo×４／16なる周波数のパルス列を発生 する。すなわち、パルス列の周波数ｆはfo×８／16 からfo×４／16に減小させられる。第３図Ａに示す ように最初のブレーキ弛め時間Ta＝ｎ÷（fo×
８／16）であつたが、上述のようにしてこれではブ レーキ弛め不足であると判断され、次のオアゲー
ト２５の出力、すなわち次のスキツド信号S₁によ
るブレーキ弛めの時間Ｔ＝ｎ÷（fo×４／16）に延長 させられる。なお、第２カウンタ３８がパルス発
信器３９のクロツクパルスfoをｍ個カウントする
前にスキツド信号S₁が消滅した場合には、アンド
ゲート４１の出力は“０”から“１”となること
はないので、レート・マルチプライヤ３６のパル
ス列の周波数はfo×８／16のまゝであり、次のスキ ツド信号S₁によるブレーキ弛めの時間ＴはTaの
まゝ変えられない。

やがて時間t₃になり、加速度信号発生器４から
第３図Ｆに示すように加速度信号＋ｂが発生する
と、これがオアゲート２４の第１入力端子及びア
ンドゲート２２の論理否定の入力端子に供給され
るので、スリツプ率信号Ｓがまだ継続している
（減速度信号−ｂはすでに消滅し点線で示すよう
にオフ遅延時間T₂も経過している）ものゝ、オ
アゲート２５の出力S₁は“０”となり、他方オア
ゲート２４の出力S₂は“１”のまゝである。従つ
て、増巾器１３，１４の出力I_H＝１、I_R＝０とな
り、ブレーキ圧力Ｐは低下から一定保持に切り換
えられる。

やがて時間t₄になると、加速度信号＋ｂは消滅
し、オアゲート２４の第１入力端子への入力は
“０”となるが（このときスリツプ率信号Ｓ、す
なわちスキツド信号S₁はすでに消滅している）、
加速度信号発生器４はアンドゲート２０の論理否
定の入力端子に、及びオフ遅延タイマ１８を介し
他方の入力端子に接続されているので、加速度信
号＋ｂが“０”になると共にアンドゲート２０の
出力が“１”となり、これがもう一つのアンドゲ
ート２３の入力端子に、及びパルス発信器８に供
給される結果、オアゲート２４からは所定の周波
数のパルス列がブレーキ上昇信号S₂として得られ
る。

ブレーキ上昇信号S₂によつて増巾器１３の出力
I_Hは第３図Ｇに示すように“１”“０”“１”“０”
をくり返し、ブレーキ圧力Ｐは第３図Ａに示すよ
うに階段状に緩上昇して行く。他方、パルス列と
してのブレーキ上昇信号S₂は第２図においてノツ
トゲート４６を介してアンドゲート４２の入力端
子（他の論理否定の入力端子への入力は“０”）
に供給されるので、第１カウンタ３０はこのパル
ス列をカウントする。

第１カウンタ３０はこのようなパルス列をカウ
ントする毎に、Q₁出力、Q₁出力及びQ₂出力は
「001」「010」「011」「100」「101」「110」「111」
と
変化し、「111」になると、すなわち７個のパルス
をカウントするとアンドゲート４３の出力は
“１”となり、これがアンドゲート４２の論理否
定の入力端子に供給されるので、８個目以後のパ
ルスは第１カウンタ３０に供給されない。アンド
ゲート４３の出力は更に第２フリツプ・フロツプ
３１のＲ端子及び第３フリツプ・フロツプ３２の
Ｓ端子にも供給されるので、第２フリツプ・フロ
ツプ３１がセツト状態にある場合にはＱ出力及び
Ｑ出力はそれぞれ反転し“１”及び“０”から
“０”及び“１”となる。また、スキツド信号S₁
の消滅と共にノツトゲート４７の出力は“１”と
なり、第３カウンタ３７のＱ出力は“０”となる
ので、第３、第４、第５フリツプ・フロツプ３
２，３３，３４のＲ端子への入力は“０”となつ
ている。従つて、アンドゲート４３の出力が
“１”になると、第３フリツプ・フロツプ３２の
Ｑ出力は“１”となり、レート・マルチプライヤ
３６のＢ端子への入力が“１”となる。また、す
でに４個のパルスをカウントしたときに第１カウ
ンタ３０のQ₂出力は“１”となつているので、
このQ₂出力が与えられる第４フリツプ・フロツ
プ３３のＱ出力は“１”となつており、これがレ
ート・マルチプライヤ３６のＡ入力端子に供給さ
れている。結局、第１カウンタ３０が７個のパル
スをカウントした場合には、レート・マルチプラ
イヤ３６には「1011」（10進法では“11”）なるデ
ジタル値がセツトされることになる。また、第１
カウンタ３０のパルスカウント数が３個以下の場
合には、アンドゲート４３の出力は“０”のまゝ
であり、そのQ₂出力も未だ“０”であるので、
第２、第３、第４フリツプ・フロツプ３１，３
２，３３のＱまたは出力は変化せず、レート・
マルチプライヤ３６へのセツト値は変化しない。
また、第１カウンタ３０のパルスカウント数が４
個及至６個の場合には、アンドゲート４３の出力
は“０”であるが、第１カウンタ３０のQ₂出力
が“１”であるので、第２フリツプ・フロツプ３
１がセツト状態にあるかリセツト状態にあるかに
応じて、レート・マルチプライヤ３６へのセツト
値は「0101」（10進法では“５”）か「1001」（10
進法では“９”）となる。

第１カウンタ３０及び第２、第３、第４フリツ
プ・フロツプ３１，３２，３３はレート・マルチ
プライヤ３６に対して以上のような働らきをする
のであるが、図示した例ではパルス列としてのブ
レーキ上昇信号S₂を４個カウントして、時間t₅に
なると減速度信号発生器５から第３図Ｂに示すよ
うに減速度信号−ｂが発生し、オアゲート２４，
２５の出力S₂、S₁いずれも“１”となり、増巾器
１３，１４の出力I_H、I_Rは“１”となる。従つ
て、ブレーキ圧力Ｐは緩上昇から低下に切り換え
られる。

オアゲート２５の出力S₁、すなわちスキツド信
号S₁は第２図において、ノツトゲート４７に供給
され、第３カウンタ３７のPS端子への入力は
“０”となるので、第３カウンタ３７はレート・
マルチプライヤ３６のｆ＝fo×５／16なる周波数の パルス列をアンドゲート４４を介してカウントし
始める。そしてｎ個カウントすると、第３カウン
タ３７のＱ出力は“１”となり、これが第５フリ
ツプ・フロツプ３４のＲ端子に供給されるので、
そのＱ出力は“０”となり、アンドゲート４４は
非導通の状態になると共に、第１フリツプ・フロ
ツプ３５の出力は“０”となり、これがアンド
ゲート４０の一方の入力端子に供給されるので、
アンドゲート４０の出力、すなわち増巾器１４の
出力I_Rは“０”となつて、ブレーキ圧力Ｐは低下
から一定保持に切り換えられる。

以上のようにして、時間t₅での減速度信号−ｂ
の発生と共にブレーキ弛め信号（I_H＝１、I_R＝
１）が発生するのであるが、このブレーキ弛め信
号時間Tb＝ｎ÷（fo×５／16）である。すでに述べ たように最初のブレーキ弛め時間Ta＝ｎ÷（fo×
８／16）であるので、時間t₅からのブレーキ弛め時 間Tbは最初に比べ8/5倍長くなつている。すなわ
ち、この場合時間t₅までの先行する制御サイクル
におけるスキツド信号及びブレーキ上昇信号の発
生量に応じて、ブレーキ弛め信号発生の所定時間
を長めに変更している。このようにして、本実施
例によれば、より早く最適なスキツド状態が得ら
れることになる。

以上の説明では、最初のブレーキ弛め信号を生
じさせるスキツド信号S₁の継続時間に応じて、レ
ート・マルチプライヤ３６のパルス列の周波数ｆ
はfo×８／16からfo×４／16に設定され、更にブレーキ 上昇パルス信号S₂の発生パルス回数に応じてレー
ト・マルチプライヤ３６のパルス列の周波数はfo
×４／16からfo×５／16に設定された。すなわち、ブレ ーキ上昇パルス信号S₂の発生パルス回数により、
ブレーキ弛め時間Ｔはｎ÷（fo×４／16）から、ｎ÷ （fo×５／16）に若干小さくして微調整されたことに なる。（前述したように、第１カウンタ３０のパ
ルスカウント数が３以下であればブレーキ弛め時
間Ｔはｎ÷（fo×４／16）のまゝである。）これによ り、極めてきめ細かくブレーキ弛め時間Ｔが設定
され、理想的なアンチスキツド制御に近づくこと
ができる。

以上のようにして時間t₅のブレーキ弛め時間
Tbが得られるのであるが、この時間Tbの経過
後、第２図において第２カウンタ３８はパルス発
信器３９のパルスfoをカウントし始める。然る
に、このカウンタ３８がｍ個のパルスをカウント
する前にスキツド信号S₁は消滅し、加速度信号＋
ｂが発生する。すなわち、第２図においてアンド
ゲート４０，４５の入力端子への入力が“０”と
なり、第２カウンタ３８はカウントを停止すると
共に、アンドゲート４０の出力は第２カウンタ３
８のパルスカウント開始後、“１”となることな
く“０”の状態を続行する。従つて、ブレーキ圧
力Ｐは時間t₅の後、Tb時間低下し、以後加速度
信号＋ｂが消滅する時間t₅まで一定である。な
お、スリツプ率信号Ｓが減速度信号−ｂの発生
後、図示したように発生するが、加速度信号＋ｂ
の消滅前にすでに消滅している。以後、前述した
ような作用が繰り返され、自動車に所望の走行速
度が得られると、または自動車が停止するとアン
チスキツド制御は終了する。なお、スキツド信号
S₁の発生と共に、第１カウンタ３０はリセツトさ
れ、加速度信号＋ｂの消滅後、ブレーキ上昇パル
ス信号S₂を１からカウントし始める。

以上述べたように、本実施例ではレート・マル
チプライヤ３６のセツト値Ｍを「0100」、「0101」
「0111」「1000」「1001」「1011」、すなわち10進法
では“４”“５”“７”“８”“９”“11”のいづれ
かに、スキツド信号S₁及びブレーキ上昇信号S₂の
発生時間に応じて設定され、このセツト値Ｍに比
例する周波数ｆ＝fo×Ｍ／16のパルス列をレート・ マルチプライヤ３６から第３カウンタ３７に供給
し、このカウンタ３７がそのプリセツト値ｎに等
しい数のパルスをカウントしたときに出力“１”
を発生させるようにして、ブレーキ弛め時間Ｔ＝
ｎ÷（fo×Ｍ／16）を設定している。すなわち、スキ ツド信号S₁（減速度信号−ｂ又はスリツプ率信号
Ｓ）がどの位継続しているか、及びブレーキ上昇
信号S₅（所定周波数のパルス）がどの位継続して
いるかを常に検出しながら、換言すればブレーキ
のかけ過ぎか、ブレーキ不足かを常に検知しなが
ら、ブレーキを弛める時間を設定しているので、
車輪は常に安定した最適のスキツド状態におか
れ、ブレーキ距離は従来より一段と短かくするこ
とができる。

なお、以上の説明では、第３図Ｂ，Ｃ，Ｄ，Ｅ
及びＦに示すようなタイミングで減速度信号−
ｂ、スリツプ率信号Ｓ、スキツド信号S₁、ブレー
キ上昇信号S₂、及び加速度信号＋ｂが発生する場
合につき作用が説明されたが、これに限ることな
くすべての場合に以上のアンチスキツド制御回路
が上述の作用効果を奏するものである。

例えば、第２カウンタ３８がパルスfoをｍ個カ
ウントする前にスキツド信号S₂が消滅し、第１カ
ウンタ３０がブレーキ上昇パルス信号S₂を７個カ
ウントした場合には、レート・マルチプライヤ３
６のセツト値Ｍは「1011」（10進法では“11”）と
なり、レート・マルチプライヤ３６の出力パルス
の周波数はfo×８／16からfo×11／16となりブレーキ弛 め時間Ｔは一段と短かくされる。すなわち、この
場合にはブレーキ過大と判断され、これに対応す
るブレーキ弛め時間Ｔが設定される。

以上、本発明の実施例につき説明したが、勿
論、本発明はこれに限定されることなく、本発明
の技術的思想に基いて、種々の変形が可能であ
る。

例えば、以上の実施例では、スリツプ信号発生
器７では基準率15％が設定されたが、これに代え
て基準値、例えば15Km／ｈが設定されたスリツプ
信号発生器が用いられてもよい。この場合には、
車輪速度が近似車体速度より基準値（15Km／ｈ）
以上、低下するとスリツプ値信号を発生し、これ
によりブレーキ圧力は制御させられる。すなわ
ち、本発明では、近似車体速度に対する車輪速度
の所定の量とは、スリツプ率又はスリツプ値を意
味するものである。

また以上の実施例では車輪速度センサー１が自
動車の前輪または後輪の回転部分に装着された
が、勿論、四輪すべてに装着されるように構成し
てもよく、また両後輪の平均車輪速度が得られる
ようプロペラシヤフトに設けてもよい。本発明は
勿論自動二輪車にも適用可能である。

また、以上の実施例では、３ビツトの第１カウ
ンタ３０、４ビツトのレート・マルチプライヤ３
６、このマルチプライヤ３６のセツト用に３個の
フリツプ・フロツプ３１，３２，３３が用いられ
たが、勿論、これらに限定されることなく、必要
とする制御精度に応じて第１カウンタ３０及びレ
ート・マルチプライヤ３６のビツト数、このマル
チプライヤ３６のセツト用のフリツプ・フロツプ
の数を定めることができる。

以上述べたように本発明のアンチスキツド制御
回路は、先行する制御サイクルにおけるスキツド
信号及びブレーキ上昇信号の発生量に応じて、ブ
レーキ弛め信号発生の所定時間を変更するように
したので、そのブレーキ弛め信号発生の所定時間
を常に最適に設定することができ、簡単な構成に
かゝわらず従来に比べて車輪のスキツド状態を常
に最適な状態においてブレーキ距離を更に小さく
するという効果を奏するものである。

【図面の簡単な説明】

第１図は本発明の実施例によるアンチスキツド
制御回路のブロツク図、第２図は同回路の一部の
詳細なブロツク図、及び第３図は同回路の作用を
説明するためのタイムチヤートである。 なお、図面において、１……車輪速度センサ
ー、２……車輪速度演算器、３……車輪加減速度
演算器、５……減速度信号発生器、７……スリツ
プ率信号発生器、９……ブレーキ弛め信号発生
器、１０……スキツド信号発生器、１１……ブレ
ーキ上昇信号発生器、３０……第１カウンタ、３
１〜３５……フリツプ・フロツプ、３６……レー
ト・マルチプライヤ、３７……第３カウンタ、３
８……第２カウンタ、３９……パルス発信器。

Claims (1)

【特許請求の範囲】
1. １ 車輪のスリツプ又は減速度が所定の基準量以
   上になるとスキツド信号を発生するスキツド信号
   発生器と、前記スキツド信号が発生すると前記車
   輪のブレーキ圧力を低下させる、所定時間のブレ
   ーキ弛め信号を発生するブレーキ弛め信号発生器
   と前記スキツド信号の消滅後、ブレーキ圧力を上
   昇させるブレーキ上昇信号を発生するブレーキ上
   昇信号発生器とを備え、前記ブレーキ弛め信号発
   生器は、先行する制御サイクルにおける前記スキ
   ツド信号及び前記ブレーキ上昇信号の発生量に応
   じて、前記ブレーキ弛め信号発生の所定時間を変
   更する時間設定手段を備えていることを特徴とす
   るアンチスキツド制御回路。