JPH0133045B2 - - Google Patents
Info
- Publication number
- JPH0133045B2 JPH0133045B2 JP56112487A JP11248781A JPH0133045B2 JP H0133045 B2 JPH0133045 B2 JP H0133045B2 JP 56112487 A JP56112487 A JP 56112487A JP 11248781 A JP11248781 A JP 11248781A JP H0133045 B2 JPH0133045 B2 JP H0133045B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- turned
- output
- differential amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002265 prevention Effects 0.000 claims description 11
- 230000035939 shock Effects 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、電源の投入時ならびにしや断時に発
生するシヨツク音をミユーテイングをかけること
により効果的に低減することができ、特に半導体
集積回路化に好適なシヨツク音防止回路を提供す
るものである。DETAILED DESCRIPTION OF THE INVENTION The present invention can effectively reduce the shock noise generated when power is turned on and off by muting, and is particularly suitable for preventing shock noise in semiconductor integrated circuits. It provides a circuit.
第1図は、従来広く用いられているシヨツク音
防止回路のブロツク図を示すものである。図にお
いて、2は入力インピーダンスが大きくかつ電圧
利得の大きい差動増幅回路、5,6,7および1
2は差動増幅回路のDCバイアス点を与えるバイ
アス回路用の抵抗およびコンデンサ、3はコント
ロール回路により導通又はしや断することのでき
る電子スイツチ、4は電源オンオフ時に電子スイ
ツチ3を導通させ、一方通常動作時には電子スイ
ツチをしや断させるためのコントロール回路であ
る。 FIG. 1 shows a block diagram of a shock noise prevention circuit that has been widely used in the past. In the figure, 2 is a differential amplifier circuit with large input impedance and large voltage gain, 5, 6, 7 and 1.
2 is a resistor and a capacitor for a bias circuit that provides a DC bias point for the differential amplifier circuit; 3 is an electronic switch that can be turned on or off by a control circuit; 4 is an electronic switch that makes the electronic switch 3 conductive when the power is turned on or off; This is a control circuit that turns off the electronic switch during normal operation.
なお点線枠26内の回路部分は、たとえばシリ
コン基板内へ1体的に集積回路化されうる部分で
あり、この場合には18〜22は半導体集積回路
の外部端子となる。また抵抗8〜10、コンデン
サ11,12,14は外付素子であり、入出力端
子は1,17である。 Note that the circuit portion within the dotted line frame 26 is a portion that can be integrally integrated into a silicon substrate, for example, and in this case, 18 to 22 become external terminals of the semiconductor integrated circuit. Further, resistors 8 to 10 and capacitors 11, 12, and 14 are external elements, and input/output terminals are 1 and 17.
第1図のシヨツク音低減回路の動作を説明す
る。電源オン、オフ時、差動増幅回路2の出力端
子19の電圧が、時間的に急激に変化し、これが
シヨツク音の原因となるが、第1図の回路では、
この期間スイツチ3を導通させることにより、出
力端子19の波形が後段の回路に伝わることを防
ぎ、シヨツク音を効果的に低減することができ
る。ところで、コンデンサー14は差動増幅回路
2のDCバイアス点がスイツチ3を導通させた時
の電圧すなわち接地点の電位と異なるために設け
られている。従来のシヨツク音防止回路では、こ
のコンデンサー14が不可欠であり、このために
シヨツク音防止回路を付けることにより、入出力
端子が増えることになる。このため、回路を半導
体集積回路化する場合、外部端子の増加を招く。 The operation of the shock noise reduction circuit shown in FIG. 1 will be explained. When the power is turned on and off, the voltage at the output terminal 19 of the differential amplifier circuit 2 changes rapidly over time, which causes shock noise, but in the circuit shown in FIG.
By making the switch 3 conductive during this period, the waveform at the output terminal 19 can be prevented from being transmitted to the subsequent circuit, and the shock noise can be effectively reduced. By the way, the capacitor 14 is provided because the DC bias point of the differential amplifier circuit 2 is different from the voltage when the switch 3 is turned on, that is, the potential of the ground point. In the conventional shock noise prevention circuit, this capacitor 14 is essential, so by adding the shock noise prevention circuit, the number of input/output terminals increases. Therefore, when the circuit is integrated into a semiconductor circuit, the number of external terminals increases.
本発明によれば、入出力端子数を増すことな
く、効果的に電源オン、オフ時のシヨツク音を低
減することができる。以下、本発明のシヨツク音
低減回路について説明する。第2図は本発明によ
るシヨツク音低減回路のブロツク図を示したもの
である。第1図と同様に、点線枠34で囲まれた
部分は例えば半導体集積回路化されうる部分であ
り、それ以外の素子は外付け部品とされるもので
ある。第2図において、2は第1図と同様の差動
増幅回路、抵抗5,6,7および12は第1図と
同様のバイアス回路用の抵抗およびコンデンサで
ある。また、3,32はコントロール回路31に
より、導通又はしや断することのできる電子スイ
ツチ、なおコントロール回路31は電源オン、オ
フ時にはスイツチ3を導通させるとともに、スイ
ツチ32をしや断させ、一方、通常動作時には、
スイツチ3をしや断、スイツチ32を導通させる
よう制御動作を実行する。ところで、差動増幅回
路2の出力は、第1図とは異なり、コントロール
回路31で制御される電子スイツチ32を経て外
部端子33に接続される。また第1図に示したの
と同様な抵抗6,7による電圧分岐点15からの
配線を外部端子33に1端が接続される電子スイ
ツチ3の他端に接続し、さらに、この電子スイツ
チ3のオン、オフもコントロール回路31で制御
する。第2図の外部回路素子からは第1図の抵抗
10に相当するものを省略することができ、回路
を半導体集積回路化したときに外部端子となる端
子部分は20,21,22,23と4つの端子と
なり、従来に比べて1つ少なくすることができ
る。次に本発明のシヨツク音防止回路の動作につ
いて説明する。 According to the present invention, it is possible to effectively reduce the shock noise when the power is turned on and off without increasing the number of input/output terminals. The shock noise reduction circuit of the present invention will be explained below. FIG. 2 shows a block diagram of a shock noise reduction circuit according to the present invention. Similar to FIG. 1, the portion surrounded by the dotted line frame 34 is a portion that can be made into a semiconductor integrated circuit, for example, and the other elements are external components. In FIG. 2, 2 is a differential amplifier circuit similar to that in FIG. 1, and resistors 5, 6, 7, and 12 are resistors and capacitors for a bias circuit similar to those in FIG. Further, 3 and 32 are electronic switches that can be turned on or off by the control circuit 31. When the power is turned on or off, the control circuit 31 makes the switch 3 conductive and turns off the switch 32, and on the other hand, During normal operation,
A control operation is executed to turn off the switch 3 and turn on the switch 32. Incidentally, unlike in FIG. 1, the output of the differential amplifier circuit 2 is connected to an external terminal 33 via an electronic switch 32 controlled by a control circuit 31. Further, a wiring from the voltage branch point 15 with resistors 6 and 7 similar to that shown in FIG. 1 is connected to the other end of the electronic switch 3 whose one end is connected to the external terminal 33, The control circuit 31 also controls the on/off state. The resistor 10 in FIG. 1 can be omitted from the external circuit elements in FIG. There are now four terminals, one less than the conventional one. Next, the operation of the shock noise prevention circuit of the present invention will be explained.
本発明のシヨツク音防止回路では、従来の例と
異なりスイツチ3の導通時における出力端子33
のDCバイアスが差動増幅回路2の出力DCバイア
スと等しいため、スイツチ3と32の切換時に出
力電圧の変化がなく、従つて、コンデンサにより
差動増幅回路2の出力とスイツチ3の配線間を直
流的に切断する必要がない。一方、電源オン、オ
フ時には、DCバイアス回路の電圧がスイツチ3
を通じて出力されるが、この電圧は、コンデンサ
12と抵抗6,7の時定数によりゆつくり変化す
るため、電源オン、オフ時のシヨツク音を低減す
ることができる。このように、本発明のシヨツク
音防止回路では、これを半導体集積回路化したと
き外部端子となる入出力端子部の数を増加させる
ことなく効果的に電源オン、オフ時のシヨツク音
を低減することができる。 In the shock noise prevention circuit of the present invention, unlike the conventional example, when the switch 3 is conductive, the output terminal 33
Since the DC bias of the differential amplifier circuit 2 is equal to the output DC bias of the differential amplifier circuit 2, there is no change in the output voltage when switches 3 and 32 are switched. There is no need for direct current cutting. On the other hand, when the power is turned on or off, the voltage of the DC bias circuit is
This voltage changes slowly depending on the time constants of the capacitor 12 and the resistors 6 and 7, so it is possible to reduce the shock noise when the power is turned on and off. In this way, the shock noise prevention circuit of the present invention effectively reduces the shock noise when the power is turned on and off without increasing the number of input/output terminals that become external terminals when it is implemented as a semiconductor integrated circuit. be able to.
第3図に本発明の具体的回路例を示す。第3図
において、点線で囲まれたブロツク35は第2図
のバイアス回路に相当する回路、ブロツク36は
第2図の差動増幅回路に相当する回路、ブロツク
37は第3図のスイツチ3に相当するクランプ回
路、ブロツク38は第2図のコントロール回路3
1に相当する回路であり、以下、回路動作につい
て説明する。 FIG. 3 shows a specific circuit example of the present invention. In FIG. 3, a block 35 surrounded by a dotted line corresponds to the bias circuit in FIG. 2, a block 36 corresponds to the differential amplifier circuit in FIG. 2, and a block 37 corresponds to the switch 3 in FIG. The corresponding clamp circuit, block 38, is the control circuit 3 of FIG.
This circuit corresponds to No. 1, and the circuit operation will be described below.
バイアス回路35はその出力DC電圧として
VCC・R2/(R1+R2)を発生し、かつ外部容量1
2により長い時定数をもつている。 The bias circuit 35 as its output DC voltage
V CC・R 2 /(R 1 + R 2 ) and external capacitance 1
2 has a longer time constant.
差動増幅回路36は演算増幅器にしばしば用い
られる回路であり、定電流源を形成するトランジ
スタQ1,Q10をオン・オフすることにより、スイ
ツチ32の機能も合わせ持たせることができる。 The differential amplifier circuit 36 is a circuit often used in operational amplifiers, and can also have the function of the switch 32 by turning on and off transistors Q 1 and Q 10 forming constant current sources.
クランプ回路37は増幅器の出力をバイアス回
路の電位にクランプする回路であり、電源オン時
にはトランジスタQ13,Q14が動作し、またオフ
時にはトランジスタQ16,Q17が動作する。 The clamp circuit 37 is a circuit that clamps the output of the amplifier to the potential of the bias circuit, and transistors Q 13 and Q 14 operate when the power is on, and transistors Q 16 and Q 17 operate when the power is off.
コントロール回路38は、前記差動増幅回路3
6の定電流源用トランジスタおよびクランプ回路
37をコントロールしており、電圧分岐点の電圧
VZについてVZ<2VDの場合、電源オン時に相当
し、回路ブロツク36,37のQ13,Q14がオン
し、Q1,Q10,Q16,Q17がオフする。 The control circuit 38 includes the differential amplifier circuit 3
It controls the constant current source transistor 6 and the clamp circuit 37, and the voltage at the voltage branch point
When V Z <2V D , this corresponds to when the power is turned on, and Q 13 and Q 14 of circuit blocks 36 and 37 are turned on, and Q 1 , Q 10 , Q 16 and Q 17 are turned off.
2VD<VZ<VCC−2VDの場合、通常動作時に相
当し、Q1,Q10がオンし、Q13,Q14,Q16,Q17が
オフする。 When 2V D < V Z < V CC -2V D , this corresponds to normal operation, with Q 1 and Q 10 turned on and Q 13 , Q 14 , Q 16 and Q 17 turned off.
次に、VZ>VCC−2VDの場合、電源オフ時に相
当し、Q16,Q17がオンし、Q1,Q10,Q13,Q14が
オフとなることにより、電源オン、オフ時には、
バイアス回路の電位が出力され、通常動作時に
は、差動造幅器の出力がそのまゝ出力される。 Next, when V Z > V CC -2V D , this corresponds to when the power is turned off, and Q 16 and Q 17 are turned on and Q 1 , Q 10 , Q 13 and Q 14 are turned off, so the power is turned on and When off,
The potential of the bias circuit is output, and during normal operation, the output of the differential amplifier is output as is.
以上説明したように、本発明のシヨツク音防止
回路は、電源オン、オフ時に差動増幅器の出力が
出力端子に出力されることを阻止してシヨツク音
の発生を防止する効果を奏し、しかも、従来の回
路にくらべて端子部の数が削減された構成となつ
ているため、回路を半導体集積回路化するにあた
つて特に好適である。 As explained above, the shock noise prevention circuit of the present invention has the effect of preventing the output of the differential amplifier from being output to the output terminal when the power is turned on or off, thereby preventing the generation of shock noise. Since the structure has a reduced number of terminal sections compared to conventional circuits, it is particularly suitable for converting the circuit into a semiconductor integrated circuit.
第1図は従来のシヨツク音防止回路例を示すブ
ロツク図、第2図は本発明のシヨツク音防止回路
の一実施例を示すブロツク図、第3図は本発明の
シヨツク音防止回路の具体的な回路構成を示す図
である。
1……入力端子、2……差動増幅回路、3,3
2……スイツチ、31……コントロール回路、
5,6,7……DCバイアス回路用抵抗、8〜1
0……抵抗、11,12,14……コンデンサ、
15……電圧分圧点、17……出力端子、18〜
22,33……端子。
FIG. 1 is a block diagram showing an example of a conventional shock noise prevention circuit, FIG. 2 is a block diagram showing an embodiment of the shock noise prevention circuit of the present invention, and FIG. 3 is a specific example of the shock noise prevention circuit of the present invention. FIG. 2 is a diagram showing a circuit configuration. 1...Input terminal, 2...Differential amplifier circuit, 3, 3
2...Switch, 31...Control circuit,
5, 6, 7...Resistance for DC bias circuit, 8-1
0...Resistance, 11,12,14...Capacitor,
15... Voltage division point, 17... Output terminal, 18~
22, 33...terminal.
Claims (1)
ンオフ時に徐々に変化する時定数を有し、所定の
電圧を発生する電圧発生部と、同電圧発生部の出
力が印加されて動作するコントロール回路と、同
コントロール回路で制御されてスイツチ動作する
第1および第2のスイツチ手段を備えるととも
に、前記第1のスイツチ手段が前記差動増幅器の
出力発生点と出力端子との間に配設され、前記第
2のスイツチ手段が前記電圧発生部の出力発生点
と前記出力端子との間に配設され、さらに、前記
差動増幅器の一方の入力端子が前記電圧発生部に
接続されてなり、前記コントロール回路が、電源
のオンオフ時には、前記第1および第2のスイツ
チ手段をそれぞれ遮断および導通させ、また、通
常動作時には、前記第1および第2のスイツチ手
段をそれぞれ導通および遮断させる制御動作を実
行することを特徴とするシヨツク音防止回路。1. A differential amplifier that amplifies the input signal, a voltage generator that has a time constant that gradually changes when the power is turned on and off and generates a predetermined voltage, and a control circuit that operates when the output of the voltage generator is applied. and first and second switch means that operate as a switch under the control of the control circuit, and the first switch means is disposed between an output generation point and an output terminal of the differential amplifier, The second switch means is disposed between the output generation point of the voltage generation section and the output terminal, and further, one input terminal of the differential amplifier is connected to the voltage generation section, A control circuit executes a control operation that disconnects and conducts the first and second switch means, respectively, when the power is turned on and off, and conducts and disconnects the first and second switch means, respectively, during normal operation. A shot noise prevention circuit characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56112487A JPS5813003A (en) | 1981-07-17 | 1981-07-17 | Shock sound preventing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56112487A JPS5813003A (en) | 1981-07-17 | 1981-07-17 | Shock sound preventing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5813003A JPS5813003A (en) | 1983-01-25 |
JPH0133045B2 true JPH0133045B2 (en) | 1989-07-11 |
Family
ID=14587867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56112487A Granted JPS5813003A (en) | 1981-07-17 | 1981-07-17 | Shock sound preventing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5813003A (en) |
-
1981
- 1981-07-17 JP JP56112487A patent/JPS5813003A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5813003A (en) | 1983-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
JP3002555B2 (en) | Signal processing device | |
US5406636A (en) | Signal processing device | |
JPH045289B2 (en) | ||
EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
JPH0472401B2 (en) | ||
EP0508636A2 (en) | Analog-to-digital converter comparator circuit | |
JP2528091B2 (en) | Integrated circuit | |
EP0375998A2 (en) | Low power transient suppressor circuit | |
JPH0133045B2 (en) | ||
EP0043699B1 (en) | Operational amplifier | |
EP0486837B1 (en) | High speed low offset CMOS amplifier with power supply noise isolation | |
JPS6048605A (en) | Muting circuit | |
JPH0519323B2 (en) | ||
JPH0630422B2 (en) | Electronic switch | |
JP2747335B2 (en) | Amplifier device for amplifying digital signals | |
JP2967433B2 (en) | Switch circuit | |
JP2973654B2 (en) | Static auxiliary relay circuit | |
SU1676065A1 (en) | Operational amplifiers based on cmos transistors | |
JP2976439B2 (en) | Multi-gain amplifier | |
JPH0374534B2 (en) | ||
SU1246333A1 (en) | Amplifier with controlled gain factor | |
JP2982256B2 (en) | Waveform correction circuit | |
JPH0453065Y2 (en) | ||
JPH0332098Y2 (en) |