JPH01318266A - 可変容量ダイオード - Google Patents
可変容量ダイオードInfo
- Publication number
- JPH01318266A JPH01318266A JP15085688A JP15085688A JPH01318266A JP H01318266 A JPH01318266 A JP H01318266A JP 15085688 A JP15085688 A JP 15085688A JP 15085688 A JP15085688 A JP 15085688A JP H01318266 A JPH01318266 A JP H01318266A
- Authority
- JP
- Japan
- Prior art keywords
- region
- area
- ion
- semi
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、超階段接合を有するプレーナ構造の可変容量
ダイオードに関する。
ダイオードに関する。
〔従来の技術及び発明が解決しようとする課題〕従来の
可変容量ダイオードの製造方法には、イオン打ち込み方
法、連続的エピタキシャル成長方法、または集束イオン
ビーム装置によりプレーナ構造に形成する方法等がある
。
可変容量ダイオードの製造方法には、イオン打ち込み方
法、連続的エピタキシャル成長方法、または集束イオン
ビーム装置によりプレーナ構造に形成する方法等がある
。
また、可変容量ダイオードは、印加電圧のみでなく、超
階段接合にして遷移領域のドーピング濃度を変化させる
ことによって、より広範囲の容量変化が得られる。
階段接合にして遷移領域のドーピング濃度を変化させる
ことによって、より広範囲の容量変化が得られる。
しかし、イオン打ち込み方法では、ドープにばらつきが
生じるため、垂直構造のダイオードに超階段接合を設け
ることはできない。また、エピタキシャル成長方法を用
いた場合、超階段接合は形成できるが、集積回路の場合
、半導体ウェハ上にて可変容量ダイオードを形成する領
域のみでエピタキシャル成長を行うには、複雑で精巧な
技術が必要となる。
生じるため、垂直構造のダイオードに超階段接合を設け
ることはできない。また、エピタキシャル成長方法を用
いた場合、超階段接合は形成できるが、集積回路の場合
、半導体ウェハ上にて可変容量ダイオードを形成する領
域のみでエピタキシャル成長を行うには、複雑で精巧な
技術が必要となる。
さらに、特開昭６２−１５９４７４号では、上部に第１
のメタライズコンタクトが堆積され、かつｎ型に高濃度
にドープされた第１領域と、上部に第２のメタライズコ
ンタクトが堆積され、かつ高濃度にドープされた第２領
域とが半導体材料からなる基板上に形成されたプレーナ
構造で超階段接合を備えた可変容量ダイオードが開示さ
れている。即ち、集束イオンビームのドーズ量を５Ｘ１
０”イオンＣ１１−２から５Ｘ１０Ｉ３イオンｅ１１−
２まで増加させ、前記２領域と同一平面内の遷移領域の
ドーピング濃度を、第１領域近傍では比較的低く、また
第２領域近傍では比較的高くなるようにして超階段接合
を備えたプレーナ構造を実現している。しかし、ウェハ
面内でドーピング濃度を連続的に変化させることは、通
常のイオン注入装置の技術では不可能である。一方、集
束イオンビーム装置はウェハ面内でドーピング濃度を連
続的に変化させることはできるが、装置が高価であると
いう問題がある。
のメタライズコンタクトが堆積され、かつｎ型に高濃度
にドープされた第１領域と、上部に第２のメタライズコ
ンタクトが堆積され、かつ高濃度にドープされた第２領
域とが半導体材料からなる基板上に形成されたプレーナ
構造で超階段接合を備えた可変容量ダイオードが開示さ
れている。即ち、集束イオンビームのドーズ量を５Ｘ１
０”イオンＣ１１−２から５Ｘ１０Ｉ３イオンｅ１１−
２まで増加させ、前記２領域と同一平面内の遷移領域の
ドーピング濃度を、第１領域近傍では比較的低く、また
第２領域近傍では比較的高くなるようにして超階段接合
を備えたプレーナ構造を実現している。しかし、ウェハ
面内でドーピング濃度を連続的に変化させることは、通
常のイオン注入装置の技術では不可能である。一方、集
束イオンビーム装置はウェハ面内でドーピング濃度を連
続的に変化させることはできるが、装置が高価であると
いう問題がある。
本発明はこのような問題を解決するためになされたもの
であって、通常のイオン注入装置によって超階段接合を
実現し得るプレーナ構造の可変容量ダイオードの提供を
目的とする。
であって、通常のイオン注入装置によって超階段接合を
実現し得るプレーナ構造の可変容量ダイオードの提供を
目的とする。
本発明の可変容量ダイオードは、上部に第１のメタライ
ズコンタクトが堆積され、ｎ＋型に高濃度にドープされ
た第１領域と、上部に第２のメタライズコンタクトが堆
積され、高濃度にドープされた第２領域とが半導体材料
からなる基板上に平行に形成されたプレーナ構造をなし
、両領域間にてドープされた遷移領域により、超階段接
合をなす可変容量ダイオードであって、前記遷移領域は
、ドーピング面積が第１領域近傍で比較的狭く、また第
２領域近傍で比較的広いことを特徴とする。
ズコンタクトが堆積され、ｎ＋型に高濃度にドープされ
た第１領域と、上部に第２のメタライズコンタクトが堆
積され、高濃度にドープされた第２領域とが半導体材料
からなる基板上に平行に形成されたプレーナ構造をなし
、両領域間にてドープされた遷移領域により、超階段接
合をなす可変容量ダイオードであって、前記遷移領域は
、ドーピング面積が第１領域近傍で比較的狭く、また第
２領域近傍で比較的広いことを特徴とする。
本発明の可変容量ダイオードは、第２領域側に逆バイア
ス電圧を印加すると空乏層の幅が遷移領域方向へ広がり
、容量が減少する。また、遷移領域のドーピング面積を
第２領域に近づくにつれて広くして階段接合となし、大
きな容量変化を得る。
ス電圧を印加すると空乏層の幅が遷移領域方向へ広がり
、容量が減少する。また、遷移領域のドーピング面積を
第２領域に近づくにつれて広くして階段接合となし、大
きな容量変化を得る。
以下、本発明をその実施例を示す図面に基づき詳述する
。第１図は本発明に係る接合型の可変容量ダイオードの
構造を示す模式的断面図、第２図はその模式的平面図で
ある。図中１は、ＧａＡｓ等のｍ−ｖ族化合物またはＳ
ｉからなる半絶縁性基板である。半絶縁性基板１上には
、ＳｅまたはＳｉの選択イオン注入によりｎ＋領域２及
び遷移領域としてのｎ領域３が形成される。ｎ＋領域２
は、その−部が半絶縁性領域１ａに接しており、ｎ領域
３の平面積は、ｎ＋領域２から遠ざかるにつれて広くな
るように設定されている。これらｎ＋領域２及びｎ領域
３と同一平面内に、Ｍｇの選択イオン注入によりｐ＋領
域４が形成され、ｐ＋領域４はｎ領域３のみに接してい
る。ｎ＋領域２には、オーミックコンタクトとして、Ａ
ｕ／Ｎｉ／Ａｕ−Ｇｅを堆積したメタライズコンタクト
５が設けられ、またｐ＋領域４には、オーミックコンタ
クトとして、Ａｕ−Ｚｎを堆積したメタライズコンタク
ト６が設けられている。
。第１図は本発明に係る接合型の可変容量ダイオードの
構造を示す模式的断面図、第２図はその模式的平面図で
ある。図中１は、ＧａＡｓ等のｍ−ｖ族化合物またはＳ
ｉからなる半絶縁性基板である。半絶縁性基板１上には
、ＳｅまたはＳｉの選択イオン注入によりｎ＋領域２及
び遷移領域としてのｎ領域３が形成される。ｎ＋領域２
は、その−部が半絶縁性領域１ａに接しており、ｎ領域
３の平面積は、ｎ＋領域２から遠ざかるにつれて広くな
るように設定されている。これらｎ＋領域２及びｎ領域
３と同一平面内に、Ｍｇの選択イオン注入によりｐ＋領
域４が形成され、ｐ＋領域４はｎ領域３のみに接してい
る。ｎ＋領域２には、オーミックコンタクトとして、Ａ
ｕ／Ｎｉ／Ａｕ−Ｇｅを堆積したメタライズコンタクト
５が設けられ、またｐ＋領域４には、オーミックコンタ
クトとして、Ａｕ−Ｚｎを堆積したメタライズコンタク
ト６が設けられている。
第３図は本発明に係るシッットキ構造の可変容量ダイオ
ードの構造を示す模式的断面図、第４図はその模式的平
面図である。図中１は、ＧａＡｓ等のＤＩ−Ｖ族化合物
またはＳｔからなる半絶縁性基板である。半絶縁性基板
１上には、ＳｅまたはＳｉの選択イオン注入によりｎ＋
領域２及び遷移領域としてのれ領域３が形成される。ｎ
＋領域２は、ｎ領域３及び半絶縁性領域１ａに接してお
り、ｎ領域３の平面積は、ｎ＋領域２から遠ざかるにつ
れて広くなる一方、半絶縁性領域１ａの平面積が狭くな
るように設定されている。ｎ＋領域２及びｎ領域３と同
一平面内に、Ｓｔの選択イオン注入によってｎ領域７が
形成される。ｎ＋領域２には、オーミックコンタクトと
して、Ａｕ／Ｎｉ／Ａｕ−Ｇｅを堆積したメタライズコ
ンタクト５が設けられ、またｎ領域７には、ショットキ
コンタクトとして、ＴｉまたはＡＩを堆積したメタライ
ズコンタクト８が設けられている。
ードの構造を示す模式的断面図、第４図はその模式的平
面図である。図中１は、ＧａＡｓ等のＤＩ−Ｖ族化合物
またはＳｔからなる半絶縁性基板である。半絶縁性基板
１上には、ＳｅまたはＳｉの選択イオン注入によりｎ＋
領域２及び遷移領域としてのれ領域３が形成される。ｎ
＋領域２は、ｎ領域３及び半絶縁性領域１ａに接してお
り、ｎ領域３の平面積は、ｎ＋領域２から遠ざかるにつ
れて広くなる一方、半絶縁性領域１ａの平面積が狭くな
るように設定されている。ｎ＋領域２及びｎ領域３と同
一平面内に、Ｓｔの選択イオン注入によってｎ領域７が
形成される。ｎ＋領域２には、オーミックコンタクトと
して、Ａｕ／Ｎｉ／Ａｕ−Ｇｅを堆積したメタライズコ
ンタクト５が設けられ、またｎ領域７には、ショットキ
コンタクトとして、ＴｉまたはＡＩを堆積したメタライ
ズコンタクト８が設けられている。
即ち、ｎ領域３の面積をｎ＋領域２側では狭く、またｐ
＠域域側側は広くすることにより、通常のイオン注入装
置により１０１５〜１０１フイオンｃｍ ３の均一濃
度でドーピングしても、遷移領域のドーピング濃度が階
段状に変化する結果となり、超階段接合が実現され大き
な容量変化と高い遮断周波数とが得られる。
＠域域側側は広くすることにより、通常のイオン注入装
置により１０１５〜１０１フイオンｃｍ ３の均一濃
度でドーピングしても、遷移領域のドーピング濃度が階
段状に変化する結果となり、超階段接合が実現され大き
な容量変化と高い遮断周波数とが得られる。
以上のような構成の接合型可変容量ダイオードは、遷移
領域たるｎ領域３とｐ＋領域４との境界においてｐ＋
ｎ接合が形成され、ｐ＋領域４側に逆バイアスを印加す
ると、空乏層の幅が広がる。
領域たるｎ領域３とｐ＋領域４との境界においてｐ＋
ｎ接合が形成され、ｐ＋領域４側に逆バイアスを印加す
ると、空乏層の幅が広がる。
しかし、ｐ＋領域４側は高濃度であるため、空乏層は遷
移領域側により多く広がる。空乏層の幅は、逆バイアス
の印加電圧に比例して広がるのであって、空乏層の幅の
逆数は、ダイオードの容量に比例する。
移領域側により多く広がる。空乏層の幅は、逆バイアス
の印加電圧に比例して広がるのであって、空乏層の幅の
逆数は、ダイオードの容量に比例する。
即ち、ダイオードの容量をＣ０逆バイアス電圧をＶ、拡
散電位をφとすると、 Ｃｏｃｍ ・・・（１１ （Ｖ＋φ）Ｋ （但し、ｋは比例定数） となる。
散電位をφとすると、 Ｃｏｃｍ ・・・（１１ （Ｖ＋φ）Ｋ （但し、ｋは比例定数） となる。
従って、容量−電圧特性が（１）式の如くなるように、
半絶縁領域１ａｉｎ領域３との境界形状を決定すればよ
い。
半絶縁領域１ａｉｎ領域３との境界形状を決定すればよ
い。
本発明の可変容量ダイオードは、集束イオンビーム装置
を用いず、通常のイオン注入装置にょうて集積回路に組
み込み得る階段接合を備え得るという優れた効果を奏す
る。
を用いず、通常のイオン注入装置にょうて集積回路に組
み込み得る階段接合を備え得るという優れた効果を奏す
る。
第１図は本発明に係る可変容量ダイオードの構造を示す
模式的断面図、第２図はその模式的平面図、第３図は本
発明の他の実施例構造を示す模式的断面図、第４図はそ
の模式的平面図である。 ｌ・・・半絶縁性基板 １ａ・・・半絶縁性領域２・・
・ｎ＋領領域３・・・ｎ領域 ４・・・ｐ＋領域５．６
．８・・・メタライズコンタクト ７・・・ｎ領域時
許 出願人 三洋電機株式会社 代理人 弁理士 河 野 登 失 策 ＋ｒＡ ａ 第 ２ 図 Ｎ ３ Ｇｉ’ ａ 薬 ４ｒＡ
模式的断面図、第２図はその模式的平面図、第３図は本
発明の他の実施例構造を示す模式的断面図、第４図はそ
の模式的平面図である。 ｌ・・・半絶縁性基板 １ａ・・・半絶縁性領域２・・
・ｎ＋領領域３・・・ｎ領域 ４・・・ｐ＋領域５．６
．８・・・メタライズコンタクト ７・・・ｎ領域時
許 出願人 三洋電機株式会社 代理人 弁理士 河 野 登 失 策 ＋ｒＡ ａ 第 ２ 図 Ｎ ３ Ｇｉ’ ａ 薬 ４ｒＡ
Claims (1)
- 【特許請求の範囲】 １、上部に第１のメタライズコンタクトが堆積され、ｎ
＾＋型に高濃度にドープされた第１領域と、上部に第２
のメタライズコンタクトが堆積され、高濃度にドープさ
れた第２領域とが半導体材料からなる基板上に平行に形
成されたプレーナ構造をなし、両領域間にてドープされ
た遷移領域により、超階段接合をなす可変容量ダイオー
ドであって、 前記遷移領域は、ドーピング面積が第１領 域近傍で比較的狭く、また第２領域近傍で比較的広いこ
とを特徴とする可変容量ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15085688A JPH01318266A (ja) | 1988-06-17 | 1988-06-17 | 可変容量ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15085688A JPH01318266A (ja) | 1988-06-17 | 1988-06-17 | 可変容量ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01318266A true JPH01318266A (ja) | 1989-12-22 |
Family
ID=15505865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15085688A Pending JPH01318266A (ja) | 1988-06-17 | 1988-06-17 | 可変容量ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01318266A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477065A (en) * | 1990-07-02 | 1995-12-19 | Kabushiki Kaisha Toshiba | Lateral thin film thyristor with bevel |
| WO2003054972A1 (fr) * | 2001-12-12 | 2003-07-03 | Matsushita Electric Industrial Co., Ltd. | Condensateur variable et son procede de fabrication |
-
1988
- 1988-06-17 JP JP15085688A patent/JPH01318266A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477065A (en) * | 1990-07-02 | 1995-12-19 | Kabushiki Kaisha Toshiba | Lateral thin film thyristor with bevel |
| WO2003054972A1 (fr) * | 2001-12-12 | 2003-07-03 | Matsushita Electric Industrial Co., Ltd. | Condensateur variable et son procede de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082671B2 (ja) | トランジスタ素子及びその製造方法 | |
| US5164804A (en) | Semiconductor device having high breakdown voltage and low resistance and method of fabricating the same | |
| US3445734A (en) | Single diffused surface transistor and method of making same | |
| US5627402A (en) | Variable-capacitance device and semiconductor integrated circuit device having such variable-capacitance device | |
| JP3905929B2 (ja) | 半導体装置 | |
| US3804681A (en) | Method for making a schottky-barrier field effect transistor | |
| CA1130472A (en) | Semiconductor integrated circuit | |
| JPH01318266A (ja) | 可変容量ダイオード | |
| US5541424A (en) | Permeable base transistor having laminated layers | |
| KR20020037094A (ko) | 쇼트키 베리어 다이오드 및 그 제조방법 | |
| US3614560A (en) | Improved surface barrier transistor | |
| US4665416A (en) | Semiconductor device having a protection breakdown diode on a semi-insulative substrate | |
| JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
| JP3041908B2 (ja) | 半導体装置 | |
| KR100305674B1 (ko) | 가변용량 다이오드 및 그 제조방법 | |
| KR100247281B1 (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
| JPS63131584A (ja) | 切り込み型絶縁ゲ−ト静電誘導トランジスタの製造方法 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPH01262672A (ja) | Ｐｉｎダイオード | |
| JPS6279673A (ja) | 電界効果トランジスタ | |
| KR0183046B1 (ko) | 게이트전극 및 그 제조방법 | |
| JPH0250484A (ja) | バリキャップダイオード構造からなる集積回路 | |
| EP0316951A1 (en) | A transistor having a low impurity-concentration base | |
| JPS61161763A (ja) | 半導体装置の製法 | |
| JPS59980B2 (ja) | 静電誘導型半導体論理回路装置 |