JPH01311282A - Waveform display device - Google Patents

Waveform display device

Info

Publication number
JPH01311282A
JPH01311282A JP14092988A JP14092988A JPH01311282A JP H01311282 A JPH01311282 A JP H01311282A JP 14092988 A JP14092988 A JP 14092988A JP 14092988 A JP14092988 A JP 14092988A JP H01311282 A JPH01311282 A JP H01311282A
Authority
JP
Japan
Prior art keywords
trigger
time
memory
data
sampling pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14092988A
Other languages
Japanese (ja)
Other versions
JPH0619376B2 (en
Inventor
Shusaku Shimada
修作 島田
Hitoshi Fukuzawa
福澤 均
Hiroshi Kawarabayashi
瓦林 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP14092988A priority Critical patent/JPH0619376B2/en
Publication of JPH01311282A publication Critical patent/JPH01311282A/en
Publication of JPH0619376B2 publication Critical patent/JPH0619376B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

PURPOSE:To process data in a relatively short time by providing a trigger generating circuit, a phase turbulance signal generator, a sampling pulse generator, a digitizing circuit, a timer interval measuring instrument, a time matching circuit, etc. CONSTITUTION:The trigger generating circuit 3 outputs a trigger pulse selectively at a trigger point where a repetitive analog input signal crosses a trigger level. The sampling pulse generator 4 is applied with the output signal of the phase turbulence signal generator 5 through a switch 6 and outputs a sampling pulse train of specific frequency. The digitizing circuit 2 converts the analog input signal into digital waveform data according to the sampling pulses. The time interval measuring instrument 7 measures the time interval from the trigger point and a 1st sampling pulse following the trigger point. A memory 9 is stored with the digital waveform data outputted by the circuit 2 and the measurement result of the measuring instrument 7. The time matching circuit 10 matches the measurement results of the measuring instrument 7 and memory 9 with each other to detect the same measurement result and updates digital waveform data regarding the time result stored in the memory 9 selectively.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、波形表示装置に関するものであり、   ′
詳しくは、等価時間サンプリングによる波形表示の改良
に関するものである。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a waveform display device,
More specifically, the present invention relates to improvement of waveform display using equivalent time sampling.

(従来の技術) 波形表示装置の一種に、アナログ入力信号を等価時間サ
ンプリングによりデジタル化して波形メモリに格納し、
この波形メモリに格納された波形データに基づいてアナ
ログ入力信号を再生表示するように構成されたものがあ
る。
(Prior art) A type of waveform display device digitizes an analog input signal by equivalent time sampling and stores it in a waveform memory.
Some devices are configured to reproduce and display analog input signals based on waveform data stored in this waveform memory.

ここで、等価時間サンプリングとは繰返し信号波形の各
繰返しから1部分をサンプリングして入力波形を再生す
るものであり、各繰返し毎にサンプルクロックの位相を
一定時間ずつ異ならせるシーゲンシャルサンプリングと
、各繰返し毎のサンプルクロックの位相をランダムに任
意の時間界ならせるランダムサンプリングがある。
Here, equivalent time sampling is a method of reproducing an input waveform by sampling one part from each repetition of a repetitive signal waveform, and sequential sampling is a method in which the phase of the sample clock is varied by a fixed amount of time for each repetition. There is random sampling in which the phase of the sample clock for each repetition is randomly aligned to an arbitrary time range.

このような等価時間サンプリングによれば、1つの完全
な波形を再生するためには入力信号が安定した繰返し信
号でなければならないが、サンプルクロックの周波数よ
りも高い周波数の入力信号であってもサンプリングする
ことができる。
According to such equivalent time sampling, the input signal must be a stable repeating signal in order to reproduce one complete waveform, but even an input signal with a frequency higher than the sample clock frequency can be sampled. can do.

ところで、従来のランタムサンプリングは、第7図に示
すように各繰返し毎に1回のサンプリングを行うように
構成されている。
By the way, conventional random sampling is configured to perform sampling once for each repetition, as shown in FIG.

第8図はこのようにしてサンプリングされたデータに基
づく波形の再構成説明図である。繰返し周期をTとし、
データ点数をNとすると、各データ位置のタイムスロッ
ト幅は、T/Nになる。ここで、m回うンダムにサンプ
リングを行ってすべてのタイムスロットにデータがN個
揃う確率Pは、になる。
FIG. 8 is an explanatory diagram of waveform reconstruction based on data sampled in this manner. Let the repetition period be T,
When the number of data points is N, the time slot width of each data position is T/N. Here, the probability P that N pieces of data are collected in all time slots by performing random sampling m times is as follows.

(発明か解決しようとする問題点) しかし、このような従来の構成によれば、波形を再構成
するためには、多数回のサンプリングと各サンプリング
毎にトリガ点からサンプリンクツくルスまでの時間側室
を行わなければならす、データ処理時間が長くなるとい
う問題かある。
(Problem to be solved by the invention) However, according to such a conventional configuration, in order to reconstruct the waveform, it is necessary to perform multiple samplings and the time from the trigger point to the sampling link for each sampling. There is a problem that it takes a long time to process the data, which requires concubinage.

本発明は、このような点に着目したしのであり、その目
的は、比較的短時間でデータ処理か行えるランダムサン
プリング方式の波形表示装置を提供することにある。
The present invention has focused on these points, and its purpose is to provide a waveform display device using a random sampling method that can process data in a relatively short time.

(問題点を解決するための手段) 本発明の波形表示装置は、 繰返しアナログ入力信号がトリガレベルを横切るトリガ
点で選択的にトリガパルスを出力するトリガ発生回路と
、 位相擾乱信号発生器と、 スイッチを介して位相擾乱信号発生器の出力信号が加え
られ、所定の周波数のサンプリングパルス列ご出力する
サンプリングパルス発生器と、サンプリングパルスに従
ってアナログ入力信号をデジタル波形データに変換する
デジタル化回路と、 トリガ点とトリガ点に続く最初のサンプリングパルスま
での時間間隔を測定する時間間隔測定器と、 デジタル化回路から出力されるデジタル波形データおよ
び時間間隔測定器の測定結果を格納するメモリと、 時間間隔測定器の測定結果とメモリに格納されている時
間間隔測定器の測定結果を逐次照合し、同一測定結果を
検知することにより前記スイッチを選択的に駆動すると
ともにメモリに格納されている該当時間測定結果に関連
したデジタル波形データを選択的に更新するように制御
する時間照合回路と、 メモリに格納された時間測定結果およびデジタル波形デ
ータに従って波形表示データを生成する表示データ生成
回路、 を設けたことを特徴とする。
(Means for Solving the Problems) A waveform display device of the present invention includes: a trigger generation circuit that selectively outputs a trigger pulse at a trigger point where a repetitive analog input signal crosses a trigger level; a phase disturbance signal generator; A sampling pulse generator to which the output signal of the phase disturbance signal generator is applied via a switch and outputs a sampling pulse train of a predetermined frequency, a digitization circuit that converts an analog input signal into digital waveform data according to the sampling pulse, and a trigger. a time interval measuring device for measuring a time interval between a point and a first sampling pulse following a trigger point; a memory for storing digital waveform data output from a digitizing circuit and measurement results of the time interval measuring device; and a time interval measuring device. The measurement results of the time interval measurement device are compared with the measurement results of the time interval measurement device stored in the memory, and when the same measurement results are detected, the switch is selectively driven and the corresponding time measurement results stored in the memory are detected. and a display data generation circuit that generates waveform display data according to the time measurement results and digital waveform data stored in the memory. Features.

(実施例) 以下、図面を用いて本発明の実施例を詳細に説明する。(Example) Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は、本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

第1図において、1はアナログ人力信号を増幅する増幅
器であり、その出力信号はデジタル化回路2に加えられ
るとともにトリガ発生回路3に加えられている。トリガ
発生回路3の出力信号は時間間隔測定器7に加えられる
とともにアドレス発生器8に加えられている。4は所定
の周波数のサンプリングパルス列を出力するサンプリン
グパルス発生器である。5はサンプリングパルス発生器
4の出力信号の位相に擾乱を与える位相擾乱信号発生器
であり、スイッチ6を介してサンプリングパルス発生器
4に接続されている。このような位相擾乱信号発生器5
としては例えばランダムノイズ発生器を用い、サンプリ
ングパルス発生器4としては例えは第2図に示すような
水晶発振器を用いる。サンプリングパルス発生器4の出
力信号は、デジタル化回路21時間間隔測定器7および
アドレス発生器8に加えられている。デジタル化回路2
はサンプリングパルスに従ってアナログ入力信号をデジ
タル信号に変換し、メモリ9に出力する0時間間隔測定
器7はトリガ発生回路3から出力されるトリガパルスと
このトリガパルスに続くサンプリングパルスとの時間間
隔を測定してメモリ9および時間照合回路10に加える
。アドレス発生器8はサンプリングパルスに従って更新
されるアドレスデータをメモリ9に出力する。
In FIG. 1, reference numeral 1 denotes an amplifier that amplifies an analog human input signal, and its output signal is applied to a digitization circuit 2 and a trigger generation circuit 3. The output signal of the trigger generation circuit 3 is applied to a time interval measuring device 7 and also to an address generator 8. 4 is a sampling pulse generator that outputs a sampling pulse train of a predetermined frequency. A phase disturbance signal generator 5 disturbs the phase of the output signal of the sampling pulse generator 4, and is connected to the sampling pulse generator 4 via a switch 6. Such a phase disturbance signal generator 5
For example, a random noise generator is used as the sampling pulse generator 4, and a crystal oscillator as shown in FIG. 2 is used as the sampling pulse generator 4, for example. The output signal of the sampling pulse generator 4 is applied to a digitizing circuit 21, a time interval measuring device 7 and an address generator 8. Digitization circuit 2
converts the analog input signal into a digital signal according to the sampling pulse, and outputs it to the memory 9.The time interval measuring device 7 measures the time interval between the trigger pulse output from the trigger generation circuit 3 and the sampling pulse following this trigger pulse. and is added to the memory 9 and time matching circuit 10. Address generator 8 outputs address data updated according to the sampling pulse to memory 9.

メモリ9には、アドレス発生器8から出力されるアドレ
スデータに従って、各トリガ周期における時間間隔測定
結果およびそのトリガパルスのサンプリングパルス列に
よるサンプリング波形データ列か格納される。時間照合
回路10は、時間間隔測定器7の測定結果とメモリ9に
格納されている時間間隔測定器7の測定結果を逐次照合
して同一測定結果ご検知する。そして、同一測定結果を
検知することによりスイッチ6を選択的に駆動してサン
プリングパルス発生器4の出力信号位相に擾乱を与える
とともに、メモリ9に格納されている該当時間測定結果
に関連したデジタル波形データを選択的に更新するよう
にアドレス発生器8を制御する。11はメモリ9に格納
された時間間隔測定結果およびサンプリング波形データ
に基づいて表示データを生成する表示データ生成回路で
ある。
In accordance with the address data output from the address generator 8, the memory 9 stores the time interval measurement results in each trigger period and a sampling waveform data sequence based on the sampling pulse sequence of the trigger pulse. The time matching circuit 10 successively matches the measurement results of the time interval measuring device 7 and the measurement results of the time interval measuring device 7 stored in the memory 9 to detect identical measurement results. By detecting the same measurement result, the switch 6 is selectively driven to disturb the output signal phase of the sampling pulse generator 4, and the digital waveform related to the corresponding time measurement result stored in the memory 9 is generated. Controls address generator 8 to selectively update data. Reference numeral 11 denotes a display data generation circuit that generates display data based on the time interval measurement results and sampling waveform data stored in the memory 9.

12はアドレス発生器8から加えられる制御信号に従っ
てトリガ発生回路3のトリガパルス発生動作を制御する
トリガ制御回路である。
A trigger control circuit 12 controls the trigger pulse generation operation of the trigger generation circuit 3 in accordance with a control signal applied from the address generator 8.

このように構成された装置の動作を第3図を用いて説明
する。
The operation of the apparatus configured in this way will be explained using FIG. 3.

電源が投入された時点ではスイッチ6はオフになってい
て、サンプリングパルス発生器4は周期′rsのサンプ
リングパルス列を出力する。トリガ制御回路12は、ま
ず電源投入直後にトリガ発生回路3に出力指令信号を出
力し、その後はアドレス発生器8から加えられる制御信
号に従って選択的に出力指令信号を出力する。トリガ発
生回路3は、トリガ制御回路12から出力指令信号が加
えられた後にアナログ入力信号が最初にトリガレベルを
横切る時点でトリガパルスを時間間隔測定器7およびア
ドレス発生器8に出力し、その後はトリガ制御回路12
からトリガパルス出力が指示されるまでトリガパルスの
出力を待機する0時間間隔測定器7は、トリガ発生回路
3がら出力されるトリガパルスとこのトリガパルスに続
くサンプリングパルスとの時間間隔T、を測定してメモ
リ9および時間照合回路10に加える。デジタル化回路
2はサンプリングパルス発生器4から加えられるサンプ
リングパルス列に従ってアナログ入力信号をサンプリン
グしてデジタル信号に変換し、第1のデジタル波形デー
タ列としてメモリ9に出力する。これら時間間隔測定器
7の測定データおよびデジタル化回路2から出力される
第1の波形データ列はアドレス発生器8から出力される
アドレスデータに従ってメモリ9に格納される。
When the power is turned on, the switch 6 is off, and the sampling pulse generator 4 outputs a sampling pulse train with a period 'rs. The trigger control circuit 12 first outputs an output command signal to the trigger generation circuit 3 immediately after power is turned on, and thereafter selectively outputs an output command signal in accordance with a control signal applied from the address generator 8. The trigger generation circuit 3 outputs a trigger pulse to the time interval measuring device 7 and the address generator 8 at the time when the analog input signal first crosses the trigger level after the output command signal is applied from the trigger control circuit 12; Trigger control circuit 12
The time interval measuring device 7, which waits for the output of the trigger pulse until the output of the trigger pulse is instructed, measures the time interval T between the trigger pulse output from the trigger generation circuit 3 and the sampling pulse following this trigger pulse. and is added to the memory 9 and time matching circuit 10. The digitizing circuit 2 samples the analog input signal according to the sampling pulse train applied from the sampling pulse generator 4, converts it into a digital signal, and outputs it to the memory 9 as a first digital waveform data train. The measurement data of the time interval measuring device 7 and the first waveform data string output from the digitizing circuit 2 are stored in the memory 9 according to the address data output from the address generator 8.

アドレス発生器8には波形表示設定条件に応じて算出さ
れる各デジタル波形データ列を構成するデータ数および
格納すべきデジタル波形データ列の総数が予め設定され
ていて、サンプリングパルスに応じてダウンカウントす
ることによりデータ取込数を管理する。ここで、表示器
上での時間軸の長さを′1゛。、表示ドツト数をi、サ
ンプリングパルスの周期をTsとすると、デジタル波形
データ列の数mは、 m=’l”s−i /Tq になる。そして、各デジタル波形データ列を構成するデ
ータ数Nは、 N = ’r” o / T s になる。
The address generator 8 is preset with the number of data constituting each digital waveform data string calculated according to the waveform display setting conditions and the total number of digital waveform data strings to be stored, and is counted down according to the sampling pulse. Manage the number of data imports by doing this. Here, the length of the time axis on the display is '1'. , the number of display dots is i, and the period of the sampling pulse is Ts, then the number m of digital waveform data strings is m='l''s−i/Tq.Then, the number of data forming each digital waveform data string is N becomes N='r''o/Ts.

すなわち、アドレス発生器8は、電源投入後に最初のト
リガパルスか出力されると、そのトリガパルスに続く最
初のサンプリングパルスまでの時間間隔測定データおよ
びトリガパルスに続くN個のデジタル波形データよりな
る第1のデジタル波形データ列を格納すべき先頭アドレ
スデータをメモリ9に出力する。そして、Ntmのサン
プリングパルスが加えられると、トリガ制御回路12に
トリガ発生回路3から2個目のトリガパルスを発生させ
るように制御する制御信号を出力する。トリガ制御回路
12はこの制御信号を受けてトリガ発生回路3に2個目
のトリガパルスの出力指令信号を出力する。これにより
、トリガ発生回路3は、2個目のトリガパルスを時間間
隔測定器7およびアドレス発生器8に出力し、その後は
再び1−リカ制御回路12からトリガパルス出力か指示
されるまでトリガパルスの出力を待機する2時間間隔測
定器7は、トリガ発生回路3から出力されるトリガパル
スとこのトリガパルスに続くサンプリングパルスとの時
間間隔′■゛2をd定してメモリ9および時間照合回路
10に加える。デジタル化回路2はサンプリングパルス
発生器4から加えられるサンプリングパルス列に従って
アナログ入力信号をサンプリングしてデジタル信号に変
換し、第2のデジタル波形データ列としてメモリ9に出
力する。
That is, when the first trigger pulse is output after the power is turned on, the address generator 8 generates the first trigger pulse, which consists of time interval measurement data up to the first sampling pulse following the trigger pulse, and N digital waveform data following the trigger pulse. The head address data for storing one digital waveform data string is output to the memory 9. When a sampling pulse of Ntm is applied, a control signal is outputted to the trigger control circuit 12 to control the trigger generation circuit 3 to generate a second trigger pulse. Trigger control circuit 12 receives this control signal and outputs a second trigger pulse output command signal to trigger generation circuit 3. As a result, the trigger generation circuit 3 outputs the second trigger pulse to the time interval measuring device 7 and the address generator 8, and thereafter continues to pulse again until the trigger pulse output is instructed by the trigger control circuit 12. The two-time interval measuring device 7, which waits for the output of Add to 10. The digitizing circuit 2 samples the analog input signal according to the sampling pulse train applied from the sampling pulse generator 4, converts it into a digital signal, and outputs it to the memory 9 as a second digital waveform data train.

これら時間間隔測定器7の測定データおよびデジタル化
回路2から出力される波形データ列はアドレス発生器8
から出力されるアドレスデータに従ってメモリ9に格納
される。
The measurement data of the time interval measuring device 7 and the waveform data string output from the digitizing circuit 2 are transferred to an address generator 8.
The data is stored in the memory 9 according to the address data output from the address data.

すなわち、アドレス発生器8は、電源投入後に2個目の
トリガパルスが出力されると、そのトリガパルスに続く
最初のサンプリングパルスまでの時間間隔測定データお
よびI・リカパルスに続くN個のデジタル波形データよ
りなる第2のデジタル波形データ列を格納すべき先頭ア
ドレスデータをメモリ9に出力する。
That is, when the second trigger pulse is output after the power is turned on, the address generator 8 generates time interval measurement data up to the first sampling pulse following the trigger pulse and N digital waveform data following the I-reca pulse. The head address data in which the second digital waveform data string consisting of the following data is to be stored is output to the memory 9.

以下、メモリ9に格納されるデジタル波形データ列の総
数か予めアドレス発生器8に設定されている数に達する
まで、このような一連の動作を繰返す。
Thereafter, such a series of operations is repeated until the total number of digital waveform data strings stored in the memory 9 or the number set in advance in the address generator 8 is reached.

時間照合回路10は、このような一連のデータ格納の過
程において、時間間隔測定器7の測定結果とメモリ9に
格納されている時間間隔測定器7の測定結果を逐次照合
する。そして、同一測定結果を検知した場合にはスイッ
チ6を選択的に駆動してサンプリングパルス発生器4か
ら出力されるサンプリングパルスの位相に擾乱を与える
とともに、メモリ9に格納されている該当時間8」定結
果に関連したデジタル波形データを選択的に更新するよ
うに制御する。これにより、アナログ入力信号の繰返し
周波数とサンプリングパルスの繰返し周波数の関係か整
数倍または整数分の1の場合に繰返し毎に同一点がサン
プリングされてしまうことを防止でさる。例えば、5列
目のデジタル波形データ列の時間間隔測定結果がメモリ
9に格納されている2列目のデジタル波形データ列の時
間間隔測定結果と一致したとする。この場合には、5列
目のデータとして今の測定データを格納し、次の測定デ
ータで2列目の測定データを更新する。
The time matching circuit 10 sequentially matches the measurement results of the time interval measuring device 7 with the measurement results of the time interval measuring device 7 stored in the memory 9 in the process of storing such a series of data. When the same measurement result is detected, the switch 6 is selectively driven to disturb the phase of the sampling pulse output from the sampling pulse generator 4, and the corresponding time 8 stored in the memory 9 is generated. control to selectively update digital waveform data related to the specified results. This prevents the same point from being sampled each time the relationship between the repetition frequency of the analog input signal and the repetition frequency of the sampling pulse is an integral multiple or a fraction of an integral number. For example, assume that the time interval measurement result of the fifth column of digital waveform data matches the time interval measurement result of the second column of digital waveform data stored in the memory 9. In this case, the current measurement data is stored as data in the fifth column, and the measurement data in the second column is updated with the next measurement data.

このような手順を繰返してメモリ9に必要な数のデジタ
ル波形データ列を格納する。
Such a procedure is repeated to store the necessary number of digital waveform data strings in the memory 9.

表示データ生成回路11は、このようにしてメモリ9に
格納された時間測定結果およびデジタル波形データに従
って第4図に示すように波形表示データを生成する。な
お、第4図において、○印は1四目のサンプリングによ
るデジタル波形データ列を示し、X印は2四目のサンプ
リングによるデジタル波形データ列を示している。ここ
で、繰返し周期]゛を、 ′「=K・′rs とし、データ点数をNとすると、各データ位置のタイム
スロット幅は、’I’ / Nになる。そして、m回う
ンダムにサンプリングを行ってすべてのタイになる。
The display data generation circuit 11 generates waveform display data as shown in FIG. 4 according to the time measurement results and digital waveform data stored in the memory 9 in this manner. In FIG. 4, the circle mark indicates the digital waveform data string obtained by the 14th sampling, and the X mark indicates the digital waveform data string obtained by the 24th sampling. Here, if the repetition period] is set to '=K・'rs and the number of data points is N, the time slot width of each data position is 'I'/N. Then, sampling is performed randomly m times. All you have to do is tie.

すなわち、このように構成することにより、すべてのタ
イムスロットにデータかN個揃う確率は従来に対して1
/に乗の比以上で高くなり、時間データの格納数も削減
できて波形再構成処理も比較的容易に行うことができ、
迅速な波形表示が実現できる。
In other words, with this configuration, the probability that N pieces of data are available in all time slots is 1 compared to the conventional method.
The number of time data stored can be reduced, and waveform reconstruction processing can be performed relatively easily.
Quick waveform display can be achieved.

なお、位相擾乱信号発生器5としては、例えば第5図に
示すように水晶発振器を用いてもよい。
Note that a crystal oscillator may be used as the phase disturbance signal generator 5, as shown in FIG. 5, for example.

この場合、これらサンプリングパルス発生器4と位相擾
乱信号発生器5の出力信号の周波数は互いに無相関であ
って、両者の出力信号の基本周波数f、とf2がほぼ等
しいか、一方の基本周波数と他方の奇数高調波をほぼ等
しくする。両者の出力信号の基本周波数で、とf2がほ
ぼ等しく設定されている場合には、破線で示すようにス
イッチ6と相補的に開閉駆動されるスイッチ13を設け
、サンプリングパルス発生器4からサンプリングパルス
列信号を出力するのにあたってはスイッチ6を閉じて一
旦位相擾乱信号発生器5の出力信号に引き込んだ後スイ
ッチ6を開いて自励振させ、サンプリングパルス発生器
4か自励振している状態ではスイッチ13を閉じて位相
擾乱信号発生器5をサンプリングパルス発生器4の出力
信号に引き込むようにする。これにより、実質的にサン
プリングパルスの位相に擾乱を与えることができ、ラン
ダムノイズ発生器を用いる構成に比べて比較的振幅レベ
ルの高い位相擾乱信号が得られることから回路の簡略化
が図れる。なお、一方の基本周波数と他方の奇数高調波
をほぼ等しくする場合にはスイッチ13は不要になる。
In this case, the frequencies of the output signals of the sampling pulse generator 4 and the phase disturbance signal generator 5 are uncorrelated with each other, and either the fundamental frequencies f and f2 of the output signals of both are approximately equal, or the fundamental frequency of one of them is Make the other odd harmonics approximately equal. If f2 and f2 are set to be approximately equal at the fundamental frequency of both output signals, a switch 13 that is driven to open and close complementary to the switch 6 is provided as shown by the broken line, and the sampling pulse train is output from the sampling pulse generator 4. When outputting a signal, the switch 6 is closed and the signal is once drawn into the output signal of the phase disturbance signal generator 5, and then the switch 6 is opened to cause self-excitation. When the sampling pulse generator 4 is self-excited, the switch 13 is output. is closed to draw the phase disturbance signal generator 5 into the output signal of the sampling pulse generator 4. As a result, the phase of the sampling pulse can be substantially disturbed, and a phase disturbance signal having a relatively high amplitude level can be obtained compared to a configuration using a random noise generator, so that the circuit can be simplified. Note that the switch 13 is not required when the fundamental frequency on one side and the odd harmonics on the other side are made approximately equal.

また、本発明によれば、プリトリガをかけることによっ
てトリガ点よりも前の波形も表示観測することもできる
Further, according to the present invention, by applying a pre-trigger, it is also possible to display and observe the waveform before the trigger point.

第6図はこのようなプリトリガ測定が可能な装置の一実
繕例を示すブロック図であり、第1図と同一部分には同
一符号を付けている0図において、14はプリトリガ制
御回路であり、アドレス発生器8にトリガ点に達するま
でに取り込むべきデジタル波形データの数を予め設定す
る。このような構成において、例えば各デジタル波形デ
ータ列は100個のデータで構成されるものとし、トリ
ガ点に達するまでに50個のデータを取り込むものとす
ると、アドレス発生器8にはこれらの値が予め設定され
る。アドレス発生器8はメモリ9に第1列目のデータと
して50個のデータが取り込まれた時点でトリガ制御回
路12に制御信号を出力し、トリガ制御回路12からト
リガ発生回路3にトリガパルスの出力指令信号を出力さ
せる。トリガパルスが出力されるまでの間、メモリ9の
第1列目に割り宛てられている1〜100番までの10
0個分のデータエリアには、リング状にデータが逐次更
新格納される。トリガパルスが例えば第7図の1回目の
サンプル列に示すように55番目のデータ格納後に出力
されたとすると56番目から続く50個のデータがトリ
ガ点以降のデータとなり、例えば第7図の2回目のサン
プル列に示すように11番目のデータ格納後に出力され
たとすると12番目から続く50個のデータがトリガ点
以降のデータとなる。前者の場合は56番から100番
を経て5番までの50個のデータがトリガ点以降のデー
タになって6番から55番までの50間のデータがトリ
ガ点前(プリトリガ領域)のデータになり、後者の場合
は12番から61番までの50個のデータかトリガ点以
降のデータになって62番から100番を経て11番ま
での50間のデータかトリガ点前(プリトリガ領域)の
データになる。メモリ9には、各データ列毎にトリガパ
ルスが出力されたデータの位置を示すようにポインタが
設けられ、トリガ点に続く最初のサンプリングパルスま
での時間測定データも格納される。なお、時間測定デー
タが一致した場合には第1図と同様にサンプリングパル
スの位相に擾乱を与える。このような手順を繰返してメ
モリ9に必要な数のデジタル波形データ列を格納する0
表示データ生成回路11は、このようにしてメモリ9に
格納された時間測定結果およびデジタル波形データに従
って第8図に示すように波形表示データを生成する。な
お、第8図において、○印は1回目のサンプリングによ
るデジタル波形データ列を示し、X印は2回目のサンプ
リングによるデジタル波形データ列を示している。
FIG. 6 is a block diagram showing an example of a repaired device capable of such pre-trigger measurement. In FIG. 0, the same parts as in FIG. , the number of digital waveform data to be captured by the address generator 8 before reaching the trigger point is set in advance. In such a configuration, for example, if each digital waveform data string is composed of 100 pieces of data, and 50 pieces of data are taken in before reaching the trigger point, the address generator 8 stores these values. Set in advance. The address generator 8 outputs a control signal to the trigger control circuit 12 when 50 pieces of data are taken into the memory 9 as the first column data, and the trigger control circuit 12 outputs a trigger pulse to the trigger generation circuit 3. Output a command signal. Until the trigger pulse is output, the numbers 1 to 100 assigned to the first column of the memory 9 are
In the data area for 0 pieces, data is sequentially updated and stored in a ring shape. For example, if the trigger pulse is output after the 55th data is stored as shown in the first sample sequence in Figure 7, then the 50 data following the 56th will be the data after the trigger point, and for example, the second sample sequence in Figure 7. As shown in the sample string, if the data is output after the 11th data is stored, the 50 data following the 12th will be the data after the trigger point. In the former case, the 50 data from No. 56 to No. 5 through No. 100 become data after the trigger point, and the data between No. 50 and No. 6 to No. 55 become data before the trigger point (pre-trigger area). In the latter case, the 50 data from No. 12 to 61, or the data after the trigger point, and the 50 data from No. 62 through No. 100 to No. 11, or the data before the trigger point (pre-trigger area). It becomes data. The memory 9 is provided with a pointer to indicate the position of the data at which the trigger pulse is output for each data string, and also stores time measurement data up to the first sampling pulse following the trigger point. Note that when the time measurement data match, disturbance is given to the phase of the sampling pulse as in FIG. 1. By repeating these steps, the required number of digital waveform data strings are stored in the memory 9.
The display data generation circuit 11 generates waveform display data as shown in FIG. 8 in accordance with the time measurement results and digital waveform data stored in the memory 9 in this manner. In FIG. 8, the ◯ marks indicate the digital waveform data strings obtained by the first sampling, and the X marks indicate the digital waveform data strings obtained by the second sampling.

このように構成することにより、トリガ点前の波形も表
示観測できる。
With this configuration, the waveform before the trigger point can also be displayed and observed.

ところで、第6図の構成では、第9図に示すようにアナ
ログ入力信号の周波数がサンプリングパルスの周波数f
、よりも高いと、トリガパルスの発生位置か特定の領域
に集中してランダムなデータの取り込みが行えず、波形
の再構成を行った場合に第10図に示すように表示波形
の連続性が損われるという不都合が生じる。第9図にお
いて、(a)はトリガ出力指令信号を示し、(b)はす
ンプリングパルス列を示し、(C)はアナログ入力信号
を示している。ここで、サンプリングパルスの周波数f
 +  (=1/’I゛s )はアナログ入力−信号の
ほぼ1/2になっている。この結果、トリガパルスが発
生ずる位置は、サンプリングパルスに続く1番目の繰返
し波形Aに限られ、2番目の繰返し波形Bではトリガパ
ルスが出力されることはない、このようなサンプリング
データに基づいて波形の再構成を行うと、第10図に示
すようにAの部分は表示されるがBの部分はサンプリン
グデータが欠落していることから表示できない。
By the way, in the configuration shown in FIG. 6, the frequency of the analog input signal is equal to the frequency f of the sampling pulse as shown in FIG.
If the value is higher than , it will not be possible to capture random data concentrated in a specific area such as the trigger pulse generation position, and when the waveform is reconstructed, the continuity of the displayed waveform will be lost as shown in Figure 10. This causes the inconvenience of being damaged. In FIG. 9, (a) shows a trigger output command signal, (b) shows a sampling pulse train, and (C) shows an analog input signal. Here, the sampling pulse frequency f
+ (=1/'I゛s) is approximately 1/2 of the analog input signal. As a result, the position where the trigger pulse is generated is limited to the first repeated waveform A following the sampling pulse, and the trigger pulse is not output at the second repeated waveform B. Based on such sampling data, When the waveform is reconstructed, part A is displayed as shown in FIG. 10, but part B cannot be displayed because sampling data is missing.

このような不都合は、トリガ出力制御信号をランダムに
発生させることにより解決できる。第11図はこのよう
な装置の一実施例を示すブロック図であり、第12図は
第11図のトリガ発生回路3およびトリガ制御回路12
の具体例を示すブロック図である。第12図において、
サンプリングパルス発生器4と位相擾乱発生器5の各出
力周波数ft 、fzは第5図と同様の関係にある。1
5〜18はフリップフロップである。フリップフロップ
15のタロツク端子には位相擾乱信号発生器5の出力信
号か加えられ、データ端子および反転出力端子は共通に
接続されてフリップフロップ16.17のタロツク端子
に接続されている。このフリップフロップ15からは、
周波数が(f2/2 ) < f +の出力信号か出力
される。フリップフロップ16のデータ端子にはアドレ
ス発生器8からトリガパルスの出力制御信号が加えられ
、その非反転出力端子はフリップフロップ17のデータ
端子に接続されている。これにより、トリガパルスの出
力制御信号の位相はサンプリングパルスに対して擾乱を
受けることになる。フリップフロップ17の非反転出力
端子はフリップフロップ18のデータ端子に接続され、
フリップフロッグ18のクロック端子にはトリガパルス
が加えられていて、フリップフロップ18の非反転出力
端子からはサンプリングパルスに対して時間的にランダ
ムな関係でトリガパルスが出力される。
Such inconveniences can be solved by randomly generating trigger output control signals. FIG. 11 is a block diagram showing an embodiment of such a device, and FIG. 12 shows the trigger generation circuit 3 and trigger control circuit 12 in FIG.
It is a block diagram showing a specific example. In Figure 12,
The respective output frequencies ft and fz of the sampling pulse generator 4 and the phase disturbance generator 5 have the same relationship as shown in FIG. 1
5 to 18 are flip-flops. The output signal of the phase disturbance signal generator 5 is applied to the tallock terminal of the flip-flop 15, and the data terminal and the inverting output terminal are connected in common to the tallock terminals of the flip-flops 16 and 17. From this flip-flop 15,
An output signal with a frequency of (f2/2) < f+ is output. A trigger pulse output control signal is applied from the address generator 8 to the data terminal of the flip-flop 16, and its non-inverting output terminal is connected to the data terminal of the flip-flop 17. As a result, the phase of the output control signal of the trigger pulse is disturbed with respect to the sampling pulse. A non-inverting output terminal of flip-flop 17 is connected to a data terminal of flip-flop 18;
A trigger pulse is applied to the clock terminal of the flip-flop 18, and the trigger pulse is outputted from the non-inverting output terminal of the flip-flop 18 in a temporally random relationship with respect to the sampling pulse.

このように構成することにより、アナログ入力信号とサ
ンプリングパルスの周波数の高低に拘らず常に安定な波
形表示動作が得られる。
With this configuration, a stable waveform display operation can always be obtained regardless of the frequency of the analog input signal and the sampling pulse.

なお、第12図において、フリップフロップ15で位相
擾乱信号発生器5の出力信号を分周する代りに、破線で
示すように周波数f3 (<f+でf、とは無相関)の
クロックを出力するクロック発生器19を設け、その出
力信号を各フリップフロップ16.17のクロック端子
に加えるようにしてもよい。
In addition, in FIG. 12, instead of dividing the output signal of the phase disturbance signal generator 5 by the flip-flop 15, a clock of frequency f3 (<f+ and uncorrelated with f) is output as shown by the broken line. A clock generator 19 may be provided and its output signal applied to the clock terminal of each flip-flop 16,17.

(発明の効果) 以上説明したように、本発明によれば、比較的短時間で
データ処理が行えるランタムサンプリング方式の波形表
示装置か実現でき、実用上の効果は大きい。
(Effects of the Invention) As described above, according to the present invention, it is possible to realize a waveform display device using a random sampling method that can process data in a relatively short time, and the practical effects are great.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
第1図の要部の具体例を示す回路図、第3図および第4
図は第1図の動作説明図、第5図は第1図の要部の他の
具体例を示すブロック図、第6図は本発明の他の実施例
を示すフロラフレ1、第7図〜第10図は第6図の動作
説明図、第1】図も本発明の他の実施例を示すブロック
図、第12図は第11図の要部の具体例を示すブロック
図、動作説明図、第13図はおよび第14図は従来の装
置の動作説明図である。 1・・・入力増幅器、2・・・デジタル化回路、3・・
・トリガ発生器、4・・・サンプリングパルス発生器、
5・・・位相擾乱信号発生器、6・・・スイッチ、7・
・・時間間隔測定器、8・・・アドレス発生器、9・・
・メモリ、10・・・時間照合回路、11・・・表示デ
ータ生成回路、12・・・トリガ制御回路。 代理人  弁理士  小 沢 信 紡 、・1、に 真2 !¥l ・3)5図 第 611 H113 第12図
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific example of the main part of FIG. 1, and FIGS.
1 is an explanatory diagram of the operation of FIG. 1, FIG. 5 is a block diagram showing another specific example of the main part of FIG. 1, FIG. FIG. 10 is an explanatory diagram of the operation of FIG. 6, FIG. 1 is also a block diagram showing another embodiment of the present invention, and FIG. 12 is a block diagram showing a specific example of the main part of FIG. 11, and an explanatory diagram of the operation. , FIG. 13, and FIG. 14 are explanatory diagrams of the operation of the conventional device. 1... Input amplifier, 2... Digitization circuit, 3...
・Trigger generator, 4... sampling pulse generator,
5... Phase disturbance signal generator, 6... Switch, 7...
...Time interval measuring device, 8...Address generator, 9...
- Memory, 10... Time verification circuit, 11... Display data generation circuit, 12... Trigger control circuit. Agent: Patent Attorney Shinbo Ozawa,・1, Nishin2! ¥l ・3) Figure 5 611 H113 Figure 12

Claims (1)

【特許請求の範囲】 繰返しアナログ入力信号がトリガレベルを横切るトリガ
点で選択的にトリガパルスを出力するトリガ発生回路と
、 位相擾乱信号発生器と、 スイッチを介して位相擾乱信号発生器の出力信号が加え
られ、所定の周波数のサンプリングパルス列を出力する
サンプリングパルス発生器と、サンプリングパルスに従
ってアナログ入力信号をデジタル波形データに変換する
デジタル化回路と、 トリガ点とトリガ点に続く最初のサンプリングパルスま
での時間間隔を測定する時間間隔測定器と、 デジタル化回路から出力されるデジタル波形データおよ
び時間間隔測定器の測定結果を格納するメモリと、 時間間隔測定器の測定結果とメモリに格納されている時
間間隔測定器の測定結果を逐次照合し、同一測定結果を
検知することにより前記スイッチを選択的に駆動すると
ともにメモリに格納されている該当時間測定結果に関連
したデジタル波形データを選択的に更新するように制御
する時間照合回路と、 メモリに格納された時間測定結果およびデジタル波形デ
ータに従って波形表示データを生成する表示データ生成
回路、 を設けたことを特徴とする波形表示装置。
[Scope of Claims] A trigger generation circuit that selectively outputs a trigger pulse at a trigger point where a repetitive analog input signal crosses a trigger level; a phase disturbance signal generator; and an output signal of the phase disturbance signal generator via a switch. A sampling pulse generator that outputs a sampling pulse train of a predetermined frequency; a digitization circuit that converts an analog input signal into digital waveform data according to the sampling pulse; a time interval measuring device that measures time intervals; a memory that stores digital waveform data output from the digitization circuit and the measurement results of the time interval measuring device; and a memory that stores the measurement results of the time interval measuring device and the time stored in the memory. The measurement results of the interval measuring device are sequentially compared, and when the same measurement result is detected, the switch is selectively driven, and the digital waveform data related to the corresponding time measurement result stored in the memory is selectively updated. What is claimed is: 1. A waveform display device comprising: a time verification circuit that controls the time to perform control, and a display data generation circuit that generates waveform display data according to time measurement results and digital waveform data stored in a memory.
JP14092988A 1988-06-08 1988-06-08 Waveform display device Expired - Lifetime JPH0619376B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14092988A JPH0619376B2 (en) 1988-06-08 1988-06-08 Waveform display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14092988A JPH0619376B2 (en) 1988-06-08 1988-06-08 Waveform display device

Publications (2)

Publication Number Publication Date
JPH01311282A true JPH01311282A (en) 1989-12-15
JPH0619376B2 JPH0619376B2 (en) 1994-03-16

Family

ID=15280098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14092988A Expired - Lifetime JPH0619376B2 (en) 1988-06-08 1988-06-08 Waveform display device

Country Status (1)

Country Link
JP (1) JPH0619376B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581729U (en) * 1992-04-10 1993-11-05 日立電子株式会社 Waveform storage
WO2011024394A1 (en) * 2009-08-26 2011-03-03 株式会社アドバンテスト Test device and test method for modulated signal to be tested
JP2023107424A (en) * 2022-01-24 2023-08-03 アンリツ株式会社 Waveform acquisition device and waveform acquisition method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581729U (en) * 1992-04-10 1993-11-05 日立電子株式会社 Waveform storage
WO2011024394A1 (en) * 2009-08-26 2011-03-03 株式会社アドバンテスト Test device and test method for modulated signal to be tested
JP2023107424A (en) * 2022-01-24 2023-08-03 アンリツ株式会社 Waveform acquisition device and waveform acquisition method

Also Published As

Publication number Publication date
JPH0619376B2 (en) 1994-03-16

Similar Documents

Publication Publication Date Title
JPH0447269B2 (en)
US4654584A (en) High-speed precision equivalent time sampling A/D converter and method
JP3592993B2 (en) Digital peak detector and method for detecting maximum and minimum values
US4053839A (en) Method and apparatus for the frequency multiplication of composite waves
JPH01311282A (en) Waveform display device
JPH0582780B2 (en)
EP0004152A1 (en) Digitizing a recurring analog signal
JP3464692B2 (en) RMS measurement device
JP3958866B2 (en) Sampling digitizer
JPH037909B2 (en)
JPS6385489A (en) Slight time difference measuring instrument
JPH05119070A (en) Digital oscilloscope
JP2555699B2 (en) Pulsed partial discharge measurement circuit
JPS625186A (en) Data comparison triggering apparatus
JPH05273245A (en) Metastable state detection device
SU1553923A1 (en) Apparatus for recording amplitude modulation of voltage
JP2543721Y2 (en) Waveform measuring device
JPH088465Y2 (en) Waveform generator
SU978198A1 (en) Memory having data circulation
SU738120A1 (en) Synchronisable high-frequency generator
JPH0619373B2 (en) Trigger jitter detection circuit
SU1444673A1 (en) Device for measuring amplitude of sinusoidal voltage
JPH07120503A (en) Waveform recorder
JP2946587B2 (en) Digital storage oscilloscope trigger circuit
SU1478139A1 (en) Device for measuring electrical parameters in three-phase network