JPH01310539A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01310539A JPH01310539A JP14217688A JP14217688A JPH01310539A JP H01310539 A JPH01310539 A JP H01310539A JP 14217688 A JP14217688 A JP 14217688A JP 14217688 A JP14217688 A JP 14217688A JP H01310539 A JPH01310539 A JP H01310539A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- polycrystalline silicon
- film
- silicon film
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 35
- 239000010937 tungsten Substances 0.000 claims abstract description 35
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 239000003638 chemical reducing agent Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000004528 spin coating Methods 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 13
- 238000000151 deposition Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電極形成にタングステンの選択成長を用いる
半導体装置の製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a semiconductor device using selective growth of tungsten to form electrodes.
従来の技術
近年、電極形成として、絶縁膜に設けた開口部くコンタ
クトホール)内に、CVD法によりタングステンを選択
させて埋め込む方法が開発されつつある。2. Description of the Related Art In recent years, a method of selectively embedding tungsten into an opening (contact hole) provided in an insulating film using a CVD method has been developed to form an electrode.
このタングステンの選択成長法によるMO3電界効果ト
ランジスタの電極形成を第2図に示した断面図を参照し
て説明する。The formation of electrodes of an MO3 field effect transistor using this selective growth method of tungsten will be explained with reference to the cross-sectional view shown in FIG.
まず、シリコン基板1の中にソース領域2とドレイン領
域3を形成し、ソース領域2とドレイン領域3の間にゲ
ート酸化膜4を形成し、ゲート酸化膜4の上にポリシリ
コンによるゲート電極を形成し、シリコン基板1の表面
に酸化シリコン膜6を形成する。次にソース領域2.ド
レイン領域3およびゲート電極の上の酸化シリコン膜6
を開口し、コンタクトホールを形成する。続いて、CV
D法によりタングステンを選択成長させて、コンタクト
ホールの中にタングステン膜7を形成する。このタング
ステン膜7の上に、アルミニウム(A[>にシリコン(
Si)と鋼(Cu)を少量含んだ電極8を形成する。First, a source region 2 and a drain region 3 are formed in a silicon substrate 1, a gate oxide film 4 is formed between the source region 2 and the drain region 3, and a gate electrode made of polysilicon is formed on the gate oxide film 4. A silicon oxide film 6 is formed on the surface of the silicon substrate 1. Next, source area 2. Silicon oxide film 6 on drain region 3 and gate electrode
to form a contact hole. Next, CV
Tungsten is selectively grown using method D to form a tungsten film 7 in the contact hole. On this tungsten film 7, aluminum (A[> and silicon (
An electrode 8 containing a small amount of Si) and steel (Cu) is formed.
以上の工程によりMO3電界効果トランジスタが形成さ
れる。Through the above steps, an MO3 field effect transistor is formed.
発明が解決しようとする課題
従来の製造方法では、選択CVD法により、タングステ
ンをコンタクトホールの中に成長させる際に、反応ガス
である6フツ化タングステンの還元剤であるシリコンが
シリコン基板から供給されるためコンタクトホールの周
囲の酸化シリコン膜6の下側にまで、タングステン7が
食いこみ(エンクローチメント)、ソース領域2.ドレ
イン領域3およびポリシリコンゲート電極の中にタング
ステンの食い込み領域9ができる。このため、浅い接合
部分をタングステンが突きぬけてショート不良やショー
トしなくてもリーク電流の増大をひき起こす。Problems to be Solved by the Invention In conventional manufacturing methods, when growing tungsten into contact holes using selective CVD, silicon, which is a reducing agent for tungsten hexafluoride, which is a reactive gas, is supplied from a silicon substrate. Therefore, the tungsten 7 digs into the lower side of the silicon oxide film 6 around the contact hole (encroachment), causing the source region 2. A tungsten encroachment region 9 is created in the drain region 3 and the polysilicon gate electrode. Therefore, tungsten penetrates through the shallow junction, causing a short circuit failure or an increase in leakage current even if no short circuit occurs.
本発明は選択CVD法により、コンタクトホールの中に
タングステンを形成する際に、タングステンの食い込み
を無くす半導体装置の製造方法を提供することを目的と
するものである。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that eliminates the encroachment of tungsten when forming tungsten in a contact hole using a selective CVD method.
課題を解決するための手段
この問題を解決するための本発明の半導体装置の製造方
法は、絶縁膜にコンタクトホールを形成し、表面に多結
晶シリコン膜を成長させ、この多結晶シリコン膜上にフ
ォトレジストを回転塗布法で表面が平坦になるように塗
布し、このフォトレジストをベークで硬化させた後、多
結晶シリコン膜とこのフォトレジストを、両者のエツチ
ング速度が等しい条件で、絶縁膜上の多結晶シリコン膜
が無くなるまでドライエツチングを行い、この後、ウェ
ハ上に残存するフォトレジストを除去し、洗浄を行い、
コンタクトホール内に残った多結晶シリコン膜を還元剤
として、CVD法によりタングステンをコンタクトホー
ル内に選択成長させ、タングステンの上に電極を形成す
るものである。Means for Solving the Problem The method for manufacturing a semiconductor device of the present invention to solve this problem is to form a contact hole in an insulating film, grow a polycrystalline silicon film on the surface, and grow a polycrystalline silicon film on the polycrystalline silicon film. After applying a photoresist using a spin coating method so that the surface is flat and hardening the photoresist by baking, the polycrystalline silicon film and this photoresist are etched on the insulating film under conditions that the etching rate of both is equal. Dry etching is performed until the polycrystalline silicon film is removed. After this, the photoresist remaining on the wafer is removed, and the wafer is cleaned.
Using the polycrystalline silicon film remaining in the contact hole as a reducing agent, tungsten is selectively grown in the contact hole by CVD, and an electrode is formed on the tungsten.
作用
本発明の半導体装置の製造方法によれば、コンタクトホ
ール内には多結晶シリコン膜が形成された状態でCVD
法によりタングステンを選択成長させるため、タングス
テンの選択成長のための原料ガスである6フツ化タング
ステンの還元剤であるシリコンがコンタクトホール内に
存在するので還元剤のシリコンが供給され、タングステ
ンの成長は絶縁膜の下方向へ進行せず、シリコン基板へ
の食い込みを阻止することができる。According to the method for manufacturing a semiconductor device of the present invention, CVD is performed with a polycrystalline silicon film formed in the contact hole.
In order to selectively grow tungsten using this method, silicon, which is a reducing agent for tungsten hexafluoride, which is a raw material gas for the selective growth of tungsten, is present in the contact hole, so silicon, which is a reducing agent, is supplied, and the growth of tungsten is It is possible to prevent the insulating film from moving downwards and from digging into the silicon substrate.
実施例
本発明の半導体装置の製造方法の一実施例について第1
図に示したMO3電界効果トランジスタの工程断面図を
参照しながら説明する。Embodiment 1 Regarding an embodiment of the method for manufacturing a semiconductor device of the present invention
This will be explained with reference to the process cross-sectional diagram of the MO3 field effect transistor shown in the figure.
まず、シリコン基板1の中にソース領域2とドレイン領
域3を形成し、ソース領域2とドレイン領域3の間のシ
リコン基板1の上に、ゲート酸化膜4を形成し、ゲート
酸化膜4の上に多結晶シリコンによる厚さが300nm
のゲート電極5を形成し、シリコン基板1の表面にCV
D法により、厚さが400nmの酸化シリコン膜6を形
成する。First, a source region 2 and a drain region 3 are formed in a silicon substrate 1, a gate oxide film 4 is formed on the silicon substrate 1 between the source region 2 and the drain region 3, and a gate oxide film 4 is formed on the gate oxide film 4. The thickness of polycrystalline silicon is 300 nm.
A gate electrode 5 is formed on the surface of the silicon substrate 1, and a CV
A silicon oxide film 6 having a thickness of 400 nm is formed by method D.
この後、ソース領域2.ドレイン領域3およびゲート電
極6の上の酸化シリコン嘆にコンタクトホール10を形
成する(第1図A)。After this, source area 2. A contact hole 10 is formed in the silicon oxide layer above the drain region 3 and gate electrode 6 (FIG. 1A).
次に、シリコン基板1の表面に、減圧CVD法により、
多結晶シリコン膜11を80〜300nmの厚さに成長
させ、さらに多結晶シリコン膜11の上に、回転塗布法
で表面が平坦にな・るようにポジ型フォトレジスト12
を1.2μmの厚さに塗布する。この後、130℃の温
度で30分間、定乾炉の中でフォトレジスト12を硬化
させる(第1図B)。Next, on the surface of the silicon substrate 1, by low pressure CVD method,
A polycrystalline silicon film 11 is grown to a thickness of 80 to 300 nm, and a positive photoresist 12 is applied onto the polycrystalline silicon film 11 using a spin coating method so that the surface becomes flat.
Coat to a thickness of 1.2 μm. Thereafter, the photoresist 12 is cured in a constant drying oven at a temperature of 130° C. for 30 minutes (FIG. 1B).
次に、フォトレジスト12と多結晶シリコン膜11を、
両者のエツチング速度が等しい条件で反応性(リアクテ
ィブ)イオンエツチングを行い、酸化シリコン膜6の上
の多結晶シリコン膜11が完全に除去されるまでエツチ
ングを続ける。なお、このときのエツチング条件は次の
とうりである。Next, the photoresist 12 and the polycrystalline silicon film 11 are
Reactive ion etching is performed under conditions where both etching rates are equal, and etching is continued until the polycrystalline silicon film 11 on the silicon oxide film 6 is completely removed. The etching conditions at this time are as follows.
ガス圧 140mTorr
RFパワー 200w
エツチングガス CF4+5F6(6%)このドラ
イエツチングの終了後、酸素プラズマアッシングおよび
洗浄により、残存したフォトレジスト12を完全に除去
し、ウェハを清浄化する。この清浄化された時にはコン
タクトホール内には、多結晶シリコン膜11が80〜3
00nmの厚さで形成されている(第1図C)。Gas pressure: 140 mTorr RF power: 200 W Etching gas: CF4+5F6 (6%) After completion of this dry etching, the remaining photoresist 12 is completely removed by oxygen plasma ashing and cleaning, and the wafer is cleaned. After this cleaning, the polycrystalline silicon film 11 is 80 to 30% thick in the contact hole.
It is formed with a thickness of 00 nm (FIG. 1C).
なお、この多結晶シリコン膜11は、次のCVD法によ
るタングステン形成の際の還元剤となる。Note that this polycrystalline silicon film 11 serves as a reducing agent during the subsequent formation of tungsten by the CVD method.
次に、6フツ化タングステンを用いたCVD法により、
タングステン13を約350nmの厚さに選択成長させ
、コンタクトホールの中に埋め込む。このとき、多結晶
シリコン膜11が6フツ化タングステンの還元剤となる
ため、シリコン基板1やゲート電極5にはタングステン
の食い込み領域ができない。続いて、SiとCuを含ん
だ厚さが500nmのAeをタングステン13の上に形
成し、電極8を形成する(第1図D)。Next, by CVD method using tungsten hexafluoride,
Tungsten 13 is selectively grown to a thickness of about 350 nm and is buried in the contact hole. At this time, since the polycrystalline silicon film 11 serves as a reducing agent for tungsten hexafluoride, no region is formed in the silicon substrate 1 or the gate electrode 5 where tungsten bites. Subsequently, Ae containing Si and Cu and having a thickness of 500 nm is formed on the tungsten 13 to form the electrode 8 (FIG. 1D).
以上の工程によりMOS電界効果トランジスタが完成す
る。Through the above steps, a MOS field effect transistor is completed.
なお、実施例ではMOS電界効果トランジスタの例を示
したが、本発明がバイポーラトランジスタやその他の半
導体素子ならびに多層配線のコンタクトにも利用できる
ことはいうまでもない。In addition, although the example of a MOS field effect transistor was shown in the Example, it goes without saying that this invention can be utilized also for the contact of a bipolar transistor, other semiconductor elements, and multilayer wiring.
発明の効果
本発明の半導体装置の製造方法によれば、CVD法によ
るタングステンの選択成長工程において、還元剤として
、コンタクトホール内に形成された多結晶シリコン膜を
用いているため、自己整合方式でタングステンのシリコ
ン基板等への食い込みを抑制することができる。Effects of the Invention According to the method of manufacturing a semiconductor device of the present invention, since the polycrystalline silicon film formed in the contact hole is used as a reducing agent in the selective growth process of tungsten by the CVD method, the process can be performed in a self-aligned manner. It is possible to suppress tungsten from digging into a silicon substrate or the like.
また、コンタクトホール内に多結晶シリコン膜を作りこ
れをCVD法によるタングステン形成時のシリコンの供
給源としているため、電極のコンタクト領域が、高融点
金属、もしくは高融点金属シリサイドにより裏打ちされ
ていても、安定したタングステンの還元が可能で、タン
グステンのコンタクトホール内への形成が容易にできる
。In addition, since a polycrystalline silicon film is formed in the contact hole and is used as a silicon supply source when forming tungsten using the CVD method, even if the contact region of the electrode is lined with a high-melting point metal or high-melting point metal silicide. , stable tungsten reduction is possible, and tungsten can be easily formed in contact holes.
第1図は本発明の半導体装置の製造方法の一実施例を示
すMOS電界効果トランジスタの工程断面図、第2図は
従来の半導体装置の製造方法を示すMOS電界効果トラ
ンジスタの断面図である。
1・・・・・・シリコン基板、2・・・・・・ソース領
域、3・・・・・・ドレイン領域、4・・・・・・ゲー
ト酸化膜、5・・・・・・ゲート電極、6・・・・・・
酸化シリコン膜、8・・・・・・電極、10・・・・・
・コンタクトホール、11・・・・・・多結晶シリコン
膜、12・・・・・・フォトレジスト、13・・・・・
・タングステン。FIG. 1 is a process cross-sectional view of a MOS field effect transistor showing an embodiment of the semiconductor device manufacturing method of the present invention, and FIG. 2 is a cross-sectional view of a MOS field effect transistor showing a conventional semiconductor device manufacturing method. DESCRIPTION OF SYMBOLS 1... Silicon substrate, 2... Source region, 3... Drain region, 4... Gate oxide film, 5... Gate electrode , 6...
Silicon oxide film, 8...electrode, 10...
・Contact hole, 11... Polycrystalline silicon film, 12... Photoresist, 13...
·tungsten.
Claims (1)
晶シリコン膜を成長させる工程と、回転塗布法によりフ
ォトレジスト膜を前記多結晶シリコン膜上に形成し、さ
らに、前記フォトレジスト膜をベークにより硬化させる
工程と、前記フォトレジスト膜と前記多結晶シリコン膜
を両者のエッチング速度が等しい条件で、前記絶縁膜上
の前記多結晶シリコン膜が無くなるまでドライエッチン
グを行う工程と、前記ウェハ上に残存する前記フォトレ
ジスト膜を除去し、洗浄を行う工程と、前記開口部の中
に残った多結晶シリコン膜を還元剤であるシリコンの供
給源として、CVD法によりタングステンを選択成長さ
せて前記開口部にのみタングステンを形成する工程と、
前記タングステンの上に電極を形成する工程を備えたこ
とを特徴とする半導体装置の製造方法。A process of forming an opening in an insulating film, a process of growing a polycrystalline silicon film over the entire surface of the wafer, forming a photoresist film on the polycrystalline silicon film by a spin coating method, and then baking the photoresist film. a step of dry etching the photoresist film and the polycrystalline silicon film under conditions where both etching rates are equal until the polycrystalline silicon film on the insulating film disappears; The remaining photoresist film is removed and cleaned, and tungsten is selectively grown by CVD using the polycrystalline silicon film remaining in the opening as a source of silicon, which is a reducing agent, to form the opening. a step of forming tungsten only on the portion;
A method for manufacturing a semiconductor device, comprising the step of forming an electrode on the tungsten.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14217688A JPH01310539A (en) | 1988-06-09 | 1988-06-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14217688A JPH01310539A (en) | 1988-06-09 | 1988-06-09 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01310539A true JPH01310539A (en) | 1989-12-14 |
Family
ID=15309132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14217688A Pending JPH01310539A (en) | 1988-06-09 | 1988-06-09 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01310539A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58197876A (en) * | 1982-05-14 | 1983-11-17 | Toshiba Corp | Semiconductor device |
-
1988
- 1988-06-09 JP JP14217688A patent/JPH01310539A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58197876A (en) * | 1982-05-14 | 1983-11-17 | Toshiba Corp | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2978748B2 (en) | Method for manufacturing semiconductor device | |
JPH04307933A (en) | Forming method of tungsten plug | |
JPH10308360A (en) | Manufacture of semiconductor device | |
JP2000306997A (en) | Semiconductor device having barrier metal layer and fabrication thereof | |
JPH0467630A (en) | Method of growing high melting-point metal | |
JPH01310539A (en) | Manufacture of semiconductor device | |
JPH0579165B2 (en) | ||
JP2836371B2 (en) | Method for manufacturing semiconductor device | |
JPS63133550A (en) | Manufacture of semiconductor device | |
JP2940492B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100780686B1 (en) | Method for fabricating semiconductor device | |
JPH0810693B2 (en) | Method for manufacturing semiconductor device | |
JP2543192B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3217280B2 (en) | Dry etching post-processing method and method for manufacturing MOS type semiconductor device | |
JPS5951549A (en) | Manufacture of integrated circuit device | |
JPH0594967A (en) | Manufacture of semiconductor device | |
JP3082230B2 (en) | Wiring formation method | |
JPH07183250A (en) | Formation of contact | |
JPH0254659B2 (en) | ||
JPH02186627A (en) | Manufacture of semiconductor device | |
JPH03248464A (en) | Contact-buried metal structure and manufacture thereof | |
JPH05343352A (en) | Forming method for film of silicide | |
JPH0629240A (en) | Semiconductor device and its manufacture | |
JPH04303925A (en) | Manufacture of semiconductor device | |
JPH01217910A (en) | Manufacture of semiconductor device |