JPH01309136A - 仮想タイマー加速制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機上で動的に時間経過を加速または
減速させることにより、実行するリフトウェアに細工す
ることなく、タイマーに関するシミュレーション実験で
きる手段を与えるものである。

Ｃ従来の技術〕 加速減速装置を用いて実時間を伸縮制御するシミュレー
ション装置として、特開昭５４−９８１５３号が挙げら
れる。

〔発明が解決しようとする課題〕

ソフトウェアには、ある一定の時間時間経過または時間
にもとずきスケジュールされ動作する機能が多く、これ
らの機能を確認する際、時間の経過９時間の設定を考慮
した動作環境が必要となる。

この動作環境を設定するには長時間を必要とするものや
短時間すぎて設定が困難な場合が多い。このためソフト
ウェアの一部に細工を施し１機能の動作確認を実施して
きた。しかし、上記従来技術では機能の部分的確認は出
来ても当該機能部分が細工されたことにより受ける影響
が多く、システムの整合性確認が不十分となる。又、機
能が複雑になればなるほど細工すべき個所が多くなり、
−度細工した仕掛けの取りはずし、再設定が困難な場合
が多い。この様に、検証できる範囲、検証の容易性に関
して問題があった。本発明の目的は。

仮想計算機システム上でタイマーを加速制御することで
ソフトウェアに対する細工を必要とせず、容易にシミュ
レーション実験ができる手段を提供することにある。

〔課題を解決するための手段〕

ＯＳを仮想計算機システム上で動作させた場合、時間は
仮想計算機対応に持っている仮想タイマー機構により制
御される。

仮想タイマーは仮想計算機が動作中、タイマー制御機構
により実計算機の持つタイマー機構の実タイマーが反映
される。このため、タイマー制御機構に、新たな加速制
御機構を接続することにより仮想タイマーを加速または
減速することができる。加速制御は、外部入力装置から
仮想計算機システムを経由して与えられるタイマー加速
データ（目的の時刻に達するまで時間経過を加速、減速
させる指示）によって実タイマー値を補正し、仮想タイ
マー値として仮想タイマー機構を制御する。

仮想計算機上のＯＳは仮想タイマー機構から報告される
時間の経過および時刻によりスケジュールされ動作する
ことから、ソフトウェアの一部に細工を施さなくても容
易に動作環境を提供することができる。

〔作用〕

加速制御機構は、仮想計算機対応に与えられたタイマー
加速データーにより実タイマーを補正し、仮想タイマー
値として当該仮想計算機の仮想タイマー機構を操作する
ように動作する。

このため、タイマー加速制御は、当該仮想計算機対応に
行われ、他の仮想計算機が持つ仮想タイマー機構には影
響しない。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図において、１は実タイマー機構、２はタイマー制御機
構、３は仮想タイマー機構、４は加速制御機構、５は加
速演算機構、６は仮想計算機対応に持つ加速データ記憶
域、７は外部入力装置、８は仮想計算機システム、９は
仮想計算機である。

実タイマー機構は実計算機が持つ時計機構であり、時間
経過および現在時刻を管理する機構である。仮想タイマ
ー機構は仮想計算機対応に持ち、タイマー制御機構によ
り実タイマー機構の時間経過および現在時刻が反映され
仮想計算機のタイマーを管理する機構である。

本発明は、タイマー制御機構に新たな加速制御機構を接
続した。

外部入力装置から与えられたタイマー加速データーは、
仮想計算機対応に持つ加速データ記憶域にタイマー加速
系数、加速制御する時間、加速開始時間として記憶され
る。加速制御機構は、これらの情報をもとに実タイマー
値を加速演算機構で補正し、仮想タイマー値として仮想
タイマー機構に反映する機構である。

加速制御機構の動作は次の通りである。第２図の仮想タ
イマーの加速／減速に関する時間のシミュレーション方
式をもとに説明する。

ｔｌは実際の経過時間、１２．１．は補正された経過時
間、ａはタイマー加速系数を表わす。

従来、仮想計算機上のＯＳからし□の時間経過を得るた
めのタイマー命令が発行されると実タイマーの時間経過
によりＯＳに報告１がされた。つまり、ａ＝１の場合で
ある。

本発明の加速制御方式では、仮想計算機上のＯＳからし
□の時間経過を得るためのタイマー命令が発行されると
タイマー制御機構は、時間値ｔ。

をもとに加速制御機構に時間値の補正を行わせる。

加速制御機構は、仮想計算機対応に持つ加速データ記憶
域に格納されたタイマー加速系数をもとに加速演算機構
による演算（１１ｔ、／　ａｕの式で求める）で補正値
ｔ２又はｔ３を経過時間として求め直す。

タイマー制御は、この補正値をタイマー制御値として実
タイマー機構を作動させる。

し２またはｔ３の時間経過後、実タイマー機構からタイ
マー制御機構に時間経過が報告される。

タイマー制御機構はタイマー命令発行元の仮想計算機に
対し、タイマー加速系数に応じた現在時刻の補正を行い
、時間経過を報告する。

タイマー加速系数が、１１１　＜　ａＩ”の関係であれ
ば実際の時間経過（し□）より前に報告２がされ、仮想
計算機上のＯＳには、あたかもｔ工の時間が経過したも
のと認識させることができ加速シミュレーションができ
る。

また、タイマー加速系数が、”　Ｏ（Ｂ　（１ｕの関係
であれば実タイマーの時間経過（ｔ工）より後に報告３
がされ、減速シミュレーションができる。加速制御する
時間が過ぎると、加速データー記憶域に記憶されたタイ
マー加速データはリセットされ、新たなタイマー加速デ
ータが入力されるまで、当該仮想計算機に対する仮想タ
イマーの加速制御はされない； このように、ある一定時間まで仮想タイマーを加速また
は減速させることにより、時間経過または時間にもとす
きスケジュールされ動作する機能の検証、動作環境を設
定する手段が容易に提供でき、ソフトウェアの検証に役
立つ。

〔発明の効果〕

本発明によれば、仮想計算機システムにおいて加速制御
機構により仮想計算機対応に仮想タイマーを動的に操作
し、任意に時間経過をシミュレーションすることができ
るので次の効果がある。

（１）仮想タイマーを加速させることにより、■長時間
の時間経過が必要となる検証環境を短時間で設定できる
ので作業効率が向上できる。

■単位時間内に処理の中断を発生させることで、中断処
理の検証が容易となる。

（２）仮想タイマーを減速させることにより、■単位時
間内に発生するトラフィック量を増大させることができ
、限界／境界条件を伴う処理の検証が容易となる。

■時間待合せキューが多くなり、タイマースケジューリ
ング処理の検証が容易となる。

以上の様に、仮想タイマーを動的に加速および減速させ
ることで時間経過に伴う処理の検証が容易となり、ソフ
トウェアの検証に役立つ。

【図面の簡単な説明】

第１図は本発明の一実施例の加速制御機構の構成図、第
２図は仮想タイマーの加速／減速に関する時間のシミュ
レーション方式の一実施例説明図である。 ４・・・加速制御機構、５・・・加速演算機構、６・・
・加速データー記憶域。

Claims (1)

【特許請求の範囲】
1. １、仮想計算機システムにおいて、仮想計算機対応に制
   御できる加速制御機構を設け、仮想計算機対応に持つ仮
   想タイマーをあらかじめ外部から仮想計算機対応に与え
   られたタイマー加速データにより制御し、上記加速制御
   機構は、当該仮想計算機上のＯＳから発行されるタイマ
   ー命令に対し、実際の時間経過を加速または減速して仮
   想タイマー機構を制御することを特徴とする仮想タイマ
   ー加速制御方式。