JPH01307220A - 微細配線の製造方法 - Google Patents
微細配線の製造方法Info
- Publication number
- JPH01307220A JPH01307220A JP13757388A JP13757388A JPH01307220A JP H01307220 A JPH01307220 A JP H01307220A JP 13757388 A JP13757388 A JP 13757388A JP 13757388 A JP13757388 A JP 13757388A JP H01307220 A JPH01307220 A JP H01307220A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- high melting
- point metal
- forming
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000002844 melting Methods 0.000 claims abstract description 19
- 230000008018 melting Effects 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 238000004544 sputter deposition Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 239000003870 refractory metal Substances 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- 238000005204 segregation Methods 0.000 abstract description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011737 fluorine Substances 0.000 abstract description 4
- 229910052731 fluorine Inorganic materials 0.000 abstract description 4
- 238000004140 cleaning Methods 0.000 abstract description 3
- 239000012530 fluid Substances 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 101150095744 tin-9.1 gene Proteins 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000270295 Serpentes Species 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002186 photoelectron spectrum Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、微細配線の製造方法に係り、特に。
微細コンタクト永−ル中ビ導電性材料を埋込み。
低コンタクト抵抗を実現するのに好適な金属配線の形成
方法に関する。
方法に関する。
従来、微開コンタクトホールの底及び側壁にアモルファ
スSiを付着せてから配線材料の一つであるWを埋込む
方法として、1987 シンポジウム オン VLSI
チクノロシイ、ダイジェスト オン テクニカルペ
ーパーズ(アイ・イー・イー・イー カタログ、Nα8
7 ティー・エイチ・φ189−1)第73頁から第7
4頁(1987Symposium on VLS
I Technology Dlgest of
Tachnical Papers (IEE[E C
at N1187 THO189−IPp73−74)
に論じられている。
スSiを付着せてから配線材料の一つであるWを埋込む
方法として、1987 シンポジウム オン VLSI
チクノロシイ、ダイジェスト オン テクニカルペ
ーパーズ(アイ・イー・イー・イー カタログ、Nα8
7 ティー・エイチ・φ189−1)第73頁から第7
4頁(1987Symposium on VLS
I Technology Dlgest of
Tachnical Papers (IEE[E C
at N1187 THO189−IPp73−74)
に論じられている。
上記従来技術は、WFeのSi還元反応により消費され
るSiよりも厚いSiを予め形成しておき、基板Siの
消費を防ぐことを目的としたものである。しかしながら
、上記従来技術の場合にもSi基板上に直接選択W−C
VD法でWを形成する場合と同様に、CVD−Wとアモ
ルファスSiとの界面に、選択W−CVD過程でフッ素
や酸素の偏析が起こり、W/アモルファスSi界面のコ
ンタクト抵抗が増大し、そのバラツキも大きくなるとい
った問題があった。
るSiよりも厚いSiを予め形成しておき、基板Siの
消費を防ぐことを目的としたものである。しかしながら
、上記従来技術の場合にもSi基板上に直接選択W−C
VD法でWを形成する場合と同様に、CVD−Wとアモ
ルファスSiとの界面に、選択W−CVD過程でフッ素
や酸素の偏析が起こり、W/アモルファスSi界面のコ
ンタクト抵抗が増大し、そのバラツキも大きくなるとい
った問題があった。
本発明の目的は、微細コンタクトホールを有するVLS
Iの多層配線において、バラツキが小さく、かつ、低コ
ンタクト抵抗を実現する方法を提供することにある。
Iの多層配線において、バラツキが小さく、かつ、低コ
ンタクト抵抗を実現する方法を提供することにある。
上記目的は、金属配線を接触しせて形成しようとするS
i拡散層の表面を希釈したフッ酸系洗浄液用いて表面酸
化膜を除去する処理を施した後、高真空容器内で高融点
金属または、高融点金属の窒化物と高融点金属の積層膜
をスパッタ法で形成し、酸素やフッ素の偏析を防ぐこと
により、達成される。
i拡散層の表面を希釈したフッ酸系洗浄液用いて表面酸
化膜を除去する処理を施した後、高真空容器内で高融点
金属または、高融点金属の窒化物と高融点金属の積層膜
をスパッタ法で形成し、酸素やフッ素の偏析を防ぐこと
により、達成される。
高真空容器内でSi上にスパッタ法で形成した高融点金
属または、高融点金属窒化物とSiとの界面には、酸素
の偏析を極めて低いレベルに抑えることができ、また、
フッ素に関しては原理的に偏析を防ぐことができる。ま
た、これらの高融点金属または、高融点金属の窒化物は
100〜200Å以上の厚みであれば、選択W−CVD
過程において1反応ガスや反応生成物に対してバリア効
果を有するので、スパッタ法で形成した層とSiとの界
面の特性が変化することはない、また、スパッタ法で形
成した高融点金属上に選択W−CVD法でWを形成する
過程においては、上記高融点金属表面の酸化が若干具ら
れるが、抵抗値の増大は無視できる範囲に抑えることが
できる。
属または、高融点金属窒化物とSiとの界面には、酸素
の偏析を極めて低いレベルに抑えることができ、また、
フッ素に関しては原理的に偏析を防ぐことができる。ま
た、これらの高融点金属または、高融点金属の窒化物は
100〜200Å以上の厚みであれば、選択W−CVD
過程において1反応ガスや反応生成物に対してバリア効
果を有するので、スパッタ法で形成した層とSiとの界
面の特性が変化することはない、また、スパッタ法で形
成した高融点金属上に選択W−CVD法でWを形成する
過程においては、上記高融点金属表面の酸化が若干具ら
れるが、抵抗値の増大は無視できる範囲に抑えることが
できる。
以下1本発明の一実施例を第1図により説明する。第1
図(a)は、p型シリコン基板1の所望の領域にリン拡
散層2を形成した後、コンタクトホール(直径0.6μ
m、深さ1μm)を有する5ins膜3を形成し、続い
てDCマグネトロンスパッタ法により、W膜を5ins
膜3上平坦部で1100n形成した0次に、第1図(b
)に示したようにホトレジスト5を5iOza上で1μ
m塗布した後、ホトレジストを第1図(C)に示したよ
うにコンタクトホール内ホトレジストの一部が膜厚で0
.6μm残存するようにエッチバックし、上記ホトレジ
ストをマスクとして、スパッタ蒸着したWをエツチング
した。Wのエツチングにマスクとして使用したホトレジ
ストを除去して第1図(d)に示す形状を得た。続いて
減圧CVD法により選択的にWを埋込んだ、W埋込条件
は、基板温度420℃、圧力0.3Torr、 WFe
= 5 sccm、 Hz= 500 secm+とじ
た。第1図(e)に示したW6を埋込んだ後、第1図(
f)に示したAQ配線を形成した1本発明によれば、W
とSi拡散層とのコンタクトホール、直径0.6μmの
コンタクトホールで平均値として、n◆Si拡散層に対
して17Ω/個、また。同様にしてn型シリコン基板に
形成したp+si拡散層に対し44.50/個を得た。
図(a)は、p型シリコン基板1の所望の領域にリン拡
散層2を形成した後、コンタクトホール(直径0.6μ
m、深さ1μm)を有する5ins膜3を形成し、続い
てDCマグネトロンスパッタ法により、W膜を5ins
膜3上平坦部で1100n形成した0次に、第1図(b
)に示したようにホトレジスト5を5iOza上で1μ
m塗布した後、ホトレジストを第1図(C)に示したよ
うにコンタクトホール内ホトレジストの一部が膜厚で0
.6μm残存するようにエッチバックし、上記ホトレジ
ストをマスクとして、スパッタ蒸着したWをエツチング
した。Wのエツチングにマスクとして使用したホトレジ
ストを除去して第1図(d)に示す形状を得た。続いて
減圧CVD法により選択的にWを埋込んだ、W埋込条件
は、基板温度420℃、圧力0.3Torr、 WFe
= 5 sccm、 Hz= 500 secm+とじ
た。第1図(e)に示したW6を埋込んだ後、第1図(
f)に示したAQ配線を形成した1本発明によれば、W
とSi拡散層とのコンタクトホール、直径0.6μmの
コンタクトホールで平均値として、n◆Si拡散層に対
して17Ω/個、また。同様にしてn型シリコン基板に
形成したp+si拡散層に対し44.50/個を得た。
その時の標準偏差はn+si拡散層に対しては5.0Ω
、p+拡散層に対しては2.8 Ωであった。
、p+拡散層に対しては2.8 Ωであった。
本発明と、従来のSi上への直接のW選択cvD法によ
るWの埋込の場合の接触抵抗分布を比較すると、第2図
に示すように、φ0.6μmのコンタクトホールに対し
、従来法のWとSiのコンタクト抵抗分布はバラツキが
大きいのに対し、本発明では極めてバラツキの小さい良
好な低コンタクト抵抗が得られる。
るWの埋込の場合の接触抵抗分布を比較すると、第2図
に示すように、φ0.6μmのコンタクトホールに対し
、従来法のWとSiのコンタクト抵抗分布はバラツキが
大きいのに対し、本発明では極めてバラツキの小さい良
好な低コンタクト抵抗が得られる。
第3図は、本発明のスパッタWとSi界面および従来法
のcvo−wとSi界面をESCA分析した光電子スペ
クトルである0本発明では界面にWの酸化物が認められ
ず、良好なW/Si界面が形成されることを示している
。
のcvo−wとSi界面をESCA分析した光電子スペ
クトルである0本発明では界面にWの酸化物が認められ
ず、良好なW/Si界面が形成されることを示している
。
次に、別の実施例を第4図により説明する。第4図は、
コンタクトホール部を有する試料のW埋込みを適用した
微細配線形成手順を示す断面図である。第4図(a)は
、シリコン基板1の所望の領域にリン拡散層2を形成し
、1100nのCVD− 5iOz3と600nmのボロン−リン−ガラス8を形
成し、コンタクトホールを形成した後、900℃ N2
雰囲気中で10分熱処理し、ボロン−リン−ガラスコン
タクトホール端部の形状を緩和した後、50nmの膜厚
のTiN9と50nmの膜厚のスパッタW4を形成した
断面を示す。
コンタクトホール部を有する試料のW埋込みを適用した
微細配線形成手順を示す断面図である。第4図(a)は
、シリコン基板1の所望の領域にリン拡散層2を形成し
、1100nのCVD− 5iOz3と600nmのボロン−リン−ガラス8を形
成し、コンタクトホールを形成した後、900℃ N2
雰囲気中で10分熱処理し、ボロン−リン−ガラスコン
タクトホール端部の形状を緩和した後、50nmの膜厚
のTiN9と50nmの膜厚のスパッタW4を形成した
断面を示す。
つづいて、第4図(b)に示したようにホトレジスト5
を塗布した後、(Q)に示したようにホトレジスト5を
エッチバックして約400nmの膜厚を残し、このホト
レジストをマスクにして、ドライエツチングでスパッタ
W4とTiN9をエツチングし、マスクとして用いたホ
トレジストを除去して第4図(d)に示す断面構造を作
製した。
を塗布した後、(Q)に示したようにホトレジスト5を
エッチバックして約400nmの膜厚を残し、このホト
レジストをマスクにして、ドライエツチングでスパッタ
W4とTiN9をエツチングし、マスクとして用いたホ
トレジストを除去して第4図(d)に示す断面構造を作
製した。
次に化学気相堆積法でW6を選択的に形成し、第4図(
e)に示す断面構造を形成した後、AQ配線を形成し、
第4図(f)の構造を得た。この構造のコンタクト抵抗
は直径0.6μmのコンタクトホールに対し、14.5
0であった。
e)に示す断面構造を形成した後、AQ配線を形成し、
第4図(f)の構造を得た。この構造のコンタクト抵抗
は直径0.6μmのコンタクトホールに対し、14.5
0であった。
また、第4図(a)に示したp型シリコン基板1にかえ
てn型シリコン基板を、リン拡散層2にかえてボロン拡
散層を用い上記第4図(a)〜(f)に示した形成手順
でA Q /W/T i N/ p+−Si接合を得た
。この構造での接触抵抗は72Ωであった。
てn型シリコン基板を、リン拡散層2にかえてボロン拡
散層を用い上記第4図(a)〜(f)に示した形成手順
でA Q /W/T i N/ p+−Si接合を得た
。この構造での接触抵抗は72Ωであった。
ここでは、スパッタ法で形成した高融点金属としてWを
用いて、また、高融点金属の窒化物としてTiNを用い
て説明したが、高融点金属としてMoまたは、高融点金
属のシリサイドであるチタンシリサイドやタングステン
シリサイド、またはモリブデンシリサイドを用いても同
様の効果が得られることは明らかである。また、TiN
のかわりにZrNやHfNを用いても、はぼ同様の効果
が期待できる。
用いて、また、高融点金属の窒化物としてTiNを用い
て説明したが、高融点金属としてMoまたは、高融点金
属のシリサイドであるチタンシリサイドやタングステン
シリサイド、またはモリブデンシリサイドを用いても同
様の効果が得られることは明らかである。また、TiN
のかわりにZrNやHfNを用いても、はぼ同様の効果
が期待できる。
本発明によれば、サブミクロンのコンタクトホール内に
高融点金属を埋込むことができ、しかも低コンタクト抵
抗(W Z n +S xでは4.1×10−8Ωal
m W/ p + S iでは9.5X10−♂Ω
a#)が実現できる。また、バラツキを示す標準偏差は
、Si上に直接CVD法で高融点金属を形成した場合W
/n+−8iで2,0XIO−7Ω国であったのに対し
、Si上にスパッタ法で高融点金属層の薄膜を形成した
後CVD法で高融点金属を埋込んだ場合W / n ”
−8zで3.5 X 10−’Ω1と著しく低減する
ことができるので、微細配線の信頼性を高める効果があ
る。
高融点金属を埋込むことができ、しかも低コンタクト抵
抗(W Z n +S xでは4.1×10−8Ωal
m W/ p + S iでは9.5X10−♂Ω
a#)が実現できる。また、バラツキを示す標準偏差は
、Si上に直接CVD法で高融点金属を形成した場合W
/n+−8iで2,0XIO−7Ω国であったのに対し
、Si上にスパッタ法で高融点金属層の薄膜を形成した
後CVD法で高融点金属を埋込んだ場合W / n ”
−8zで3.5 X 10−’Ω1と著しく低減する
ことができるので、微細配線の信頼性を高める効果があ
る。
また、コンタクトホール内に従来の選択CVD法でWを
完全に埋めようとすると、コンタクトホールのアスペク
ト比が大の場合、長時間を要し選択性が低下するが、本
発明によればコンタクトホールの側壁からもWが成長す
るので、短時間で埋込みができ、選択性の低下も認めら
れない。
完全に埋めようとすると、コンタクトホールのアスペク
ト比が大の場合、長時間を要し選択性が低下するが、本
発明によればコンタクトホールの側壁からもWが成長す
るので、短時間で埋込みができ、選択性の低下も認めら
れない。
第1図は、本発明の一実施例を示す工程図、第2図(a
)は本発明により得られたコンタクト抵抗分布の一例、
第2図(b)は従来法で得られたコンタクト抵抗分布を
それぞれ示す図、第3図(a)は本発明で形成したW/
Si界面のESCDスペクトルを示す図、(b)は従来
法で形成したW/Si界面のESCAスペクトルを示す
図、第4図は、本発明の一実施例を示す工程図である。 1・・・シリコン基板、2・・・リン拡散層、3・・・
CVD5ift・・・、4・・・スパッタW、5・・・
ホトレジスト、6・・・CVD−W、7・・・AQ、8
・・・ボロン−リン−ガラス、9・・・TiN。 第 1 図 (α) (む(b)(巳) 了 7’+を 第2 図 (α) 不発帆 コンタク¥抵仇 (Ω) (b) 夜来よ コンタクト括欲、 (Ω) 第 3 図 +200 1210 +220
1230光v1エネンレギー (eV) 第 4図 (b)(e) (C) 由 事件の表示 昭和63年特許願第137573号 発明の名称 微細配線の製造方法 補正をする者 11件との関係 特許出願人 名 称 !5101株式会トド 日 立
H作 所名 称 日立超エル・ニスφアイ
・エンジニアリング株式会社 代 理 人 補正命令の日付 昭和63年8月30日補正の対象
明細書の図面の簡単な説明の欄補正の内容
)は本発明により得られたコンタクト抵抗分布の一例、
第2図(b)は従来法で得られたコンタクト抵抗分布を
それぞれ示す図、第3図(a)は本発明で形成したW/
Si界面のESCDスペクトルを示す図、(b)は従来
法で形成したW/Si界面のESCAスペクトルを示す
図、第4図は、本発明の一実施例を示す工程図である。 1・・・シリコン基板、2・・・リン拡散層、3・・・
CVD5ift・・・、4・・・スパッタW、5・・・
ホトレジスト、6・・・CVD−W、7・・・AQ、8
・・・ボロン−リン−ガラス、9・・・TiN。 第 1 図 (α) (む(b)(巳) 了 7’+を 第2 図 (α) 不発帆 コンタク¥抵仇 (Ω) (b) 夜来よ コンタクト括欲、 (Ω) 第 3 図 +200 1210 +220
1230光v1エネンレギー (eV) 第 4図 (b)(e) (C) 由 事件の表示 昭和63年特許願第137573号 発明の名称 微細配線の製造方法 補正をする者 11件との関係 特許出願人 名 称 !5101株式会トド 日 立
H作 所名 称 日立超エル・ニスφアイ
・エンジニアリング株式会社 代 理 人 補正命令の日付 昭和63年8月30日補正の対象
明細書の図面の簡単な説明の欄補正の内容
Claims (1)
- 【特許請求の範囲】 1、一主面に不純物導入領域を有する半導体基板を準備
する工程と、 前記半導体基板の該一主面を覆うように絶縁膜を形成す
る工程と、 前記不純物導入領域上の前記絶縁膜に接続用の第一の窓
を設ける工程と、 前記絶縁膜上および前記第一の窓内部に第一の導電体層
をスパッタ法で形成する工程と、前記第一の導電体層を
前記第一の窓内部にのみ残存するように加工する工程と
、 前記第一の窓内部にのみ残存するように加工した前記第
一の導電体層上に選択CVD法でWを形成する工程と、 前記W上及び前記絶縁膜上に配線層を形成する工程とを
包含する微細配線の製造方法。 2、前記第一の導電体層がW、Mo、チタンシリサイド
、タングステンシリサイド、モリブデンシリサイドの中
の少なくとも一つからなることを特徴とする特許請求の
範囲第1項記載の微細配線の製造方法。 3、前記第一の導電体層が高融点金属の窒化物と高融点
金属または高融点金属珪化物とを積層してなることを特
徴とする特許請求の範囲第2項記載の微細配線の製造方
法。 4、前記第一の導電体層の高融点金属の窒化物がTiN
、ZrN、HfNの中の少なくとも一つであることを特
徴とする特許請求の範囲第3項記載の微細配線の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13757388A JPH01307220A (ja) | 1988-06-06 | 1988-06-06 | 微細配線の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13757388A JPH01307220A (ja) | 1988-06-06 | 1988-06-06 | 微細配線の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01307220A true JPH01307220A (ja) | 1989-12-12 |
Family
ID=15201879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13757388A Pending JPH01307220A (ja) | 1988-06-06 | 1988-06-06 | 微細配線の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01307220A (ja) |
-
1988
- 1988-06-06 JP JP13757388A patent/JPH01307220A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3294041B2 (ja) | 半導体装置 | |
EP0159935B1 (en) | Method for inhibiting dopant out-diffusion | |
JPH0736403B2 (ja) | 耐火金属の付着方法 | |
US5723362A (en) | Method of forming interconnection | |
CA2043172C (en) | Method and structure for interconnecting different polysilicon zones on semi-conductor substrates for integrated circuits | |
JP3149406B2 (ja) | 半導体装置の製造方法 | |
JPH0529254A (ja) | 配線形成方法 | |
EP0076105A2 (en) | Method of producing a bipolar transistor | |
JPH1055981A (ja) | 集積回路デバイスを製造する際にWSixの異常酸化を防止しかつ均質WSix形成によりSiを供給する方法 | |
US4650696A (en) | Process using tungsten for multilevel metallization | |
US5202287A (en) | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction | |
KR100331521B1 (ko) | 콘택트 및 콘택트 형성 방법 | |
EP0472804B1 (en) | Copper germanium compounds capable of being produced at low temperature | |
CA1241457A (en) | Integrated devices having titanium carbonitride diffusion barrier layer | |
JPH05129231A (ja) | 電極配線 | |
EP0162950B1 (en) | Method for diffusing a conductivity determining impurity in a semiconductor substrate and making electrical contact thereto | |
US6221760B1 (en) | Semiconductor device having a silicide structure | |
JPH01307220A (ja) | 微細配線の製造方法 | |
JPS6079721A (ja) | 半導体構造体の形成方法 | |
JP3201318B2 (ja) | 半導体装置の製造方法 | |
JPS62216343A (ja) | 半導体装置の製造方法 | |
JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
CA1286798C (en) | Device fabrication method involving deposition of metal-containing material and resulting devices | |
JP3191477B2 (ja) | 配線構造およびその製造方法 | |
JPH09129880A (ja) | 半導体装置のゲート電極の形成方法 |