JPH01303554A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH01303554A
JPH01303554A JP13380288A JP13380288A JPH01303554A JP H01303554 A JPH01303554 A JP H01303554A JP 13380288 A JP13380288 A JP 13380288A JP 13380288 A JP13380288 A JP 13380288A JP H01303554 A JPH01303554 A JP H01303554A
Authority
JP
Japan
Prior art keywords
input
output device
processor
access
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13380288A
Other languages
English (en)
Other versions
JP2638078B2 (ja
Inventor
Takashi Horikawa
隆 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13380288A priority Critical patent/JP2638078B2/ja
Publication of JPH01303554A publication Critical patent/JPH01303554A/ja
Application granted granted Critical
Publication of JP2638078B2 publication Critical patent/JP2638078B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力装置に対しプロセッサの入出力アクセ
スにより制御を行う情報処理装置に関し、特に入出力装
置模擬機能を有する情報処理装置に関する。
〔従来の技術〕
プロセッサから入出力装置をアクセスするためには、プ
ロセッサの入出力アクセスにより入出力装置にコマンド
を送るか、入出力装置が解釈できるチャネル・プログラ
ムを作成して入出力装置を起動する必要がある。前者の
方法は、主にパーソナル・コンピュータなどの小規模な
計算機システムで採用されている方法であり、後者は汎
用計算機など比較的大規模な計算機システムで採用され
ている方式である。
ところで、一般に、情報処理装置で複数の入出力装置を
持つのが通常であるが、そのように複数の入出力装置を
持つ場合、プロセッサの入出力アクセスにより制御する
方式を採用した情報処理装置では、その入出力装置価々
によって制御方法が異なる。このため、従来、この方式
による情報処理装置では、個々の入出力装置毎に、制御
プログラムを用意することによって、これに対処してい
る。
〔発明が解決しようとする課題〕
しかし、プロセッサの持つ入出力アクセスにより入出力
装置を制御する方式を採用した情報処理装置では、上述
のように入出力装置毎に制御プログラムを用意する必要
があるため、制御プログラムが用意されていない入出力
装置に対してはこれを使用することができない。
すなわち、制御方法が少しでも異なると、別個に制御プ
ログラムは用意しなければならないのであり、入出力装
置の動作が類似していても、すなわち、例えば使用しよ
うとする入出力装置の動作が既設の入出力装置のそれと
類似していたとしても、制御プログラムを共用すること
ができなかった。このため、情報処理装置に入出力装置
を追加しようとした場合、同種の装置を制御する制御プ
ログラムを流用することができず、別個に制御プログラ
ムを用意しなければならなかった。
本発明の目的は、情報処理装置が持っている制御プログ
ラムにより類似の入出力装置を制御することを可能とし
、もって、制御プログラムが用意されていない入出力装
置に対してもアクセスを行うことが可能な情報処理装置
を提供することにある。
[課題を解決するための手段〕 本発明は、入出力装置に対するアクセス手段を内蔵する
プロセッサを持つ情報処理装置において、特定の入出力
装置に対するアクセスが行われていることを認識する認
識手段と、 入出力装置の動作を模擬する模擬手段と、模擬手段とプ
ロセッサとの間でプロセッサからの要求および模擬手段
における実行結果をやりとりするための受渡し手段とを
持たせたことを特徴としている。
〔作用〕
プロセッサが入出力装置に対し入出力アクセスを行うと
、認識手段がこれを認識し受渡し手段にアクセスの内容
を格納する様に指示するとともに、模擬手段を起動する
。模擬手段では、受渡し手段よりプロセッサからのアク
セス内容を受は取り、この内容にもとづいて入出力装置
の動作を模擬する。この場合、模擬手段が実在する類似
の入出力装置を使用して入出力装置の動作を模擬するこ
ともある。模擬手段により模擬された結果は受渡し手段
に格納され、プロセッサがこれを受は取る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の基本構成を示す機能ブロック図である
本発明に従う情報処理装置は、プロセッサ10の他、認
識手段20、模擬手段30及び受渡し手段40を備えて
いる。
プロセッサ10は、入出力装置に対するアクセス手段1
1を内蔵するプロセッサであり、また、認識手段20は
、特定の入出力装置に対するアクセスが行われているこ
とを認識する手段である。
模擬手段30は、入出力装置の動作を模擬する手段であ
り、受渡し手段40は、模擬手段30とプロセッサ10
との間でプロセッサ10からの要求および模擬手段30
における実行結果をやりとりするための手段である。
このように、入出力装置に対するアクセス手段11を内
蔵するプロセッサ10を持つ情報処理装置において、特
定の入出力装置に対するアクセスが行われていることを
認識する認識手段20と、入出力装置の動作を模擬する
模擬手段30と、模擬手段30とプロセッサlOとの間
でプロセッサ10からの要求および模擬手段30におけ
る実行結果をやりとりするための受渡し手段40を持た
せることにより、入出力装置の動作を模擬する。
第2図は本発明の一実施例を示すブロック図である。
本実施例は、通常の入出力装置が2つの場合の例を示し
ている。第2図においてプロセッサ10内部のアクセス
手段11は既述したように入出力装置に対し入出力アク
セスを行う部分である。また、プロセッサ10は受渡し
手段40からウェイト信号S1を受は付ける。この信号
がアクティブの場合、プロセッサ10は入出力アクセス
の完了をウェイト信号S1がインアクティブになるまで
保留する。
この情報処理装置では、通常の入出力装置50゜51に
対するアクセスは、アクセス手段11に接続されたバス
を通して行われる。バスにはアドレス・バス111 と
データ・バス112がある。プロー°lソサ10が入出
力装置に対してアクセスを行うと、アクセス手段11は
アドレス・バス111に、この入出力装置のアドレスを
出力する。このアドレスによりアクセス対象である入出
力装置が区別される。
入出力装置の動作を模擬する模擬手段30は通常入出力
装置に類似した入出力装置を持つ。炉似入出力装置60
は、情報処理装置が持つ制御プログラムの対象となって
いる装置に類似した装置であるが、直接対象となってい
ないため、従来の手法では制御プログラムで扱えない装
置である。
特定の入出力装置に対するアクセスが行われていること
、すなわち後述のように目的とする入出力装置に対しプ
ロセッサ10がアクセスしていることを認識する認識手
段20、および模擬手段30とプロセッサ10との間で
プロセッサ10からの要求、模擬手段30における実行
結果をやりとりするための受渡し手段40もバスに接続
される。
入出力装置の動作の模擬は、次のようにしてなされる。
すなわち、情報処理装置が持っている制御プログラムに
より類似の入出力装置を制御することを可能にするため
、目的とする入出力装置に対しプロセッサ10がアクセ
スしていることを認識手段20で認識し、模擬手段30
は入出力装置の動作を模擬し、受渡し手段40では、模
擬手段30とプロセ・ノサ10との間でプロセッサ10
からの要求および模擬手段30における実行結果をやり
とりする。
以下、具体的に説明すると、認識手段20はアドレス・
バス111を常に監視しており、模擬対象である入出力
装置のアドレスがアドレス・バス111に出力されると
、受渡し手段40に対しアドレス・バス111とデータ
・バス112の値およびプロセッサ10が行っているの
が入力アクセスであるか出力アクセスであるのかの区別
を取り込むように指示するとともに、模擬手段30を起
動する。
このようにプロセッサ10が入出力装置に対し入出力ア
クセスを行うと、認識手段20がこれを認識し受渡し手
段40にアクセスの内容を格納する様に指示するととも
に、模擬手段30を起動する。しかして、模擬手段30
では、受渡し手段40よりプロセッサ10からのアクセ
ス内容を受は取り、この内容にもとづいて入出力装置の
動作を模擬する。
すなわち、まず、受渡し手段40では上記の情叩を取り
込むとともに、プロセッサ10のアクセスが入力アクセ
スの場合には、模擬手段30から模擬結果を渡されるま
でウェイト信号S1をアクティブにしてプロセッサ10
をウェイトさせる。
一方、模擬手段30が認識手段20により起動されると
、上記の受渡し手段40よりアドレス・バス111とデ
ータ・バス112の値およびプロセ・ノサ10が行って
いるのが入力アクセスであるか出力アクセスであるのか
の区別を受は取って、プロセ・ソサ10からの発行され
た入出力アクセスを解釈する。模擬手段30では、この
解釈結果に従い自分の制御する類似入出力装置を動作さ
せる。
プロセッサ10のアクセスが出力アクセスの場合、模擬
手段30はプロセッサ10の出力するアドレスおよびデ
ータを受は取り、これを解釈することによりプロセッサ
10が行う入出力装置の制御コマンドを認識する。さら
に模擬手段30では、この結果に従って、類似入出力装
置に対し同様の役割を果たすコマンドを発行する。
プロセッサ10のアクセスが入力アクセスの場合、模擬
手段30ではプロセッサ10が受は取るべきデータを作
成し、これを受渡し手段40に模擬結果として渡す。受
渡し手段40では、模擬結果を受は取ると、データ・バ
ス112にこれを出力するとともにウェイト信号S1を
インアクティブにする。プロセッサ10は、ウェイト信
号SLがインアクティブになった時点におけるデータ・
バス112の値すなわち模擬結果を入力アクセスの結果
として受は取る。
以上の操作により、プロセッサ10は制御プログラムが
用意されていない入出力装置に対しても、動作が類似す
る入出力装置の制御プログラムを使用してアクセスを行
うことが可能になる。
従って、また、情報処理装置に入出力装置を追加しよう
とするときでも、従来のように同種の装置を制御する制
御プログラムを流用することができない結果、別個に制
御プログラムを用意しなければならないということもな
い。
〔発明の効果〕
以上説明したように、本発明によれば、プロセッサの入
出力アクセスにより入出力装置を制御する方式を採用し
た情報処理装置において、制御プログラムが用意されて
いない入出力装置に対しても、動作が類似する入出力装
置の制御プログラムを使用してアクセスを行うことが可
能になる。
これにより、従来は使用できなかった入出力装置も使用
することが可能になる。
【図面の簡単な説明】
第1図は本発明の基本構成を示す図、 第2図は本発明の一実施例に係る情報処理装置の構成を
示す図である。 10・・・プロセッサ 11・・・アクセス手段 20・・・認識手段 30・・・模擬手段 40・・・受渡し手段 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)入出力装置に対するアクセス手段を内蔵するプロ
    セッサを持つ情報処理装置において、特定の入出力装置
    に対するアクセスが行われていることを認識する認識手
    段と、 入出力装置の動作を模擬する模擬手段と、 模擬手段とプロセッサとの間でプロセッサからの要求お
    よび模擬手段における実行結果をやりとりするための受
    渡し手段とを持たせたことを特徴とする入出力装置模擬
    機能を有する情報処理装置。
JP13380288A 1988-05-31 1988-05-31 情報処理装置 Expired - Fee Related JP2638078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13380288A JP2638078B2 (ja) 1988-05-31 1988-05-31 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13380288A JP2638078B2 (ja) 1988-05-31 1988-05-31 情報処理装置

Publications (2)

Publication Number Publication Date
JPH01303554A true JPH01303554A (ja) 1989-12-07
JP2638078B2 JP2638078B2 (ja) 1997-08-06

Family

ID=15113377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13380288A Expired - Fee Related JP2638078B2 (ja) 1988-05-31 1988-05-31 情報処理装置

Country Status (1)

Country Link
JP (1) JP2638078B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8966144B2 (en) 1997-03-04 2015-02-24 Papst Licensing Gmbh & Co. Kg Analog data generating and processing device having a multi-use automatic processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8966144B2 (en) 1997-03-04 2015-02-24 Papst Licensing Gmbh & Co. Kg Analog data generating and processing device having a multi-use automatic processor
US9189437B2 (en) 1997-03-04 2015-11-17 Papst Licensing Gmbh & Co. Kg Analog data generating and processing device having a multi-use automatic processor
US9836228B2 (en) 1997-03-04 2017-12-05 Papst Licensing Gmbh & Co. Kg Analog data generating and processing device having a multi-use automatic processor

Also Published As

Publication number Publication date
JP2638078B2 (ja) 1997-08-06

Similar Documents

Publication Publication Date Title
KR100234525B1 (ko) 직접 메모리 액세스 기능의 시뮬레이트 방법 및 컴퓨터시스템
US4231087A (en) Microprocessor support system
CN101189582A (zh) 为在虚拟机环境中单步执行虚拟机提供支持
US8972944B2 (en) Coordinating and controlling debuggers in a simulation environment
KR920003044B1 (ko) 가상 머신 시스템용의 게스트 머신 실행 제어 시스템
EP0139254A2 (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfer
JPS5835295B2 (ja) マスタ・スレ−ブ・システムにおけるデ−タ転送方式
CN101369258B (zh) 输入输出控制系统
US4924383A (en) Method and apparatus for measuring performance of a multiprocessor
US5964890A (en) System call issue method and debug system
JPH01303554A (ja) 情報処理装置
JPH0115098B2 (ja)
JPS6049352B2 (ja) デ−タ処理装置
JP2999516B2 (ja) 端末装置のための文字出力制御方法および装置
JPH0380339A (ja) 入出力装置模擬機能を有する情報処理装置
US5812846A (en) Method and apparatus for passing control from a first process to a second process
JPH0380340A (ja) 入出力装置模擬機能を有する情報処理装置
JPH02114351A (ja) 入出力装置模擬機能を有する情報処理装置
JPH02181849A (ja) 入出力装置の模擬機能を有する情報処理装置
JPS6145346A (ja) Iplシミユレ−ト処理装置
JPH01263763A (ja) 多重処理計算機
JPH01126749A (ja) 周辺機器データ制御装置
JPH0795296B2 (ja) データ処理システムにおける情報共有処理方式
JPH04184538A (ja) ダウンロード制御方式
JPH03189802A (ja) プログラマブル・コントローラの上位リンクユニット

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees