JPH01303057A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータInfo
- Publication number
- JPH01303057A JPH01303057A JP13367288A JP13367288A JPH01303057A JP H01303057 A JPH01303057 A JP H01303057A JP 13367288 A JP13367288 A JP 13367288A JP 13367288 A JP13367288 A JP 13367288A JP H01303057 A JPH01303057 A JP H01303057A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- trs
- transformer
- power supply
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 38
- 238000010586 diagram Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はDC!−DCコンバータfj 関t ル。
従来、フライバックトランス(以下単にトランスという
)、スイッチング素子(以下単に素子という)などを備
えた一般的なりC−DCコンバータとしては第3図〜第
6図1こ示されるものが知られている。
)、スイッチング素子(以下単に素子という)などを備
えた一般的なりC−DCコンバータとしては第3図〜第
6図1こ示されるものが知られている。
第3図はその一例を示す回路図、第4図は第3図のもの
の波形図、第5図は第3図の回路を改良したものを示す
回路図、第6図はその波形図である。
の波形図、第5図は第3図の回路を改良したものを示す
回路図、第6図はその波形図である。
第3図において、■は直流電源、2はトランス、3は素
子、4,5.6はスナバ用の抵抗器、ダイオード、コン
デンサ、7はダイオード、8はコンデンサ、9は負荷で
ある。トランス2の一次巻線。
子、4,5.6はスナバ用の抵抗器、ダイオード、コン
デンサ、7はダイオード、8はコンデンサ、9は負荷で
ある。トランス2の一次巻線。
二次巻線に付した・印は極性を示す。
かような回路構成からなるものは、素子3が一個で済み
、簡単な接続構成なことから一次直流電圧が低く、且つ
小容量の場合に慣用されている。
、簡単な接続構成なことから一次直流電圧が低く、且つ
小容量の場合に慣用されている。
すなわち、かようなものは公知であるのでその詳細な説
明を省略するが、素子3がオンしているときトランス2
にエネルギーを蓄え、素子3がオP3 フしたときにトランス2に蓄えられたエネルギーをダイ
オード7を通してコンデンサ8に移すように接続されて
いる。その機能を、第4図を参照しながら説明する。
明を省略するが、素子3がオンしているときトランス2
にエネルギーを蓄え、素子3がオP3 フしたときにトランス2に蓄えられたエネルギーをダイ
オード7を通してコンデンサ8に移すように接続されて
いる。その機能を、第4図を参照しながら説明する。
第4図において、If + I2はトランス2の一次電
流、二次電流、■1はトランス2の一次電圧、■sは素
子3の両端にかかる電圧であり、今、時刻Toで素子3
がオンすると電流は、 直流電源1−トランス2の一次側一素子3−直流電源1 のサーキット回路を形成して流れ、直流電源1の電圧V
Dとトランス2の一次インダクタンスLとで決まる勾配
、すなわち に従った傾きで増大する。そして、t1時間後の時刻T
Iで素子3がオフに転じると、)・ランス2の一次側に
はそのインダクタンスによってそれまでの電流の変化を
防げる方向に電圧■1のように逆電圧を生じるため、ダ
イオード7がオンしてトランス2の二次巻線には電流■
2が流れる。
流、二次電流、■1はトランス2の一次電圧、■sは素
子3の両端にかかる電圧であり、今、時刻Toで素子3
がオンすると電流は、 直流電源1−トランス2の一次側一素子3−直流電源1 のサーキット回路を形成して流れ、直流電源1の電圧V
Dとトランス2の一次インダクタンスLとで決まる勾配
、すなわち に従った傾きで増大する。そして、t1時間後の時刻T
Iで素子3がオフに転じると、)・ランス2の一次側に
はそのインダクタンスによってそれまでの電流の変化を
防げる方向に電圧■1のように逆電圧を生じるため、ダ
イオード7がオンしてトランス2の二次巻線には電流■
2が流れる。
ここで、トランス2の一次巻線には漏れインダクタンス
が存在するため、電流IIは急に零になれないので、電
圧v1は高いスパイク状の電圧が現れる。そして、かよ
うな電圧は電圧■sに示されるように、素子3の両端電
圧にそのまま加算される。
が存在するため、電流IIは急に零になれないので、電
圧v1は高いスパイク状の電圧が現れる。そして、かよ
うな電圧は電圧■sに示されるように、素子3の両端電
圧にそのまま加算される。
このスパイク電圧を抑制するためのスナバとして、ダイ
オード5およびコンデンサ6が設けられ、放電用の抵抗
器4が配されている。
オード5およびコンデンサ6が設けられ、放電用の抵抗
器4が配されている。
次に、t2時間後の時刻T2で再び素子3をオンする。
その後は時刻To以降の動作を繰り返す。
しかしかような回路では、素子3にかかる電圧が、トラ
ンス2の巻数比にもよるが、通常、直流電源の二倍以上
になり高耐圧の素子3が必要である。また、トランス2
の漏れインダクタンスζこ蓄えられたエネルギを、総て
スナバの抵抗器4で消費するため、高周波数化、大容量
化が困難である。
ンス2の巻数比にもよるが、通常、直流電源の二倍以上
になり高耐圧の素子3が必要である。また、トランス2
の漏れインダクタンスζこ蓄えられたエネルギを、総て
スナバの抵抗器4で消費するため、高周波数化、大容量
化が困難である。
なお、第4図に示すvFは後述するフライバック電圧で
ある。
ある。
これを改良したものが第5図に示されており、11 、
1.2は素子、 21 、22はダイオードで、それ以
外の符号は第3図、第4図のものと同符号で構成。
1.2は素子、 21 、22はダイオードで、それ以
外の符号は第3図、第4図のものと同符号で構成。
機能も同じである。また、第6図も同様にして第4図に
類したものであって、I+’ + I2’はトランス2
の一次電流、二次電流、■1′はトランス2の一次電圧
、V、lは素子1.1 、12にがかる′電圧である。
類したものであって、I+’ + I2’はトランス2
の一次電流、二次電流、■1′はトランス2の一次電圧
、V、lは素子1.1 、12にがかる′電圧である。
なお、ダイオード21 、22はクランプ用ダイオード
であり、その作用は第3図に示されるダイオード5と同
様である。
であり、その作用は第3図に示されるダイオード5と同
様である。
今、時刻Toで素子11. 、1.2がオンしたとする
と、前述したごとくトランス2の一次側インダクタンス
と直流電源1の電圧で決る式(1)により、トランス2
の一次電流が上昇する。(オン直後の負荷電流一次巻線
の転流期間の説明は省略する)11時間後の時刻TIで
、素子11 、1.2がオフに転すると、トランス2の
一次巻線の漏れインダクタンスによって、それまでの電
流の変化を防げる方向に電圧V、lの波形に見られるよ
うに逆電圧を生じるため、ダイオード21 、22が導
通する。よって、トランス2の一次′虹圧V、/は直流
電源1の電圧■Dにりランプされてそれ以上に上昇する
ことがない。
と、前述したごとくトランス2の一次側インダクタンス
と直流電源1の電圧で決る式(1)により、トランス2
の一次電流が上昇する。(オン直後の負荷電流一次巻線
の転流期間の説明は省略する)11時間後の時刻TIで
、素子11 、1.2がオフに転すると、トランス2の
一次巻線の漏れインダクタンスによって、それまでの電
流の変化を防げる方向に電圧V、lの波形に見られるよ
うに逆電圧を生じるため、ダイオード21 、22が導
通する。よって、トランス2の一次′虹圧V、/は直流
電源1の電圧■Dにりランプされてそれ以上に上昇する
ことがない。
すなわち、トランス2の一次巻線の漏れインダクタンス
による環流期間(時刻T、 rl)lr間)には素子
11. 、12にかかる電圧Vs′は、図示のごとくζ
こ直流重分1の′岨圧■と同一である。
による環流期間(時刻T、 rl)lr間)には素子
11. 、12にかかる電圧Vs′は、図示のごとくζ
こ直流重分1の′岨圧■と同一である。
次にt2時間後の時刻T2、時刻T1′からT2までの
期間は、コンデンサ8とトランス2の一次、二次間の巻
線比によって決るフライバック電圧■・′が、1−ラン
ス2の一次側の電圧■1′に現れる。この一次電圧は直
流電源1の電圧VDより低くなるようにトランス2の巻
線比が選択される。またこの期間に素子11 、12ニ
カかる電圧v8’ハ、ホl;IZ (VD+VF )
/ 2の値となり、直流電圧VDの値以上となることは
ない。
期間は、コンデンサ8とトランス2の一次、二次間の巻
線比によって決るフライバック電圧■・′が、1−ラン
ス2の一次側の電圧■1′に現れる。この一次電圧は直
流電源1の電圧VDより低くなるようにトランス2の巻
線比が選択される。またこの期間に素子11 、12ニ
カかる電圧v8’ハ、ホl;IZ (VD+VF )
/ 2の値となり、直流電圧VDの値以上となることは
ない。
時刻T2で素子11 、12が再びオンに転じ、以後時
刻Toと同様の動作を繰り返すことになる。
刻Toと同様の動作を繰り返すことになる。
しかしながら、第3図に示した回路に比し改善されはし
ているが、依然として次lこ述べる欠陥は解消されてい
ない。
ているが、依然として次lこ述べる欠陥は解消されてい
ない。
P7
すなわち、フライバック電圧W′を直流電源電圧VDよ
りも小さくする必要があり、従って電気車用直流電源の
ように、大幅に電圧変動するような用途ではフライバッ
ク電圧■F′を直流電源電圧VDの最低値に選ぶように
しないと、必要な直流出力電圧を発生出来なくなる。と
ころが、フライバック電圧VF′を小さく選ぶと、以下
に述べる不具合が生じてくる。
りも小さくする必要があり、従って電気車用直流電源の
ように、大幅に電圧変動するような用途ではフライバッ
ク電圧■F′を直流電源電圧VDの最低値に選ぶように
しないと、必要な直流出力電圧を発生出来なくなる。と
ころが、フライバック電圧VF′を小さく選ぶと、以下
に述べる不具合が生じてくる。
素子11 、12のオン、オフ期間の時間11 + 1
2と、トランス2の一次電圧との間で、次のような関係
が満足されなければならない。
2と、トランス2の一次電圧との間で、次のような関係
が満足されなければならない。
t、xVp=t2xVF’−(T−t、)xVy’
−・−−−−−(2)ここで、電気車用DC−DCコン
ハータニ適用した場合を例にとると、直流電圧VDは変
動範囲としてDC900■〜1800Vとするのが通例
である。
−・−−−−−(2)ここで、電気車用DC−DCコン
ハータニ適用した場合を例にとると、直流電圧VDは変
動範囲としてDC900■〜1800Vとするのが通例
である。
これより、直流電圧vnの定格値(Do 1500V)
で期間t1が短かいと、同じ電力を出力する場合、素子
に流れる電流の大きさが大きくなる。このことは、DC
3−DCコンバータの容量が大きくなると大きな問題と
なる。すなわち、素子11 、12の通電電流のしゃ断
能力の大きなものを選ぶ必要がある。
で期間t1が短かいと、同じ電力を出力する場合、素子
に流れる電流の大きさが大きくなる。このことは、DC
3−DCコンバータの容量が大きくなると大きな問題と
なる。すなわち、素子11 、12の通電電流のしゃ断
能力の大きなものを選ぶ必要がある。
更に、素子11 、12のオン状態の定常損失が大きく
なるばかりでなく、しゃ断電流が太きいと、しゃ断時の
素子11 、12のスイッチングロスが飛躍的に大きく
なるなどの不具合がある。
なるばかりでなく、しゃ断電流が太きいと、しゃ断時の
素子11 、12のスイッチングロスが飛躍的に大きく
なるなどの不具合がある。
本発明は、上述した点に鑑みて創案されたもので、その
目的とするところは、大容量で且つ、大幅に電圧変動す
る直流電源1にも適用し得るDC−DCコンバータを提
供することにある。
目的とするところは、大容量で且つ、大幅に電圧変動す
る直流電源1にも適用し得るDC−DCコンバータを提
供することにある。
つまり、その目的を達成するための手段は、複数の一次
巻線で且つ同極性となるよう配されたトランスと、この
複数の一次巻線間に同極性方向となるよう直列接続し、
その両端の一方の正極は直流電源の正極側、他方の負極
は直流電源の負極側にそれぞれ接続した素子と、前記一
次巻線に接続されたこの素子の負極と前記直流電源の負
極側間にスイッチング素子の負極側がカソードとなるよ
うに、また同様にした素子の正極とこの直流電源の正極
側間に素子の正極側がアノードとなるようそれぞれに接
続したダイオードから構成されたものである。
巻線で且つ同極性となるよう配されたトランスと、この
複数の一次巻線間に同極性方向となるよう直列接続し、
その両端の一方の正極は直流電源の正極側、他方の負極
は直流電源の負極側にそれぞれ接続した素子と、前記一
次巻線に接続されたこの素子の負極と前記直流電源の負
極側間にスイッチング素子の負極側がカソードとなるよ
うに、また同様にした素子の正極とこの直流電源の正極
側間に素子の正極側がアノードとなるようそれぞれに接
続したダイオードから構成されたものである。
その作用は、次に述べる実施例の説明と併せて詳述する
。
。
以下、本発明のDC−DCコンバータの一実施例を、図
面に基づいて説明する。
面に基づいて説明する。
第1図は本発明のものの一実施例を示す回路図、第2図
は第1図の各部の波形図であり、第5図の回路と相違す
る部分は、トランス2の一次側に一次巻線を一カ所増し
たこと、素子13を追加したこと、これらに伴ってタイ
オード23 、24を追加したものであり、図中、第5
図と同符号のものは同じ構成部分を有す。
は第1図の各部の波形図であり、第5図の回路と相違す
る部分は、トランス2の一次側に一次巻線を一カ所増し
たこと、素子13を追加したこと、これらに伴ってタイ
オード23 、24を追加したものであり、図中、第5
図と同符号のものは同じ構成部分を有す。
第1図において、複数の一次巻線、すなわち二カ所の一
次巻線を持ったトランス2と、この一次巻線数より一つ
多い数の素子11 、12 、13が備えられている。
次巻線を持ったトランス2と、この一次巻線数より一つ
多い数の素子11 、12 、13が備えられている。
この素子11 、12 、13と一次巻線を、素子11
、12 、13の正極を直流電源1の正極側となるよ
うに、また一次巻線は同極性となるようにし、それぞれ
交互に直列に接続したものを直流電源1の正極、負極間
に接続し、且つそれぞれの一次巻線に接続された素子1
1 、12の負極と直流電源1の負極間に素子11 、
12の負極側がカソードとなるように、またそれぞれの
一次巻線に接続された素子12 、13の正極と直流電
源1の正極間に素子12 、13の正極側がアノードと
なるようにそれぞれダイオード21 、22 、23
、24が接続されている。
、12 、13の正極を直流電源1の正極側となるよ
うに、また一次巻線は同極性となるようにし、それぞれ
交互に直列に接続したものを直流電源1の正極、負極間
に接続し、且つそれぞれの一次巻線に接続された素子1
1 、12の負極と直流電源1の負極間に素子11 、
12の負極側がカソードとなるように、またそれぞれの
一次巻線に接続された素子12 、13の正極と直流電
源1の正極間に素子12 、13の正極側がアノードと
なるようにそれぞれダイオード21 、22 、23
、24が接続されている。
次に、第2図を参照してその作用を説明する。
なお、ダイオード21 、22 、23 、24はクラ
ンプダイオードであり、その作用は第5図に示されるダ
イオード21 、22と同様である。また、図中、■1
〃。
ンプダイオードであり、その作用は第5図に示されるダ
イオード21 、22と同様である。また、図中、■1
〃。
■2#はトランス2の一次電流、二次電流、■1“はト
ランス2の一次電圧、■8′は素子11 、12 、1
3にかかる電圧で、第5図に類したものである。
ランス2の一次電圧、■8′は素子11 、12 、1
3にかかる電圧で、第5図に類したものである。
さて、今時側Toで素子11 、12 、13がオンし
たとP 11 すると、トランス2の二つの一次巻線が直列に直流電源
1に接続される。一次巻線は巻数が等しく、且つ同一鉄
心に巻回されているため、一つの巻線には(1/2)V
Dの電圧が印加される。
たとP 11 すると、トランス2の二つの一次巻線が直列に直流電源
1に接続される。一次巻線は巻数が等しく、且つ同一鉄
心に巻回されているため、一つの巻線には(1/2)V
Dの電圧が印加される。
また、直列lこ接続された一次巻線の合計のインダクタ
ンスをLとすると、(1)式と同じ傾きで電流が上昇す
る。従って、素子11 、12 、13がオンしている
ときの動作は、第5図の従来例と全く同じ作用をする。
ンスをLとすると、(1)式と同じ傾きで電流が上昇す
る。従って、素子11 、12 、13がオンしている
ときの動作は、第5図の従来例と全く同じ作用をする。
11時間後の時刻T1で素子11 、12 、1.3が
オフに転すると、トランス2の一次巻線の漏れインダク
タンスによって、それまでの電流の変化を防げる方向に
、それぞれの巻線に電圧V1″の波形に見られるように
逆電圧が生じるため、タイオード21 、22および2
3 、24がそれぞれ導通する。
オフに転すると、トランス2の一次巻線の漏れインダク
タンスによって、それまでの電流の変化を防げる方向に
、それぞれの巻線に電圧V1″の波形に見られるように
逆電圧が生じるため、タイオード21 、22および2
3 、24がそれぞれ導通する。
よって、トランス2の一次巻線はそれぞれ直流電源1の
電圧VDにクランプされてそれ以上に上昇することがな
い。そして、漏れインダクタンスに蓄えられたエネルギ
が放出されると、ダイオード21 、22および23
、24は非導通となり、トランス2の一次巻線電圧V工
“は出力電圧(コンデンサ8の電圧)とトランス2の一
次、二次間の巻線比によって決るフライバック電圧yが
トランス2のそれぞれの一次巻線間に現れる。轟然この
電圧は、第5図に示す従来例のように、直流電源1の電
圧VDより低くなるようlこしなければならない。
電圧VDにクランプされてそれ以上に上昇することがな
い。そして、漏れインダクタンスに蓄えられたエネルギ
が放出されると、ダイオード21 、22および23
、24は非導通となり、トランス2の一次巻線電圧V工
“は出力電圧(コンデンサ8の電圧)とトランス2の一
次、二次間の巻線比によって決るフライバック電圧yが
トランス2のそれぞれの一次巻線間に現れる。轟然この
電圧は、第5図に示す従来例のように、直流電源1の電
圧VDより低くなるようlこしなければならない。
このとき、素子11 、1.2 、13のそれぞれには
(VD + 2・VF″) / 3の電圧が印加される
ことになる。
(VD + 2・VF″) / 3の電圧が印加される
ことになる。
次に、12時間後時刻T2で素子11 、12 、13
が再びオンに転じ、以後、時刻Toと同様の動作を繰り
返すことになる。
が再びオンに転じ、以後、時刻Toと同様の動作を繰り
返すことになる。
以上説明したごとく本発明によれば、トランス2の一次
′融圧V1″を素子11 、1.2 、1.3がオンの
ときには(1/2)VDの電圧、素子1.1 、12
、13かオフのときには■F″(≦VDMIN)のフラ
イバック電圧とするこ(!:iこより、以下のようにな
る。
′融圧V1″を素子11 、1.2 、1.3がオンの
ときには(1/2)VDの電圧、素子1.1 、12
、13かオフのときには■F″(≦VDMIN)のフラ
イバック電圧とするこ(!:iこより、以下のようにな
る。
すなわち、第5図で説明した(2)式と同様ζこ、h
X (1,/2)・VD= t2 XVF″−(T−t
l ) X Vp”となり、■F″=750v、直流電
圧VDの定格値(DO1500V)では、(3)式から
となり、導通時間t1が第5図に示すものではれにより
、第5図の例と比較すると、同一電力を出力すると、負
荷にかかる電圧は一定から素子に流れる電流の波高値は
1/15倍となり、素子の電流容量、定常損失およびス
イッチング損失を大幅(こ低下させることができる。
X (1,/2)・VD= t2 XVF″−(T−t
l ) X Vp”となり、■F″=750v、直流電
圧VDの定格値(DO1500V)では、(3)式から
となり、導通時間t1が第5図に示すものではれにより
、第5図の例と比較すると、同一電力を出力すると、負
荷にかかる電圧は一定から素子に流れる電流の波高値は
1/15倍となり、素子の電流容量、定常損失およびス
イッチング損失を大幅(こ低下させることができる。
また波及効果として、素子のオフの定常状態で素子lこ
印加される電圧も低下し、素子としてGTOを使用した
場合にはスナバ回路の損失を小さくする利点がでてくる
。
印加される電圧も低下し、素子としてGTOを使用した
場合にはスナバ回路の損失を小さくする利点がでてくる
。
なお、本発明の一実施例においてはトランス2の一次巻
線を二つの巻線で説明を行ったがこれに限ったものでは
なく、更に多くすることによって、素子の導通時間をさ
らに大きくし、電流を小さくできることは言うまでもな
い。また、素子としてトランジスタの例で示したが、F
ETやGTOなど他のスイッチング素子でも差し支えな
く適用可能である。
線を二つの巻線で説明を行ったがこれに限ったものでは
なく、更に多くすることによって、素子の導通時間をさ
らに大きくし、電流を小さくできることは言うまでもな
い。また、素子としてトランジスタの例で示したが、F
ETやGTOなど他のスイッチング素子でも差し支えな
く適用可能である。
第1図は本発明のD(、−DCコンバータの一実施例を
示す回路図、第2図はその波形図、第3図は従来のもの
の一例を示す回路図、第4図はその波形図、第5図は第
3図のものを改良したものを示す回路図、第6図はその
波形図である。 1・・・・・−直流電源、2・・・・・・トランス、3
,11,12゜13・・・・・・素子、4・・・・・・
抵抗器、5 、7.21,22,23゜24−・・・・
・ダイオード、6.8・・・・・・コンデンサ、9・−
・・−負荷。
示す回路図、第2図はその波形図、第3図は従来のもの
の一例を示す回路図、第4図はその波形図、第5図は第
3図のものを改良したものを示す回路図、第6図はその
波形図である。 1・・・・・−直流電源、2・・・・・・トランス、3
,11,12゜13・・・・・・素子、4・・・・・・
抵抗器、5 、7.21,22,23゜24−・・・・
・ダイオード、6.8・・・・・・コンデンサ、9・−
・・−負荷。
Claims (1)
- 複数の一次巻線で且つ同極性となるよう配されたフライ
バックトランスと、該複数の一次巻線間に同極性方向と
なるよう直列接続し、その両端の一方の正極は直流電源
の正極側、他方の負極は直流電源の負極側にそれぞれ接
続したスイッチング素子と、前記一次巻線に接続された
該スイッチング素子の負極と前記直流電源の負極側間に
スイッチング素子の負極側がカソードとなるように、ま
た同様にしたスイッチング素子の正極と該直流電源の正
極側間にスイッチング素子の正極側がアノードとなるよ
うそれぞれに接続したダイオードからなることを特徴と
するDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13367288A JPH01303057A (ja) | 1988-05-31 | 1988-05-31 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13367288A JPH01303057A (ja) | 1988-05-31 | 1988-05-31 | Dc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01303057A true JPH01303057A (ja) | 1989-12-06 |
Family
ID=15110203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13367288A Pending JPH01303057A (ja) | 1988-05-31 | 1988-05-31 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01303057A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62163568A (ja) * | 1986-01-14 | 1987-07-20 | Kikusui Denshi Kogyo Kk | フォワード型スイッチング電源回路 |
-
1988
- 1988-05-31 JP JP13367288A patent/JPH01303057A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62163568A (ja) * | 1986-01-14 | 1987-07-20 | Kikusui Denshi Kogyo Kk | フォワード型スイッチング電源回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7746670B2 (en) | Dual-transformer type of DC-to-DC converter | |
US9257910B2 (en) | Isolated boost flyback power converter | |
JP3512540B2 (ja) | スイッチング電源及びその制御方法 | |
US7149096B2 (en) | Power converter with interleaved topology | |
US8854837B2 (en) | Boost converter for reducing voltage stress | |
JP2680914B2 (ja) | スイッチング電源回路 | |
US20050024803A1 (en) | Lossless clamping circuit of power converter having relatively higher efficiency | |
JP3280602B2 (ja) | 放電灯の点灯回路 | |
JP3582643B2 (ja) | 昇圧形dc−dcコンバータ | |
US6914788B2 (en) | Power supply apparatus | |
JP2001298944A (ja) | 直流―直流変換器 | |
JP2016220433A (ja) | 電力変換装置及びこれを用いた電源システム | |
CN210536518U (zh) | 高压辅助电源及高压辅助电源控制系统 | |
JPH01303057A (ja) | Dc−dcコンバータ | |
KR102009911B1 (ko) | 고효율 다중 출력 직류 변환기 | |
JPH10146048A (ja) | チョッパ型dc−dcコンバータ | |
JPH09252576A (ja) | 直流−直流変換装置のスナバ回路 | |
JP2563385B2 (ja) | スイッチングレギュレータ装置 | |
JP2004289944A (ja) | スイッチング電源装置 | |
JP2636330B2 (ja) | スナバ回路 | |
KR101980021B1 (ko) | 비대칭 파워링 구간을 갖는 고효율 다중 출력 컨버터 | |
JPH01117653A (ja) | 電力変換器 | |
JP2538699Y2 (ja) | フルブリッジ型インバータ | |
JPH11155283A (ja) | スイッチング電源 | |
JPS6253171A (ja) | 車両用補助電源装置 |