JPH01296696A - 混成厚膜集積回路 - Google Patents
混成厚膜集積回路Info
- Publication number
- JPH01296696A JPH01296696A JP12577188A JP12577188A JPH01296696A JP H01296696 A JPH01296696 A JP H01296696A JP 12577188 A JP12577188 A JP 12577188A JP 12577188 A JP12577188 A JP 12577188A JP H01296696 A JPH01296696 A JP H01296696A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- thick film
- conductor
- insulator
- connecting section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 239000000919 ceramic Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012212 insulator Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 7
- -1 resistors Substances 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 12
- 150000002736 metal compounds Chemical class 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 208000025599 Heat Stress disease Diseases 0.000 abstract 1
- 238000004873 anchoring Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000007767 bonding agent Substances 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 230000008646 thermal stress Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、セラミック基板上の厚膜導体電極と実装部品
との接続法に係り、特に使用時の温度変化により生ずる
熱応力による厚膜導体電極の剥離防止と、はんだ接続部
の耐熱疲労性向上に好適な混成厚膜回路の導体形成方法
に関する。
との接続法に係り、特に使用時の温度変化により生ずる
熱応力による厚膜導体電極の剥離防止と、はんだ接続部
の耐熱疲労性向上に好適な混成厚膜回路の導体形成方法
に関する。
従来の混成厚膜集積回路における導体の形成法は、特開
昭６０−１６３４９３に記載のように、セラミック基板
上に直接、厚膜導体を形成する構造となっていた。
昭６０−１６３４９３に記載のように、セラミック基板
上に直接、厚膜導体を形成する構造となっていた。
上記従来技術は、厚膜導体電極上へ実装部品をはんだ接
続する際、母材とはんだ中のＳｎとの相互拡散による金
属化合物の耐熱疲労性劣化について考慮されておらず、
使用時の温度変化によって生ずる熱応力が、はんだ接続
部に印加され、厚膜導体とセラミック基板の界面で剥離
する問題があった。
続する際、母材とはんだ中のＳｎとの相互拡散による金
属化合物の耐熱疲労性劣化について考慮されておらず、
使用時の温度変化によって生ずる熱応力が、はんだ接続
部に印加され、厚膜導体とセラミック基板の界面で剥離
する問題があった。
本発明の目的は、セラミック基板と厚膜導体間に絶縁体
を積層し、厚膜導体と絶縁体との強固なガラス結合によ
って、金属化合物生成においても導体翼前することなく
、実装部品はんだ接続部の耐熱疲労性を向上させること
にある。
を積層し、厚膜導体と絶縁体との強固なガラス結合によ
って、金属化合物生成においても導体翼前することなく
、実装部品はんだ接続部の耐熱疲労性を向上させること
にある。
上記目的は、セラミック基板面と厚膜導体との間に、絶
縁体を積層することにより達成される。
縁体を積層することにより達成される。
本発明によれば、セラミック基板と厚膜導体間、にｖｉ
層した絶縁体は、厚膜導体とのガラス結合によって強固
に焼結される。
層した絶縁体は、厚膜導体とのガラス結合によって強固
に焼結される。
それによって、実装部品をはんだ接続した際に生成する
金属化合物が、厚膜導体底面まで拡散しても、強固な密
着力を確保出来る。従って、使用時の温度変化による熱
応力で、導体剥離することがないので実装部品はんだ接
続部の耐熱疲労性が向上する。
金属化合物が、厚膜導体底面まで拡散しても、強固な密
着力を確保出来る。従って、使用時の温度変化による熱
応力で、導体剥離することがないので実装部品はんだ接
続部の耐熱疲労性が向上する。
以下、本発明の一実施例を第１図により説明する。
端子１を一体成形したモールドケース２と金属ベース３
に接着剤４で固定されるセラミック基板５には、導体５
ａ、絶縁体５ｂ、抵抗体５ｃ、およびオーバコートガラ
ス５ｄなどの厚膜材料を積層焼結し形成される。該セラ
ミック基板５上には、半専体パッケージング素子６、チ
ップコンデンサ７などの電子部品をはんだ８で接続され
る。
に接着剤４で固定されるセラミック基板５には、導体５
ａ、絶縁体５ｂ、抵抗体５ｃ、およびオーバコートガラ
ス５ｄなどの厚膜材料を積層焼結し形成される。該セラ
ミック基板５上には、半専体パッケージング素子６、チ
ップコンデンサ７などの電子部品をはんだ８で接続され
る。
これらハイブリッドＩＣ基板と、前記モールドケース２
に一体成形した端子１とを電気的に接続するため、例え
ばＳｎめっき黄銅材のリードフレーム９を用い、端子１
側は溶接、一方のハイブリッドＩＣ基板側をはんだ接続
し固定し、混成厚膜回路を構成している。
に一体成形した端子１とを電気的に接続するため、例え
ばＳｎめっき黄銅材のリードフレーム９を用い、端子１
側は溶接、一方のハイブリッドＩＣ基板側をはんだ接続
し固定し、混成厚膜回路を構成している。
このような構造において各はんだ接続部は、電子部品を
含めた電子回路を動作させる上で非常に重要な役割をし
ている。即ち、接合部に欠陥などがあった場合は、電気
的に断線するための本来の機能を発揮できなくなる。
含めた電子回路を動作させる上で非常に重要な役割をし
ている。即ち、接合部に欠陥などがあった場合は、電気
的に断線するための本来の機能を発揮できなくなる。
しかし、実際には前記モールドケース２の線膨張係数が
約４０ Ｘ １０−６／℃、リードフレーム９が約２０
Ｘ１０″″６／℃であり、これらに対し、前記セラミッ
ク基板５が約７．５ Ｘ−Ｂ／°Ｃのため、線膨張係
数差は１２〜３３ Ｘ １０’″８ ／ ＝Ｃ程度と大
きい。従って、使用時の温度変化によって生ずる熱応力
が、はんだ接続部に印加されることは充分に考えられる
。
約４０ Ｘ １０−６／℃、リードフレーム９が約２０
Ｘ１０″″６／℃であり、これらに対し、前記セラミッ
ク基板５が約７．５ Ｘ−Ｂ／°Ｃのため、線膨張係
数差は１２〜３３ Ｘ １０’″８ ／ ＝Ｃ程度と大
きい。従って、使用時の温度変化によって生ずる熱応力
が、はんだ接続部に印加されることは充分に考えられる
。
第２図に、従来方式と本発明の耐熱疲労性の比較特性を
示す。これより、セラミック基板５と導体５ａの間に絶
縁体５ｂを介在させた方が、はんだ接続部の耐熱疲労性
に優れていることが言える。
示す。これより、セラミック基板５と導体５ａの間に絶
縁体５ｂを介在させた方が、はんだ接続部の耐熱疲労性
に優れていることが言える。
これは、厚膜材料を焼結する際、前記導体５ａと絶縁体
５ｂとの強固なガラス結合、いわゆるアンカー効果によ
るものである。
５ｂとの強固なガラス結合、いわゆるアンカー効果によ
るものである。
一般に、はんだ接続のメカニズムは、母材とはんだ中と
のＳｎとが相互拡散して接続され、本発明の場合は、Ａ
ｇ ３Ｓ ｎなどの金属化合物が生成す ７ることに
なる。ところが、この金属化合物はＳｎやＡｇに比べて
硬く、約２〜１２倍にもなる。即ち、大変脆い。
のＳｎとが相互拡散して接続され、本発明の場合は、Ａ
ｇ ３Ｓ ｎなどの金属化合物が生成す ７ることに
なる。ところが、この金属化合物はＳｎやＡｇに比べて
硬く、約２〜１２倍にもなる。即ち、大変脆い。
従って、相互拡散によって脆い金属化合物を生成すると
同時に、導体５ａのセラミック基板５への密着強度が低
下している状態に熱応力が印加されるので剥離へと至る
。
同時に、導体５ａのセラミック基板５への密着強度が低
下している状態に熱応力が印加されるので剥離へと至る
。
しかし、本実施例のようにセラミック基板５と導体５ａ
との間に絶縁体５ｂを介在させることによって、脆い金
属化合物が生成しても、アンカー効果により密着強度を
著しく低下させることがない。よって、電子部品はんだ
接続部の耐熱疲労性の向上が可能となる。
との間に絶縁体５ｂを介在させることによって、脆い金
属化合物が生成しても、アンカー効果により密着強度を
著しく低下させることがない。よって、電子部品はんだ
接続部の耐熱疲労性の向上が可能となる。
本発明によれば、従来より使用する装置にて、プロセス
を一工程追加することにより、はんだ接続部の耐熱疲労
性向上に効果がある。
を一工程追加することにより、はんだ接続部の耐熱疲労
性向上に効果がある。
一方、混成厚膜回路形成の各種材料も、従来より使用中
のものであり、コストアップもない。
のものであり、コストアップもない。
第１図は本発明の一実施例の断面構造図、第２図ははん
だ接続部の耐熱疲労性の特性図である。 ５・・・セラミック基板、５ａ・・・導体、５ｂ・・・
絶縁体、５ｃ・・・抵抗体、５ｄ・・・オーバーコート
ガラス、８・・・はんだ、９・・・リードフレーム。
だ接続部の耐熱疲労性の特性図である。 ５・・・セラミック基板、５ａ・・・導体、５ｂ・・・
絶縁体、５ｃ・・・抵抗体、５ｄ・・・オーバーコート
ガラス、８・・・はんだ、９・・・リードフレーム。
Claims (1)
- １．セラミック基板上に、導体・抵抗体・および絶縁体
などの厚膜材料を多層配線した混成厚膜集積回路におい
て、前記セラミック基板と下層導体間の全面、あるいは
一部に絶縁体を積層したことを特徴とする混成厚膜集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12577188A JPH01296696A (ja) | 1988-05-25 | 1988-05-25 | 混成厚膜集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12577188A JPH01296696A (ja) | 1988-05-25 | 1988-05-25 | 混成厚膜集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01296696A true JPH01296696A (ja) | 1989-11-30 |
Family
ID=14918428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12577188A Pending JPH01296696A (ja) | 1988-05-25 | 1988-05-25 | 混成厚膜集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01296696A (ja) |
-
1988
- 1988-05-25 JP JP12577188A patent/JPH01296696A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376971B2 (ja) | セラミック電子部品 | |
| US5315486A (en) | Hermetically packaged HDI electronic system | |
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| US5937321A (en) | Method for manufacturing ceramic multilayer circuit | |
| US5973932A (en) | Soldered component bonding in a printed circuit assembly | |
| JPH05218229A (ja) | セラミック回路基板 | |
| JPH10107058A (ja) | 厚膜回路基板及びそのワイヤボンディング電極形成方法 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JPH01296696A (ja) | 混成厚膜集積回路 | |
| JP2619159B2 (ja) | 電子装置 | |
| US4851301A (en) | Solder bonding with improved peel strength | |
| JPH0671144B2 (ja) | 多層高密度実装モジュール | |
| JPS6227733B2 (ja) | ||
| JPH08316641A (ja) | 一括接続法による多層配線基板 | |
| JP2896884B2 (ja) | 導電性積層体 | |
| JP2558205Y2 (ja) | 複合基板構造 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP3134234B2 (ja) | メタライズ基板及びその製造方法 | |
| US20080311360A1 (en) | Thick film circuit component and method for manufacturing the same | |
| JP3270803B2 (ja) | 配線基板 | |
| JPH05136565A (ja) | 厚膜多層セラミツクス基板 | |
| JPS632360A (ja) | 回路部品の外部リ−ド接続方法 | |
| JPH10223473A (ja) | 複合セラミックコンデンサ | |
| JPS61156825A (ja) | 半導体装置 | |
| JPH0442592A (ja) | 金属コア回路基板 |