JPH01296388A - 画像生成装置 - Google Patents
画像生成装置Info
- Publication number
- JPH01296388A JPH01296388A JP63127760A JP12776088A JPH01296388A JP H01296388 A JPH01296388 A JP H01296388A JP 63127760 A JP63127760 A JP 63127760A JP 12776088 A JP12776088 A JP 12776088A JP H01296388 A JPH01296388 A JP H01296388A
- Authority
- JP
- Japan
- Prior art keywords
- image generation
- picture
- arithmetic processing
- blocks
- picture generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 41
- 230000009977 dual effect Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 abstract description 12
- 239000000284 extract Substances 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータ内に入力された物体データから
演算装置により、２次元または３次元の画像をコンピュ
ータグラフィックス手法により生成し、ＣＲＴ等の表示
装置に画像を出力する画像生成装置に関するものである
。
演算装置により、２次元または３次元の画像をコンピュ
ータグラフィックス手法により生成し、ＣＲＴ等の表示
装置に画像を出力する画像生成装置に関するものである
。
従来の技術
近年、高性能のマイクロプロセッサが出現しそれをｉａ
ｔ、たワークステーション、ノく−ソナルコンピュータ
が商品化され、画像生成に用いられている。しかしなが
ら、現実感のある３次元陰影画像を光線追跡法により生
成する場合などのように高品質の画像を生成するには、
演算量が非常に多く、数時間以上要するのが現状である
。
ｔ、たワークステーション、ノく−ソナルコンピュータ
が商品化され、画像生成に用いられている。しかしなが
ら、現実感のある３次元陰影画像を光線追跡法により生
成する場合などのように高品質の画像を生成するには、
演算量が非常に多く、数時間以上要するのが現状である
。
これに対処する方法として、複数のマイクロプロセッサ
を同時並行して動作させ、画像生成時間の短縮を図った
画像生成装置が既に開発されている。
を同時並行して動作させ、画像生成時間の短縮を図った
画像生成装置が既に開発されている。
以下図面を参照しながら、上述した従来の複数の演算処
理部をもつ画像生成装置の一例について説明する。
理部をもつ画像生成装置の一例について説明する。
第３図は、従来の複数の演算処理部をもつ画像生成装置
の構成図を示すものである。第３図において、７はマス
ク演算処理部で、このマスク演算処理部７は、画面を第
２図に示すように分割して得られるブロック単位の負荷
をスレーブ演算処理部８に与え、全画面の画像生成をス
レーブ演算処理部８が分担して同時並行して画像生成で
きるように通信チャネル９を通じて指示を与える。スレ
ーブ演算処理部８は、マスク演算処理部７から指示を受
けたブロックに対し、ローカルメモリ１゜に格納された
画像生成プログラムを実行する。通信チャネル９は、マ
スク演算処理部７とスレーブ演算処理部８間の指令とデ
ータの転送を行う。
の構成図を示すものである。第３図において、７はマス
ク演算処理部で、このマスク演算処理部７は、画面を第
２図に示すように分割して得られるブロック単位の負荷
をスレーブ演算処理部８に与え、全画面の画像生成をス
レーブ演算処理部８が分担して同時並行して画像生成で
きるように通信チャネル９を通じて指示を与える。スレ
ーブ演算処理部８は、マスク演算処理部７から指示を受
けたブロックに対し、ローカルメモリ１゜に格納された
画像生成プログラムを実行する。通信チャネル９は、マ
スク演算処理部７とスレーブ演算処理部８間の指令とデ
ータの転送を行う。
１ｏは、画像生成プログラムと物体データを保持するロ
ーカルメモリであり、すべてのローカルメモリは、同一
の物体データを格納している。
ーカルメモリであり、すべてのローカルメモリは、同一
の物体データを格納している。
以上のように構成された従来の画像生成装置について以
下その動作を説明する。
下その動作を説明する。
電源投入後、マスク演算処理部７は初期プログラムを実
行する。その後、通信チャネル９を通じてスレーブ演算
処理部８のローカルメモリに、画像生成プログラムと物
体データをダウンロードする。続いて、各スレーブ演算
処理部８は、マスク演算処理部７の指示のもとに画像生
成を同時並行して行う。
行する。その後、通信チャネル９を通じてスレーブ演算
処理部８のローカルメモリに、画像生成プログラムと物
体データをダウンロードする。続いて、各スレーブ演算
処理部８は、マスク演算処理部７の指示のもとに画像生
成を同時並行して行う。
第２図は、全画面のブロック分割図である。マスク演算
処理部７は、ブロックを１つずつ又は複数個ずつ各スレ
ーブ演算処理部８に画像生成の指示を与える。各スレー
ブ演算処理部８は、与えられたブロックの画像生成を終
了した時、マスタスレーブＫ、通信チャネ７Ｉ／９を通
じて、次に分担すべきブロックの要求をマスタ演算処理
部７に転送する。マスク演算処理部７は、どのブロック
が画像生成済みであるかを管理しており、画像生成がま
だなされていないブロックが存在する間は、スレーブ演
算処理部２の要求に従って、それらのブロックを順次割
りあてる。これらの処理が全ブロックの画像生成が完了
するまで繰り返される。上記のように、複数のスレーブ
演算処理部８が同時並行して画像生成を行うことにより
、スレーブ演算処理部の台数に１１！は比例した速度で
高速に画像生成を行うことができる。
処理部７は、ブロックを１つずつ又は複数個ずつ各スレ
ーブ演算処理部８に画像生成の指示を与える。各スレー
ブ演算処理部８は、与えられたブロックの画像生成を終
了した時、マスタスレーブＫ、通信チャネ７Ｉ／９を通
じて、次に分担すべきブロックの要求をマスタ演算処理
部７に転送する。マスク演算処理部７は、どのブロック
が画像生成済みであるかを管理しており、画像生成がま
だなされていないブロックが存在する間は、スレーブ演
算処理部２の要求に従って、それらのブロックを順次割
りあてる。これらの処理が全ブロックの画像生成が完了
するまで繰り返される。上記のように、複数のスレーブ
演算処理部８が同時並行して画像生成を行うことにより
、スレーブ演算処理部の台数に１１！は比例した速度で
高速に画像生成を行うことができる。
画像生成プログラムとしては、光線追跡法、２バツフ１
法、スキャンライン法等が挙げられる。
法、スキャンライン法等が挙げられる。
（たとえば、情報処理学会 グラフィックスとＣＡＤ研
究会資料、昭和６９年７月） 発明が解決しようとする課題 しかしながら上記のような構成では、マスク演算処理部
とスレーブ演算処理部の通信がオーバヘッドとなり、ス
レーブ演算処理部の台数を増しても、マスタ演算処理部
の能力と通信チャネルの転送速度がボトルネックになシ
、画像生成速度が向上せず、かつ画像生成を行わないマ
スク演算処理部という余分なハードウェアが必要となる
という問題点を有していた。
究会資料、昭和６９年７月） 発明が解決しようとする課題 しかしながら上記のような構成では、マスク演算処理部
とスレーブ演算処理部の通信がオーバヘッドとなり、ス
レーブ演算処理部の台数を増しても、マスタ演算処理部
の能力と通信チャネルの転送速度がボトルネックになシ
、画像生成速度が向上せず、かつ画像生成を行わないマ
スク演算処理部という余分なハードウェアが必要となる
という問題点を有していた。
本発明は上記問題点に鑑み、マスク演算処理部と通信チ
ャネルの代わりに、各演算処理部をシステムバスと共有
メモリにより結合し、マスク演算処理部と通信チャネル
に基づく負荷分散処理のボトルネックを解消し、高速の
画像生成速度を有する画像生成装置を提供するものであ
る。
ャネルの代わりに、各演算処理部をシステムバスと共有
メモリにより結合し、マスク演算処理部と通信チャネル
に基づく負荷分散処理のボトルネックを解消し、高速の
画像生成速度を有する画像生成装置を提供するものであ
る。
課題を解決するだめの手段
上記問題点を解決するために本発明の画像生成装置は、
画像生成プログラムを実行する複数の演算処理部と、前
記画像生成プログラムと物体ブータラ保持しローカルパ
スとシステムバスの両方からアクセス可能な複数のデュ
アルポートメモリと、画像生成情況データを保持しシス
テムバスからアクセス可能な共有メモリと、前記演算処
理部と前記デュアルポートメモリを接続するローカルバ
スと、前記演算処理部と前記デュアルポートメモリと前
記共有メモリと入出力インタフェイスとを接続するシス
テムバスという構成を備えをものである。
画像生成プログラムを実行する複数の演算処理部と、前
記画像生成プログラムと物体ブータラ保持しローカルパ
スとシステムバスの両方からアクセス可能な複数のデュ
アルポートメモリと、画像生成情況データを保持しシス
テムバスからアクセス可能な共有メモリと、前記演算処
理部と前記デュアルポートメモリを接続するローカルバ
スと、前記演算処理部と前記デュアルポートメモリと前
記共有メモリと入出力インタフェイスとを接続するシス
テムバスという構成を備えをものである。
作用
本発明は上記した構成によって、複数の演算処理部が共
有メモリに格納された画像生成情況データをシステムバ
スを通じて独立してアクセスし、未処理のブロックに対
して画像生成を行うことにより、演算処理部の台数に比
例した画像生成速度を達成できることとなる。
有メモリに格納された画像生成情況データをシステムバ
スを通じて独立してアクセスし、未処理のブロックに対
して画像生成を行うことにより、演算処理部の台数に比
例した画像生成速度を達成できることとなる。
実施例
以下、本発明の一実施例の画像生成装置について、図面
を参照にしながら説明する。
を参照にしながら説明する。
第１図は本発明の一実施例における画像生成装置の構成
図を示すものである。第１図において、１は、デュアル
ポートメモリ２に格納された画像生成プログラムと物体
データをローカルパス３をを通してアクセスし画像生成
を行う演算処理部である。２は、画像生成プログラムと
物体データを格納するデュアルポートメモリである。３
は、演算処理部１とデュアルポートメモリ２の間でデー
タを転送するためのローカルパスである。４は、全画面
に対して既に画像生成されたブロックがどれだけ存在す
るかという画像生成情況を格納する共有メモリである。
図を示すものである。第１図において、１は、デュアル
ポートメモリ２に格納された画像生成プログラムと物体
データをローカルパス３をを通してアクセスし画像生成
を行う演算処理部である。２は、画像生成プログラムと
物体データを格納するデュアルポートメモリである。３
は、演算処理部１とデュアルポートメモリ２の間でデー
タを転送するためのローカルパスである。４は、全画面
に対して既に画像生成されたブロックがどれだけ存在す
るかという画像生成情況を格納する共有メモリである。
６は、演算処理部１と共有メモリ４とデュアルポートメ
モリ２と入出力インタフェース６との間のデータ転送を
行うシステムバスである。６は、外部のコンソール、磁
気ディスク、フレームメモリ等の入出力装置に対して、
ユーザのコマンドや画像データ、物体データ、画像生成
プログラム等を入出力するだめの入出力インタフェース
である。
モリ２と入出力インタフェース６との間のデータ転送を
行うシステムバスである。６は、外部のコンソール、磁
気ディスク、フレームメモリ等の入出力装置に対して、
ユーザのコマンドや画像データ、物体データ、画像生成
プログラム等を入出力するだめの入出力インタフェース
である。
以上のように構成された本実施例の画像生成装置につい
て、以下その動作を説明する。
て、以下その動作を説明する。
まず、電源投入直後、あらかじめ定められた演算処理部
において初期化プログラムが実行され、画像生成プログ
ラムと物体データを入出力インタフェイス６を通して外
部の記憶装置からデュアルポートメモリ２内にローディ
ングする。更に、全画面を分割して得られるすべてのブ
ロックに画像生成未処理の印をつけ、それを画像生成情
況データとして共有メモリ内に書き込む。
において初期化プログラムが実行され、画像生成プログ
ラムと物体データを入出力インタフェイス６を通して外
部の記憶装置からデュアルポートメモリ２内にローディ
ングする。更に、全画面を分割して得られるすべてのブ
ロックに画像生成未処理の印をつけ、それを画像生成情
況データとして共有メモリ内に書き込む。
上記の動作によシ初期化が完了し、画像生成プログラム
が各演算処理部において起動される。
が各演算処理部において起動される。
各演算処理部１は、共有メモリ４に格納されている画面
情況データを独立にシステムバス５を通じてアクセスし
、画像生成未処理の印がついたブロックを適当な個数取
り出し、画像生成未処理の印を消去すると共に、それら
のブロックに対して画像生成を行う。各演算処理部１は
、それらのブロックすべてに対する画像生成が終了後、
再び共有メモリ４の画像生成情況データをチエツクし、
画像生成未処理のブロックが存在すれば、同様の処理を
繰返す。もし存在しなければ、すべての演算処理部１が
画像生成を終了するのを待つ。ただし、画像生成情況デ
ータに対するアクセスはセマフォ、ロック等により排他
制御されているものとする。
情況データを独立にシステムバス５を通じてアクセスし
、画像生成未処理の印がついたブロックを適当な個数取
り出し、画像生成未処理の印を消去すると共に、それら
のブロックに対して画像生成を行う。各演算処理部１は
、それらのブロックすべてに対する画像生成が終了後、
再び共有メモリ４の画像生成情況データをチエツクし、
画像生成未処理のブロックが存在すれば、同様の処理を
繰返す。もし存在しなければ、すべての演算処理部１が
画像生成を終了するのを待つ。ただし、画像生成情況デ
ータに対するアクセスはセマフォ、ロック等により排他
制御されているものとする。
以上のように本実施例によれば、画像生成プログラムを
実行する複数の演算処理部と、前記画像生成プログラム
と物体データを保持しローカルパスとシステムバスの両
方からアクセス可能な複数のデュアルポートメモリと、
画像生成情況データを保持しシステムバスからアクセス
可能な共有メモリと、前記演算処理部と前記デュアルポ
ートメモリと前記共有メモリと人出インタフェイスとを
接続するシステムバスとを設け、複数の演算処理部が全
体画像を分割した部分画像を同時並行して生成すること
によシ、演算処理部の台数に比例した画像生成速度を達
成することができる。
実行する複数の演算処理部と、前記画像生成プログラム
と物体データを保持しローカルパスとシステムバスの両
方からアクセス可能な複数のデュアルポートメモリと、
画像生成情況データを保持しシステムバスからアクセス
可能な共有メモリと、前記演算処理部と前記デュアルポ
ートメモリと前記共有メモリと人出インタフェイスとを
接続するシステムバスとを設け、複数の演算処理部が全
体画像を分割した部分画像を同時並行して生成すること
によシ、演算処理部の台数に比例した画像生成速度を達
成することができる。
発明の効果
以上のように本発明は、画像生成プログラムを実行する
複数の演算処理部と、前記画像生成プログラムと物体デ
ータを保持しローカルパスとシステムバスの両方からア
クセス可能な複数のデュアルポートメモリと、画像生成
情況データを保持しシステムバスからアクセス可能な共
有メモリと、前記演算処理部と前記デュアルポートメモ
リと前記共有メモリと入出力インタフェイスとを接続す
るシステムバスとを設け、複数の演算処理部が全体画像
を分割した部分画像を同時並行して生成することにより
、演算処理部の台数に比例した画像生成速度を達成する
ことができる。
複数の演算処理部と、前記画像生成プログラムと物体デ
ータを保持しローカルパスとシステムバスの両方からア
クセス可能な複数のデュアルポートメモリと、画像生成
情況データを保持しシステムバスからアクセス可能な共
有メモリと、前記演算処理部と前記デュアルポートメモ
リと前記共有メモリと入出力インタフェイスとを接続す
るシステムバスとを設け、複数の演算処理部が全体画像
を分割した部分画像を同時並行して生成することにより
、演算処理部の台数に比例した画像生成速度を達成する
ことができる。
第１図は本発明における一実施例の画像生成装置の構成
図、第２図は全画面のブロック分割の説明図、第３図は
従来の画像生成装置の構成図である。 １・・・・・・演算処理部、２・・・・・・デュアルポ
ートメモリ、３・・・・・・ローカルパス、４・・・・
・・共有メモリ、５・・・・・・システムバス、６・・
・・・・入出力インタフェイス、７・・・・・・マスク
演算処理部、８・・・・・・スレーブ演算処理部、９・
・・・・・通信チャネル、１ｏ・・・・・・入出力イン
タフェイス。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
図、第２図は全画面のブロック分割の説明図、第３図は
従来の画像生成装置の構成図である。 １・・・・・・演算処理部、２・・・・・・デュアルポ
ートメモリ、３・・・・・・ローカルパス、４・・・・
・・共有メモリ、５・・・・・・システムバス、６・・
・・・・入出力インタフェイス、７・・・・・・マスク
演算処理部、８・・・・・・スレーブ演算処理部、９・
・・・・・通信チャネル、１ｏ・・・・・・入出力イン
タフェイス。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- 画像生成プログラムを実行する複数の演算処理部と、前
記画像生成プログラムと物体データを保持しローカルバ
スとシステムバスの両方からアクセス可能な複数のデュ
アルポートメモリと、画像生成情報データを保持しシス
テムバスからアクセス可能な共有メモリと、前記演算処
理部と前記デュアルポートメモリ接続する前記ローカル
バスと、前記演算処理部と前記デュアルポートメモリと
前記共有メモリと入出力インタフェイスとを接続する前
記システムバスとを備え、複数の演算処理部が全体画像
を分割した部分画像を同時並行して生成することを特徴
とする画像生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127760A JPH01296388A (ja) | 1988-05-25 | 1988-05-25 | 画像生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127760A JPH01296388A (ja) | 1988-05-25 | 1988-05-25 | 画像生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01296388A true JPH01296388A (ja) | 1989-11-29 |
Family
ID=14968011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63127760A Pending JPH01296388A (ja) | 1988-05-25 | 1988-05-25 | 画像生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01296388A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991015831A1 (en) * | 1990-04-05 | 1991-10-17 | Seiko Epson Corporation | Page description language interpreter |
| WO2001006461A1 (fr) * | 1999-07-15 | 2001-01-25 | Hitachi, Ltd. | Procede et dispositif de dessin |
| JP2002280280A (ja) * | 2001-03-16 | 2002-09-27 | Dainippon Screen Mfg Co Ltd | 基板処理装置の制御方法、基板処理装置及び基板処理システム |
| JP2007123608A (ja) * | 2005-10-28 | 2007-05-17 | Nikon Corp | デバイス製造処理システム、露光装置及び露光方法、測定検査装置及び測定検査方法、並びにデバイス製造方法 |
-
1988
- 1988-05-25 JP JP63127760A patent/JPH01296388A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991015831A1 (en) * | 1990-04-05 | 1991-10-17 | Seiko Epson Corporation | Page description language interpreter |
| WO2001006461A1 (fr) * | 1999-07-15 | 2001-01-25 | Hitachi, Ltd. | Procede et dispositif de dessin |
| JP2002280280A (ja) * | 2001-03-16 | 2002-09-27 | Dainippon Screen Mfg Co Ltd | 基板処理装置の制御方法、基板処理装置及び基板処理システム |
| JP2007123608A (ja) * | 2005-10-28 | 2007-05-17 | Nikon Corp | デバイス製造処理システム、露光装置及び露光方法、測定検査装置及び測定検査方法、並びにデバイス製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185599A (en) | Local display bus architecture and communications method for Raster display | |
| US8497865B2 (en) | Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS | |
| GB2211706A (en) | Local display bus architecture and communications method for raster display | |
| EP0486239A2 (en) | Rasterization processor for a computer graphics system | |
| US20080211805A1 (en) | Method and System for Minimizing an Amount of Data Needed to Test Data Against Subarea Boundaries in Spatially Composited Digital Video | |
| JPH03139777A (ja) | グラフイツク表示システム及び方法 | |
| EP0329771A1 (en) | High performance graphics workstation and method of operating therefor | |
| EP1255227A1 (en) | Vertices index processor | |
| JPS62192867A (ja) | イメ−ジデ−タを扱うワ−クステ−シヨン | |
| US5119477A (en) | Memory manager for hierarchical graphic structures | |
| JP3106872B2 (ja) | 画像処理プロセッサ及びそれを用いたデータ処理システム | |
| US7546425B2 (en) | Data processor with a built-in memory | |
| CN105164636B (zh) | 一种虚拟化环境中的数据通信的方法、装置及处理器 | |
| JPH01296388A (ja) | 画像生成装置 | |
| EP0486195A2 (en) | Computer graphics system | |
| CA2055784C (en) | Hierarchical memory controller | |
| JPH02219184A (ja) | 画像処理装置 | |
| JP2022179415A (ja) | グラフィックレンダリングのシステム、方法および装置のためのラインベースのレンダリング | |
| JPH02158884A (ja) | 画像メモリ装置とマルチプロセッサ画像処理装置 | |
| JPS61233869A (ja) | 画像処理装置 | |
| JP2563671B2 (ja) | データモニタ装置 | |
| JPH04333952A (ja) | Ｄｍａコントロールｌｓｉ | |
| Sandler | Interfacing the transputer to the TMS320 in an image processing environment | |
| JP2003195847A (ja) | グラフィック処理装置 | |
| Tojo et al. | Image Processing Oriented Multiprocessor System with a Multipurpose Video Processor |