JPH01292940A - 変調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、多値変調、とりわけ直交振幅変調のように搬
送波の振幅および位相を情報として用いる多値変調（Ｑ
ＡＭ）において、増幅器の非線形性を補償するために予
め送信信号波形を変形させて送出する変調装置に関する
。

（従来の技術） 通常の増幅器の入出力非線形特性には、第３図に示すよ
うに、ＡＭ−ＡＭ変換と呼ばれる出力振幅の飽和特性と
、ＡＭ−ＰＭ変換と呼ばれる出力位相の入力振幅による
変化がある。入力振幅が飽和点から十分小さい点では、
振幅特性は直線であり位相の変化もない。しかしながら
、入力振幅が飽和点に近づくにつれて、出力振幅は飽和
し、出力位相は回転し始める。その結果として送信スペ
クトルの劣化、および受信特性の劣化をまねく。

第２図（ａ）〜（ｄ）はこのような非線形増幅器の信号
に対する影響を示している。変調は１６値ＱＡＭの場合
を想定しでいる。第２図（ａ）は本来あるべき送信信号
の位相平面における信号点分布であり、第２図ｆｂ）は
その時の送信スペクトル分布である。

第２図（Ｃ）は動作点を飽和レベルの近くにしたときの
増幅器出力の位相平面における信号点の分布を示す。第
２図（Ｃ１の信号点は第２図（ａ）の信号点に比して歪
んでいる。この時の送信スペクトルは第２図（ｄｌに示
すように、３次および５次等奇数次の相互変調成分が出
て、隣接チャンネルへの干渉の原因となる。また、受信
機は第２図（ａ）の信号点が送られたものとして判定を
行うので、第２図（ｃ）のような信号点が送られると、
小さな雑音によって誤りを起してしまい、受信特性が劣
化する。

送信スペクトル特性および受信特性の劣化を防ぐために
、このような増幅器の非線形性を補償する必要がある。

従来、このような非線形性を補償し、かつ増幅器特性の
時間変化をも補償する手段として、電子通信学会昭和６
０年情報システム部門全国大会講演番号ｍ３２ｃ＋ｒ移
動通信用送信増幅器における適応型歪補償回路（ディジ
タル線形変調への応用）」に述べられたものがある。第
５図は従来の適応型歪補償回路性の変調装置を示すブロ
ック図である。

この第５図の従来の変調装置は次の如くに作動する。

入力端子５０１および５０２から入力した信号５１１−
Ｉおよび５１１−Ｑは、複素信号をサンプル量子化した
信号系列の実部および嘘部をあられす。第４図に入力信
号の例を実線で示した。信号５１１−Ｉ及び５１１−Ｑ
を受けた書き換え可能なメモＩＪ−（ＲＡＭ）５２０は
、増幅器の非線形性を補償するための歪を加えた複素信
号をあられす５２１−Ｉおよび５２１−Ｑを出力する。

第４図に信号５１１−Ｉの例を実線で、５２１−Ｉの例
を破線で示した。信号５２１−Ｉおよび５２１−Ｑはデ
ィジタル・アナログ（ＤＡ）変換器５３０でそれぞれア
ナログ信号に変換される。直交変調器５４０ではＤＡ変
換器５３０の出力を受けて発振器５４１で出力を変調す
る。変調された信号は出力端子５０４より増幅器（図示
せず）へ入力する。増幅器出力の一部が入力端子５０３
より入力し、直交復調器５４５において複素ベースバン
ド信号５４９−Ｉ　、５４９−ＱＫ復調される。信号５
４９−Ｉおよび５４９−Ｑは、アナログ・ディジタル（
ＡＤ）変換器５５０においてサンプル量子化される。減
算回路５６０では本来送信されるべき信号である５１１
−Ｉ、５１１−ＱからＡＤ変換器出力５５１−Ｉ、５５
１−Ｑをそれぞれ引き算する。ＲＡＭ５２Ｑにおいて信
号（５１１−Ｉ、５１１−Ｑ）から（５２１−Ｉ　、５
２１−Ｑ）への変換が増幅器の非線形性を補償するよう
に正しく行なわれていれば、減算回路５６０の出力は０
となる。この出力がＯでない時には、修正量発生回路５
７０において減算回路５６０出力が９倍される（ｐは１
以下の定数）。加算回路５８０ではＲＡＭ５２０出力と
修正量発生回路出力が加算され、信号５７１−Ｉ、５７
１−Ｑを出力する。

信号５７１−Ｉ　、５７１−ＱはＲ，ＡＭ５２０に入力
し、ＲＡＭの内容を書きかえる。

これまでの説明では減算回路５６０において信号５１１
−Ｉ、５１１−Ｑから信号５５１−Ｉ。

５５１−Ｑをそれぞれ引いた値を出力するとしたが、こ
れはその逆の符号の値を出力してもよい。

その場合加算回路５８０は、減算回路となり、ＲＡＭ５
２０出力から修正量発生回路５７０出力を引き算した値
が出力される。

（発明が解決しようとする課題） このような従来方式では、ディジタルアナログ変換回路
５３０人力からアナログディジタル変換回路５５０出力
までの帰還部において遅延が存在する場合に、減算回路
において正確な信号の比較ができなくなり当初設計した
歪補償ができなくなる。歪補償用のＲＡＭに記憶された
値が仮Ｋ、ディジタルアナログ変換回路５３０人力から
アナログディジタル変換回路５５０出力までに起こる非
線形歪を正確に補償する値であったとする。先に述べた
ような遅延がない場合、そのとき第５図の減算器５６０
の入力５１１−Ｉと５５１−Ｉ並びに５１１−Ｑと５１
１−Ｑは全く等しく減算器５６０の出力は０となる。し
かし、実際には遅延が存在する。

ディジタルアナログ変換回路５３０出力からアナログデ
ィジタル変換回路５５０出力までの帰還部に於ける遅延
をτとする。変調信号をａ　ｆｔｌ十ｊ　ｂ　（ｔ） 補償回路における信号変換特性を Ｆ（・） とすると、復調出力は ａ（を十τ）とｂ（を十τ） となる。減算器入力は、例えば５５１−Ｉはａ（ｔ＋τ
）であり５１１−Ｉはａ　（ｔ）である。その関係は第
６図に示したようになる。減算回路５６０の出力はＯで
なくなる。その結果、ＲＡＭの値が必要がないのに書き
換わり、送信信号スペクトル劣化を起こす。

本発明の目的は、このような欠点を克服し、送信スペク
トル特性を常に高精度に改善する非線形歪補償回路付き
変調装置の提供にある。

（課題を解決するための手段） 前述の課題を解決するために本願の発明が提供する変調
装置は、入力サンプル値系列をうけて増幅器の非線形性
を補償するように予め歪ませた複素信号のサンプル値系
列を変換テーブルを参照して出力する信号変換回路と；
該信号変換回路出力と搬送波をうけて送信信号に変換す
る直交変調器と；前記搬送波を出力する発振器と；該直
交変調器出力信号を増幅する非線形増幅機と：前記発振
器出力により前記増幅機出力をふたつの基底帯域信号に
変換する直交復調器と；サンプルタイミングクロックを
受けてふたつの前記直交復調器出力をサンプルするサン
プル器と；前記入力サンプル値系列をサンプル時間間隔
の整数倍だけ遅らせる遅延回路と；前記遅延回路出力と
前記サンプル回路出力との間の差をとる減算器と：前記
遅延回路出力が前記サンプル回路出力に対して遅れてい
るか進んでいるかを示す比較器と；前記比較器出力を受
けて前記遅延回路出力と前記サンプル回路出力との間に
時間差がなくなるように前記サンプルタイミングクロッ
クの位相を調整するクロック発生回路と；前記減算器出
力と前記信号変換回路出力を加算し前記信号変換回路の
前記変換テーブルを書き換える加算器とからなることを
特徴とする。

（実施例） 以下本発明について図を用いて詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。入
力端子１０１および１０２から入力した信号１１１−Ｉ
および１１１−Ｑは、複素信号をサンプル量子化した信
号系列の実部および一部をあられす。第４図に入力信号
の例を実線で示した。

信号１１１−Ｉ及び１ｔｔ−Ｑを受けた、例えば書き換
え可能なメモリー（几ＡＭ）で構成された信号変換回路
１２０は、増幅器の非線形性を補償するための歪を加え
た複素信号をあられす１２１−工および１２１−Ｑを出
力する。第４図に信号１１１−Ｉの例を実線で、１２１
−Ｉの例を破線で示した。信号１２１−Ｉおよび１２１
−Ｑはディジタル・アナログ（ＤＡ）変換器１３０でそ
れぞれアナログ信号に変換される。直交変調器１４０で
はＤＡ変換器１３０の出力を受けて発振器１４１出力に
より変調する。変調された信号は出力端子１０４より増
幅器（図示せず）へ入力する。その増幅器出力の一部が
入力端子１０３より入力し、直交復調器１４５において
複素ベースバンド信号１４９−Ｉ、１４９−Ｑに復調さ
れる。信号１４９−■および１４９−Ｑは、アナログ・
ディジタル（ＡＤ）変換器１５０においてサンプル量子
化される。サンプル量子化のタイミングはクロック発生
回路１５９出力であるクロック信号から得られる。人力
信号１１１−Ｉ、１１１−Ｑはまた可変遅延回路１６１
を通ってＡＤ変換器出力１５１−Ｉ、１ｓ１−Ｑと共に
減算回路１６０に入力する。

減算回路１６０では可変遅延回路１６１を経た本未送信
されるべき信号である１１１−Ｉ、１１１−ＱからＡＤ
変換器出力１５１−Ｉ、１５１−Ｑをそれぞれ引き算す
る。ＲＡＭ１２０において信号（１ｔ１−Ｉ、ｔｔｔ−
Ｑ）から（１２１−Ｉ。

１２１−Ｑ）への変換が増幅器の非線形性を補償するよ
うに正しく行なわれ、かつＡＤ変換器１５０のクロック
位相および可変遅延回路１６１の遅延量が減算器入力信
号間の遅延差が０になるように設定されていれば減算回
路１６０の出力はＯとなる。両信号の遅延差がＯなのに
この減算回路出力がＯでない時には、修正量発生回路１
７０において減算回路１６０出力が９倍される（ｐは１
以下の定数）。加算回路１８０ではＲＡＭ１２０出力と
修正量発生回路出力が加算され、信号１７１−Ｉ、１７
１−Ｑを出力する。信号１７１−Ｉ。

１７１−ＱはＲＡＭ１２０１Ｃ入力し、几ＡＭの内容を
書きかえる。

これまでの説明では減算回路１６０において信号１１１
−Ｉ、１１１−Ｑから信号１５１−Ｉ。

１５１−Ｑをそれぞれ引いた値を出力するとじたが、こ
れはその逆の符号の値を出力してもよい。

その場合加算回路１８０は、減算回路となり、ＲＡＭ１
２０出力から修正量発生回路１７０出力を引き算した値
が出力される。

遅延差検出回路１９０では、１６１−Ｉと１５１−■又
は１６１−Ｑと１５１−Ｑそれぞれの極性が反転するタ
イミングを調べ、その時刻の差が１／２サンプル間隔以
上だと制御信号を可変遅延回路１６１に出力し、その時
間差が１／２サンプル間隔以内におさまるように遅延時
間を決定する。

またその時刻差が１／２サンプル間隔以内だと制御信号
をクロック発生回路１５９に、出力して出力クロックの
位相を制御し、ＡＤ変換器１５０におけるサンプル量子
化のタイミングを変え、両信号のゼロクロスする時間差
がないようにする。

（発明の効果） 以上に説明したように、本発明の変調装置は、いかなる
変調方式に対しても、また装置内の遅延時間の大小にか
かわらず自動的に非線形増幅器の特性に合わせて非線形
増・幅器の出力が正しい送信信号波形になるようにする
ことができる。そこで、本発明によれば、増幅器の非線
形性により送信スペクトルの劣化が起こらないように増
幅器の非線形性を補償できる変調装置が提供できる。ま
た、本発明の変調装置は調整がきわめて容易であり、増
幅器の特性の温度による変化に対しても追従させること
ができる。

【図面の簡単な説明】

第１図は本願の発明の一実施例を示すブロック図、第２
図は１６値ＱＡＭの非線形増幅器による歪を示す図、第
３図は非線形増幅器の入出力特性の一例を示す図、第４
図は第１図および第５図における波形の一例を示す図、
第５図は従来の適応線形化回路付き変調回路の一例を示
すブロック図、第６図は第１図における波形の一例を示
す図である０ １２０．５２０は非線形歪を補償するように歪ませた信
号を記憶するＲＡＭ、１３０，５３０はＤＡ変換器、１
４０．５４０は直交変調器、１４５゜５４５は直交復調
器、５５０，１５０はＡＤ変換器、１６０．５６０は減
算回路、１９０は遅延時間検出回路である。 代理人　弁理士　　本　庄　伸　介 （ａ）　　　　　　　　　　　　（ｂ）（ｃ）（ｄ） 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 入力サンプル値系列をうけて増幅器の非線形性を補償す
   るように予め歪ませた複素信号のサンプル値系列を変換
   テーブルを参照して出力する信号変換回路と；該信号変
   換回路出力と搬送波をうけて送信信号に変換する直交変
   調器と；前記搬送波を出力する発振器と；該直交変調器
   出力信号を増幅する非線形増幅機と；前記発振器出力に
   より前記増幅器出力をふたつの基底帯域信号に変換する
   直交復調器と；サンプルタイミングクロックを受けてふ
   たつの前記直交復調器出力をサンプルするサンプル器と
   ；前記入力サンプル値系列をサンプル時間間隔の整数倍
   だけ遅らせる遅延回路と；前記遅延回路出力と前記サン
   プル回路出力との間の差をとる減算器と；前記遅延回路
   出力が前記サンプル回路出力に対して遅れているか進ん
   でいるかを示す比較器と；前記比較器出力を受けて前記
   遅延回路出力と前記サンプル回路出力との間に時間差が
   なくなるように前記サンプルタイミングクロックの位相
   を調整するクロック発生回路と；前記減算器出力と前記
   信号変換回路出力を加算し前記信号変換回路の前記変換
   テーブルを書き換える加算器とからなることを特徴とす
   る変調装置。