JPH01286512A - ダイナミック論理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、パルス駆動される回路のための論理装置に関
し、特に、ＤＣ（直流）制御電流が存在する場合には、
印加されたパルス信号を導通し、上記制御電流が存在し
ない場合には、上記印加されたパルス信号を阻止する飽
和可能な磁心もしくは鉄心を有するダイナミック論理装
置に関するものである。

１免肢韮 ダイナミック論理装置は、パルス信号で動作する論理回
路である。パルス回路のための論理装置の一例が米国特
許第４，６６１，３１０号明細書に開示されている。こ
の論理装置は、矩形ヒステリシスループの材料から形成
された磁心を備えており、該磁心には、入力巻線、制御
巻線及び出力巻線が巻回されている。一方向に磁心を飽
和するのに充分な大きさを有するＤＣ電流が制御巻線に
選択的に印加される。入力巻線に印加されるパルス信号
は、磁心を反対方向に飽和させるのに充分な大きさ及び
極性を有している。従って、制御巻線が付勢された状態
においては、磁心は、交互に一方向次いで他方向に飽和
される都度、大きな磁束反転を経験する。その結果、出
力巻線にパルス信号が発生される。制御巻線が付勢され
ていない状態においては、磁心は、入力パルスにより定
められる方向において飽和された状態に留とまるので、
パルスは実質的に阻止される。

入力パルスの前縁及び後縁によって誘起され出力巻線に
現れるパルスから、入力パルスを忠実に表すパルスを発
生するために、出力巻線にはフリップ・フロップが接続
されている。更に、制御巻線が減勢される際に出力巻線
に発生する電圧スパイクがフリップ・フロップをスイッ
チング即ち切り換えするのを阻止するために、出力巻線
とフリップ・フロップのセット及びリセット入力端には
低域Ｒ−Ｃフィルタが接続されている。

上記のような低域Ｒ−Ｃフィルタは、効果的ではあるけ
れども、出力巻線に現れる信号を積分して、ＣＭＯＳフ
リップ・フロップに入力されるこの信号の前縁を劣化す
ることが判明している。そのため、フリップ・フロップ
出力の波形のデユーティサイクル（［ｒ撃係数）に変動
が生ずる。更に、この種のダイナミック論理装置が原子
力発電プラントの保護システムに使用される場合には、
これ等のダイナミック論理装置は、単一の故障で望まし
くない状態が生じてはならないという米国原子力規制委
員会の要件を満たさなければならない、これと関連して
２つのフィルタのコンデンサの共通モードでの故障で、
フリップ・フロップが、ろ波されないスパイクに応答し
スイッチングし続けると言う問題がある。

上の情況に鑑み、改良された応答時間で、飽和可能な磁
心を使用するダイナミック論理装置の必要性が存在する
。

また、経済的に製造でき、且つ最小量の回路しか必要と
しないようなダイナミック論理装置の必要性も存在する
。

九哩二貞１ 本発明は、その広義の形態においては、矩形ヒステリシ
スループの磁気材料から形成された磁心手段と、該磁心
手段に巻装された入力巻線と、前記磁心手段に巻装され
た出力巻線手段と、前記磁心手段に巻装された単一の制
御巻線であって、前記出力巻線手段が巻装されている前
記磁心手段の少なくとも一部に一方向に飽和を生ぜしめ
るのに充分な大きさの直流電流が前記制御巻線に使用中
に印加されている場合に、前記磁心手段を反対方向に飽
和するのに充分な大きさを有するパルスの前記入力巻線
に対する印加で、前記出力巻線手段に出力パルスが発生
し、他方、前記制御巻線を流れる電流が存在しない場合
には、前記磁心手段は前記反対方向に飽和した状態に留
どまり前記入力巻線に印加されるパルスが前記出力巻線
手段に現れるのを阻止するように構成されている、前記
単一の制御巻線と、を備え、前記制御巻線及び前記磁心
手段が上記のように構成されているため、前記制御巻線
の電流が遮断されるたびに前記出力巻線手段にスイッチ
ングによる望ましくないスパイクが現れる、ダイナミッ
ク論理装置において、前記出力巻線手段に接続されてス
イッチングによる前記望ましくないスパイクを無効にす
る別の巻線手段と、前記出力巻線手段に接続されて、前
記入力巻線に印加されるパルスに類似の出力パルスを発
生する弁別・整形手段と、を含むことを特徴とするダイ
ナミック論理装置に存する。

本発明の１つの実施例においては、弁別・整形手段は、
フリップ・フロップを有し、このフリップ・フロップの
入力端には接地された低域Ｒ−Ｃフィルタを介し出力巻
線が接続され、そして２つの出力巻線は、接地された中
心タップを有する中心タップ付き巻線から構成される。

この実施例によれば、制御電流がオフに切り換えられる
際に、中心タップ付き巻線の２つの二分巻線を経る低イ
ンピーダンス放電路が与えられ、それにより、フリップ
・フロップがスパイクに応答してその状態を切り換える
ことが阻止され、それにより、ダイナミック論理装置の
応答時間が改善される。

本発明の他の実施例においては、磁心手段は、矩形ヒス
テリシスループの磁気材料からなる２つの磁心を備える
。２つの別個の直列接続された入力巻線又は１つの共通
の入力巻線が２つの磁心に巻装される。更に、別の直列
接続された出力巻線が反対の極性で上記２つの磁心に巻
装される。制御巻線は２つの磁心の内の１つにのみ巻装
される。

この構成によれば、２つの逆に巻回された出力巻線に発
生されるスイッチング・スパイクは、制御電流が存在す
る場合でもまた存在しない場合でも互いに相殺し合い、
他方、ＤＣ制御電流が存在する際に一方の出力巻線に発
生される大きいパルスは、直列接続された出力巻線の出
力端に現れる。電圧スパイクが上記のように相殺される
ので、直列に接続された出力巻線の出力端子は、限流入
力抵抗器のみを有する交さ結合ＮＯＲゲートから構成さ
れたＲ−Ｓ　　ＣＭＯＳ　　フリップ・フロップのよう
なフリップ・フロップの入力端に直接接続することがで
きよう。

本発明の一層深い理解は、例示された好適な実施例に間
する以下の詳細な説明を添付図面を参照して読むことに
より得られるであろう。

ｔ　　　の＝日 第１図は、本発明によるダイナミック論理装置１の第１
の実施例を示す、このダイナミック論理装置は、図示の
ようにテープが巻装された環状のトロイダルコアのよう
な矩形のヒステリシスループを有する磁気材料からなる
磁心（磁心手段）３を備えている。この磁心は、図示の
ように２つの方向５及び７に磁化することができる。磁
心３には３個のコイルが巻かれている。即ち、入力巻ａ
９と、中心タップが設けられている出力巻線（出力巻線
手段）１１と制御巻線１３である。

出力巻線１１は、２つの交さ結合されたＣＭＯＳ　ＮＯ
Ｒゲート１９及び２１と、一対の接地された低域Ｒ−Ｃ
フィルタ２３及び２５と、一対のダイオード２７及び２
９とから構成されたＲ−Ｓフリップ・フロップ１７を有
する弁別・整形回路（弁別・整形手段）１５に接続され
ている。

出力巻線１１の１つの端子３５は、抵抗器３１及びコン
デンサ３３から構成される１つの低域フィルタ２３を介
してフリップ・フロップ１７のセット入力端Ｓに接続さ
れている。同様にして、出力巻線１１の他方の端子４１
は、抵抗器３７及びコンデンサ３９がら構成されるフィ
ルタ２５を介して、フリップ・フロップ１７のリセット
入力端Ｒに接続されている。出力巻線１１の中心タップ
４５は、リード線４３により接地されている。

Ｒ−Ｓフリップ・フロップの出力は、例えば、米国特許
第４，６６１，３１０号明細書に開示されているような
多段論理システムにおける別のダイナミック論理装置１
のためのドライバ（駆動回路）としての働きをする増幅
器４フに印加される。

ダイナミック論理袋Ｗ１の動作は、磁心３内における磁
束反転に基づく、磁心を形成している材料の矩形ヒステ
リシスループ曲線が第２図に図解しである。論理装置の
ようなデバイスの動作にとって、この曲線の３つのパラ
メータが重要である。

これ等の３つのパラメータとは、最大（飽和）磁束Ｂ（
ｍ）、残留磁束Ｂ（「）及び“保磁力”ｈｃであり、該
保磁力は、磁心を切り換えるのに要求される駆動磁化力
である。磁化力が取り払われた後に残留する残留磁束は
、材料のヒステリシスと共に２つの安定状態を画成する
。即ち、第１図に示しである時計方向５の磁束状態と反
時計方向７の磁束状態である。

能動もしくは動作状態においては、反時計方向７に磁心
を飽和するのに充分な大きさを有し、第１図に示な極性
を有するＤＣ電流が、制御巻線に印加されて、磁心を、
磁束が−８（＋）である第１１に示した点Ｃに設定する
。制御巻線１３におけるＤＣ電流の磁化力及び保磁力ｈ
ｅの双方を克服するのに充分な大きさを有し且つ第１図
に示した極性を有する電流パルスが入力巻線９に印加さ
れると、磁心３は点りにおける時計方向５の磁束状態に
切り換わり、最終的には、磁束は、＋Ｂ（ｍ）である動
作点Ａで飽和する。

磁心３におけるこの磁束の変化で、中心タップを有する
出力巻線１１には電圧パルスが誘起される。

入力巻線９から電流パルスを取り払うと、制御巻線１３
を流れるＤＣ電流で磁心は、点Ｂを経て点Ｃに戻され、
再び、出力巻線１１にパルスを発生するが、しかし、こ
の場合には、発生されるパルスは反対の極性を有する。

このようにして入力巻線９に周期的なパルス信号が印加
されると、磁束が＋Ｂ（ｍ）と−Ｂ（ｍ）との間で切り
換わり、出力巻線１１には連続した出力パルスの流れも
しくはパルス列が現れる。

制御巻線１３からＤＣ電流信号を取り払うと、入力巻線
９の連続したパルスで、磁束は、点ＡとＤとの間におい
てのみ変動せしめられる。これにより、出力巻線１１に
は、スイッチングによるスパイクが誘起される。

上述の仕方で出力巻線１１に発生されるパルスは、入力
パルスと同じ形状ではないことは理解されるであろう、
そこで弁別・整形回路１５によりパルスに対し元の形状
を回復すると共に、磁心が２つの反対の方向における飽
和状態間で切り換わる際に発生される大きいパルスと、
制御電流が取り払われる際に磁束が飽和と残留磁束との
間で変わることにより発生されるスパイクとの間の弁別
もしくは識別が行われる。

弁別・整形回路１５のフリップ・フロップ１７に印加さ
れるパルスは、セット入力端Ｓに大きいパルスが印加さ
れる際に該フリップ・フロップ１７の出力を高レベルに
し、そして上記のようなパルスがフリップ・フロップの
リセット入力端Ｒに印加される時には該フリップ・フロ
ップ１７の出力を低レベルにする。出力巻線に発生され
る交番極性を有するパルスで、フリップ・フロップの出
力は、入力巻線９に印加される入力パルスのパターンを
追従せしめられる。ダイオード２７及び２９は、ゲート
に印加されるパルスを、順方向に導通することによりア
ース電位に対して標準化する。

低域フィルタ２３及び２５は、制御電流が存在しない場
合に出力巻線に発生されるスパイクがフリップ・フロッ
プ１７のゲートを動作しないことを保証する。これらフ
ィルタの時定数は、磁心が磁束反転を行う際に出力巻線
１１に現れる大きいパルスの振幅を毀損するほどに減少
はしないが、スパイクの振幅を減少するように選択され
ている。

中心タップが接地された中心タップ付き出力巻線を備え
ず、各端部が低域フィルタを介してフリップ・フロップ
の各入力端に接続されている単一の出力巻線を備えてい
る米国特許筒４，６６１，３１０号明細書に記載されて
いるダイナミック論理装置においては、妨害性のスイッ
チングスパイクは減衰されるが、回路の総合応答時間は
、満足すべきものではない０問題となる動作モードは、
制御巻線電流がなくなった直後の動作モードである。こ
の動作モードにおいては、磁心３は、入力巻線電流によ
り飽和される。その場合、出力巻線は、２つの抵抗器を
介してフィルタの２つのコンデンサを接続する低インピ
ーダンス路を与える。従って、コンデンサは、制御巻線
電流をなくする前に存在している電荷を共有することに
なる。２つのコンデンサには、アースに対して高インピ
ーダンス路（ＣＭＯＳ入力及び逆方向にバイアスされた
ダイオード）が与えられるので、該コンデンサにかかる
電圧は、存在し得る漏洩路を経て徐々に放電する。

これにより、出力巻線に発生する電圧スパイクは、減衰
指数曲線に沿って減衰し、電圧が、ＣＭＯＳのゲートの
閾値以下に落ちるまで、ＣＭＯＳフリップ・フロップを
誤ってトリガする。直列に接続されたダイナミック論理
装置の数が増えるのに伴い、総合応答時間は相当大きく
なり且つ予測不可能になる。

第１図に示したダイナミック論理装置１においては、上
記の問題は、回路に対して共通に接続された中心タップ
４５を有する中心タップ付き出力巻線１１を使用するこ
とにより解決されている。第１図に示したこの構成によ
れば、制御電流が制御巻線１３から取り払われる際に、
磁心３が飽和して、出力巻線は接地もしくはアースに対
し低インピーダンス路を与える。これにより、コンデン
サ３３及び３９は、迅速に放電し、残留ＤＣバイアスを
なくす。

この結果、総合応答時間が減少する。

第１図のダイナミック論理装置に適用された場合の本発
明の利点としては、上述のように、総合応答時間の減少
が挙げられる。第１図に示したダイナミック論理装置の
応答時間は、主にフィルタ回路のＲＣ時定数により決定
され、従って応答時間の予測可能性は高くなる。米国特
許第４，６６１，３１０号明細書のダイナミック論理装
置においては、応答時間は、アースもしくは接地に対す
る漏洩路に依存する。このような回路を縦続接続した場
合には、応答時間は一層予測不可能になる。更に、本発
明のこの実施例においては、中心タップにより電圧が部
分されるので、出力巻線に２倍の巻線数が必要とされる
が、この点を除けば付加的な回路素子は必要とされない
、勿論、中心タップ巻線の代わりに、接続箇所を設置し
た２つの直列接続の出力巻線を使用することも可能であ
ろう。

第３図には本発明の第２の実施例が示しである。

この実施例においては、発生する電圧スパイクを相殺す
る差電圧を発生するために補償磁心及び出力巻線が利用
される。このダイナミック論理装置４９は、同じ矩形ヒ
ステリシスループの材料から形成されて同じ寸法を有し
、従って、同じ磁性を示す２つの磁心（磁心手段）５３
及び５５を有する変成器パッケージ５１を備えている。

磁心５３は、２つの独立した巻線、即ち出力巻線（出力
巻線手段）５７と制御巻線５９とを有する。磁心５５は
唯一の独立した巻線、即ち出力巻線（別の巻線手段）６
１を有する。出力巻線５７及び６１は、反対の極性の信
号を発生するようにそれぞれの磁心に反対方向に巻装さ
れており、リード線６２により直列接続されて端子６３
及び６５に単一の出力を発生する。２つの磁心５３及び
５５は１つの共通の入力巻線６７を共有しており、従っ
て、この巻線により同じ磁化力を受ける。出力端子６３
及び６５は、限流入力抵抗器６９及び７１を介して、そ
れぞれ、第１図の実施例におけるものに想似のＲ−Ｓ　
ＣＭＯＳフリップ・フロップ（弁別・整形手段）７３の
セット入力端Ｓ及びリセット入力端Ｒに接続されている
。第１の実施例の場合と同様に、ダイオード７５及び７
７は、フリップ・フロップに印加する信号をアース電位
に対して標準化する。この実施例においてもフリップ・
フロツプフ３の出力は、別のダイナミック論理装置のた
めの駆動回路としての働きをする増幅器７９に印加され
る。

第３図に示した実施例の通常動作モードにおいては、入
力巻線６７は矩形波で駆動され、そして制御巻線５９に
はＤＣ電流が供給される。磁心５５は、制御巻線を備え
ていないので、その磁束は、１第２図に示す磁路Ａ−Ｂ
−Ａ等を通る０曲線Ａ−Ｂ及びＣ−Ｄの部分は、望まし
くないτ圧スパイクが発生する飽和領域である。これ等
の領域においては、２つの磁心は、入力巻線電流におけ
る急激な変化の影響を受け、そして２つの出力巻線５７
及び６１には電圧スパイクが誘起される。これ等の出力
巻線５フ及び６１は互いに反対の極性で接続されている
ので、合成電圧は零である。これにより、実効的に、出
力端子６３及び６５における出力スパイクは除去される
。

第２図の非飽和領域でのＢからＣ或はＤからＡへの遷移
時には、磁心５３の磁束変化で、時間Ｔ中電圧Ｖが維持
される。ＶとＴの積は、磁心の物理的性質に依存する定
数である。しかし、磁心５５は、制御巻線５９を備えて
いないので同じ軌跡を辿らない、即ち、磁心５５は点Ｂ
又はＡに留どまり、その出力電圧は零である。従って、
合成出力電圧は、磁心５３にのみ起因する電圧である２
つの出力の総和である。

阻止動作モードにおいては、制御巻線電流は磁、ｌ、、
　５３からなくされ、該磁心は、磁心５５と同じ磁路Ａ
−Ｂ−Ａ等に追従する。従って、磁心５３及び５５は、
同じ電圧スパイクを発生するが、反対の極性で接続され
るために、該電圧スパイクは互いに相殺し、端子６３及
び６５における電圧は零となる。このように、端子６３
及び６５には、ＣＭＯＳフリップ・フロップ７３を誤っ
てトリガし得る電圧スパイクは現れないので、このよう
なスパイクの振幅を減少する低域フィルタは要求されな
い。

第３図の実施例においては、２つの磁心５３及び５５は
共通の入力巻線を共有している。しかし、別法として、
１つが制御巻線を有し他方が制御巻線を有しない２つの
別個の変成器をその入力巻線を直列接続して使用するこ
ともできよう。しかしながら、この構成では、単一の故
障で回路の動作が不能になる可能性が存在する。即ち、
補償磁心の入力巻線に短絡が生ずると、この短絡は出力
巻線にも反映して現れ、従って、スパイクは最早や相殺
されなくなる。共有の巻線の場合には、入力巻線におけ
る短絡で２つの磁心の動作が不能になる。

このことは、論理装置が、非常に高い安全レベルを要求
する用途に使用されるべく企図される場合には重要な問
題となる０例えば、米国原子力規制委員会の規制では、
原子炉における制御又は保護システムに使用される回路
に単一の故障が生じても、それにより安全でない状態が
惹起されてはならないことが要請されている。

第３図の実施例においては、入力電流の変動は自動的に
補償される。２つの磁心５３及び５５は、同じ入力巻線
を共有し、しかも同じ材料で同じ物理的寸法を有してい
るので、入力電流の変化によって生ずるスパイクの振幅
の変化は、補償磁心の出力巻線における同等で反対の変
化によって相殺されることになる。

第３図に示した実施例においては、複数のフィルタコン
デンサを省略することができる。この省略により、双方
のフィルタコンデンサの故障が原因で、回路がろ波され
ない電圧スパイクに対して動作し続けるような共通モー
ドの故障の可能性を除去する。また、この回路は、所要
の部品数が減少しているために全体的信頼性が改善され
る。更に、部品数の減少により、特に、使用されていた
フィルタコンデンサが高価で高信頼性の密封デバイスで
あるために、費用が軽減される。また、フィルタコンデ
ンサの省略で、段毎にデユーティ・サイクル（衝撃係数
）を維持するのが一層容易になる０部品数が少ないこと
で製造費用が軽減されるばかりではなく、在庫部品数も
減少することができ、格納スペースも小さくなる。

以上、本発明の特定の実施例について詳細に説明したが
、当業者には、ここに開示した教示全体に徴して、細部
に関する種々な変更及び代替を想到し得ることは明らか
である。従って、ここに開示した特定の構成は、単なる
例示に過ぎず、本発明の範囲を制限する意図に解釈され
てはならないことを付記する。

【図面の簡単な説明】

第１図は、本発明の第１の実施例によるダイナミック論
理装置の概略回路図、第２図は、本発明のダイナミック
論理装置の磁心の磁気特性を図解するヒステリシスダイ
ヤグラム、第３図は、本発明の別の実施例によるダイナ
ミック論理装置の概略回路図である。 １．４９・・・ダイナミック論理装置 ３．５３．５５・・・磁心手段（磁心）５．７・・・方
向 ９．６７・・・入力巻線 １１．５７、・・・出力巻線手段（出力巻線）１３．５
９・・・制御巻線 １５・・・弁別・整形手段（弁別・整形回路）６１・・
・別の巻線手段（出力巻線） ７３・・・弁別・整形手段（Ｒ−Ｓ　ＣＭＯＳフリップ
・７０ツブ）

Claims (1)

1. 【特許請求の範囲】 矩形ヒステリシスループの磁気材料から形成された磁心
   手段と、 該磁心手段に巻装された入力巻線と、 前記磁心手段に巻装された出力巻線手段と、前記磁心手
   段に巻装された単一の制御巻線であつて、前記出力巻線
   手段が巻装されている前記磁心手段の少なくとも一部に
   一方向に飽和を生ぜしめるのに充分な大きさの直流電流
   が前記制御巻線に使用中に印加されている場合に、前記
   磁心手段を反対方向に飽和するのに充分な大きさを有す
   るパルスの前記入力巻線に対する印加で、前記出力巻線
   手段に出力パルスが発生し、他方、前記制御巻線を流れ
   る電流が存在しない場合には、前記磁心手段は前記反対
   方向に飽和した状態に留どまり前記入力巻線に印加され
   るパルスが前記出力巻線手段に現れるのを阻止するよう
   に構成されている、前記単一の制御巻線と、 を備え、前記制御巻線及び前記磁心手段が上記のように
   構成されているため、前記制御巻線の電流が遮断される
   たびに前記出力巻線手段にスイッチングによる望ましく
   ないスパイクが現れる、ダイナミック論理装置において
   、 前記出力巻線手段に接続されてスイッチングによる前記
   望ましくないスパイクを無効にする別の巻線手段と、 前記出力巻線手段に接続されて、前記入力巻線に印加さ
   れるパルスに類似の出力パルスを発生する弁別・整形手
   段と を含むことを特徴とするダイナミック論理装置。