JPH012817A - 電流発生装置 - Google Patents

電流発生装置

Info

Publication number
JPH012817A
JPH012817A JP62-156476A JP15647687A JPH012817A JP H012817 A JPH012817 A JP H012817A JP 15647687 A JP15647687 A JP 15647687A JP H012817 A JPH012817 A JP H012817A
Authority
JP
Japan
Prior art keywords
current
output
generating device
time
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62-156476A
Other languages
English (en)
Other versions
JPS642817A (en
Inventor
秀俊 河津
Original Assignee
三菱電機株式会社
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP62-156476A priority Critical patent/JPH012817A/ja
Publication of JPS642817A publication Critical patent/JPS642817A/ja
Publication of JPH012817A publication Critical patent/JPH012817A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電流発生装置に関し、さらに詳しくは放電加工
装置の電極消耗比を一定とするような電流を発生する電
流発生装置に関する。
[従来の技術] 第5図は従来の電流発生装置を用いた放電加工装置のブ
ロック図である。第5図において、(1)は所定周波数
のパルス信号を出力するクロック回路、(2a)、(2
b)、(2c)、(2d)、(2e)はアンド回路、(
3)はクロック回路(1)が出力するパルス信号のパル
ス数を計数し、計数値をカウンタ出力端子(4a)、(
4b)、(4c)及び(4d)から2進数化出力するカ
ウンタ、(5)はピーク電流値入力端子(6a)、(6
b)、(6c)及び(6d)から2進数入力される設定
ピーク電流値とカウンタ出力端子(4a)〜(4d)か
ら入力される計数値とを比較し、ピーク電流値と計数値
とが一致したときにアンド回路(2a)に一致信号を出
力するマグニチュードコンパレータ、(7)は放電電流
のオン・オフタイムを制御するパルサ、(8,a)、(
8b)、(8C)、(8d)、(8e)はスイッチング
用のトランジスタ素子、(9)は加工用電源、(10a
)、(10b) 、(10c) 、(10d) 、(1
0e)は抵抗素子、(12)は電極と被加工物とからな
る極間、(11)は極間(12)の放電を検出し、放電
検出信号を出力する放電検出回路である。
次に、第5図に示した放電加工装置の動作について説明
する。まず、パルサ(7)はカウンタ(3)にリセット
信号を出力してカウンタ(3)をリセットするとともに
、トランジスタ素子(8a)及びアンド回路(2b)〜
(2e)にオン信号を出力する。オン信号の出力により
、トランジスタ素子(8a)はオンになり、加工用電源
(9)はトランジスタ素子(8a)及び抵抗素子(10
a)を介して極間(12)に電圧を印加する。なお、カ
ウンタ(3)はリセット信号が入力されており、各カウ
ンタ出力端子(4a)〜(4d)から「0」を出力して
いるので、オン信号がアンド回路(2b)〜(2e)に
出力されても、トランジスタ素子(8b)〜(8e)は
オフになっている。
極間(12)に電圧が印加されることにより極間(12
)に放電が発生すると、放電検出装置(11)はこれを
検出してパルサ(7)に放電検出信号を出力する。放電
検出信号の出力により、パルサ(7)はりセント信号の
出力を解除する。リセット信号の出力が解除されると、
カウンタ(3)はクロック回路(1)からアンド回路(
2a)を介して入力されるパルス信号のパルス数を計数
し、その計数値をカウンタ出力端子(4a)〜(4d)
に出力する。
カウンタ(3)のカウント出力により、トランジスタ素
子(8b)〜(8e)が順次オンになり、極間(12)
に放電電流が流れる。極間(12)に流れる放電電流は
抵抗素子(LOa)〜(10e)の抵抗値に応じて第6
図に示すように階段状に順次増加する。
一方、マグニチュードコンパレータ(5)はピーク電流
値入力端子(6a)〜(6d)に入力されている設定ピ
ーク電流i の大きさに対応する値とカランり(3)の
カウント出力とを比較しており、両者が同じ値になると
アンド回路(2a)に一致信号を出力する。一致信号の
出力により、カウンタ(3)にはパルス信号が入力され
なくなり、極間(12)には第6図に示すようにパルス
信号が入力されなくなったときにオンになっているトラ
ンジスタ素子を介して一定の放電電流i が流れること
になる。
放電電流が流れ始めてからパルス幅T に対応する時間
が経過すると、パルサ(7)はカウンタ(3)にリセッ
ト信号を出力してカウンタ(3)をリセットするととも
に、トランジスタ素子(8a)及びアンド回路(2b)
〜(2e)にオフ信号を出力してトランジスタ素子(8
a)をオフ午する。リセット信号の出力により、カウン
ト出力が零になりトランジスタ素子(8b)〜(8e)
はオフになり、極間(12)に放電電流が流れなくなる
一定体止時間T 経過後、パルサ(7)は上述したよう
に再びカウンタ(3)にリセット信号を出力してカウン
タ(3)をリセットするとともに、トランジスタ素子(
8a)及びアンド回路(2b)〜(2e)にオン信号を
出力する。上述した動作の繰り返しにより放電加工が行
なわれる。
この放電加工装置はクロック回路(1)のパルス信号の
周波数を変えることにより、放電電流の立上りの傾きを
変えることができる。即ち、パルス信号の周波数を高く
すれば放電電流は急激に立上り、低くすれば緩やかに立
上ることになる。又、ピーク電流値入力端子(6a)〜
(6d)に入力する設定ピーク電流i の値を変えるこ
とにより、ピーク電流i の大きさを変えることができ
る。さらに、バルサ(7)によってパルス幅T 及び休
止時間T を変えることができる。
[発明が解決し、ようとする問題点コ ところで、上記構成の従来の電流発生装置は、放電電流
の立上りの傾斜率を時間とともに変化させることかでき
なかった。このため、第3図に示すように任意のパルス
幅において電極消耗比を一定とするような波形である放
電電流(22a)又は(22b)を発生させることがで
きないという問題があった。
又、同じ電極消耗比を実現するのに、一般に知られてい
る方形波では加工速度が遅く、台形波ではピーク電流値
、放電電流の傾斜率及びパルス幅T の設定が複雑で難
しいという問題があった。
本発明は上記問題点を解決するためになされたのもので
、電流の立上りの傾斜率を時間とともに変化させること
により、例えば、第3図に示すように任意のパルス幅に
おける電極消耗比を一定とするような波形の放電電流(
22a)又は(22b)を発生できる電流発生装置を提
供することを目的とする。
[問題点を解決するための手段] そこで、本発明では大きさの異なる複数の種類の電流を
出力し得る電流出力手段と、複数の種類の電流のそれぞ
れについて、各電流を出力する電流出力時間をそれぞれ
設定する時間設定手段と、電流出力時間に基づいて、電
流出力手段から大きさが連続的に変化する所定の波形の
電流を出力させる波形制御手段とから電流発生装置を構
成する。
[作 用] 上記構成の電流発生装置は、時間設定手段が電流出力手
段の出力し得る複数の種類の電流のそれぞれについて、
各電流を出力する電流出力時間をそれぞれ設定し、波形
制御手段が電流出力時間に基づいて、電流出力手段から
大きさが連神的に変化する所定の波形の電流を出力させ
る。
[実施例コ 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
第1図は本発明に係る電流発生装置を適用した放電加工
装置のブロック図である。なお、第1図において第5図
と同様の機能を果たす部分についでは同一の符号を付し
1、その説明は省略する。又、第1図において、(15
)はクロック回路(1)が出力する所定周波数のパルス
信号のパルス数を計数し7、カウンタ出力端子(15a
) 、(15b) 、(15c)及び(15d)からそ
の計数値を2進数化出力するカウンタ、(1B)はカウ
ンタ(15)の計数値をデコード出力するデコーダ、(
21)は放電電流11.1□、・・・、i   S i
  (i1≠12≠13≠・・・≠1n−1≠n−1 
     n 1 )について、各放電電流11〜inを出力する電流
出力時間T  ST  、・・・、T  、T を1 
 2     n−1n 記憶している中央処理装置(以下、CPUという) 、
 (19a) 、(19b) 、(19c)及び(19
d)はCPU (21)が記憶している電流出力時間T
1〜T、をラッチするラッチ回路、(20)はラッチ回
路(19a)〜(19d)のうちどのラッチ回路が電流
出力時間T1〜Tnをラッチすべきかを指示するラッチ
書込回路、(18)はどのラッチ回路(19a) 〜(
19d)から電流出力時間T1〜Tnをデータセレクタ
(17)に出力すべきかを指示するラッチ読出回路、(
17)はデータセレクタ、(13a) 、(13b)は
オア回路である。
次に、本発明に係る電流発生装置を適用した放電加工装
置の動作について第2図のフローチャートを参照して説
明する。
(1)ステップS1 作業者が電極消耗比を設定すると、CP U (21)
は第3図(a)に示すように設定された電極消耗比を実
現する波形の放電電流(22a)に対応する電流出力時
間T  、T  ST  、T  ST  、T6、T
  、T  、T  及びTloを算出・記憶し、ラッ
チ書込回路(20)を制御して、電流出力時間T1〜T
1oをラッチ回路(19a)〜(19d)に保持させる
即ち、CP U (21)は放電電流が11か、ら12
に変わるまでの電流出力時間T1をラッチ回路(19a
)に、放電電流がi から13に変わるまでの電流出力
時間T2をラッチ回路(19b)に、放電電流がi か
らi に変わるまでの電流出力時間T3をラッチ回路(
19c)に、放電電流が1 から15に変わるまでの電
流出力時間T4をラ ッチ回路(19d)にそれぞれ保
持させておく。なお、本実施例では4個のラッチ理路(
19a)〜(19d)を設けているので、後述するよう
にラッチ読出回路(18)によって電流出力時間の読み
出しが行なわれたラッチ回路に電流出力時間T5〜”1
0をラッチするようにしてもよい。又、ラッチ回路電流
出力時間T  −T t oの種類に対応して10個の
ラッチ回路を設けてもよい。
(2)ステップS2 バルサ(7)はカウンタ(3)にリセット信号を出力し
てカウンタ(3)をリセットするとともに、トランジス
タ素子(8a)及びアンド素子(2b)〜(2e)にオ
ン信号を出力する。オン信号の出力により、トランジス
タ素子(8a)はオンになり、加工用電源(9)は極間
(12)に電圧を印加する。
(3)ステップ83〜S6 極間(12)に電圧が印加されることにより極間(12
)に放電が発生すると、放電検出装置(11)はこれを
検出してバルサ(7)、オア回路(13a)を介してカ
ウンタ(15)及びオア回路(13b)を介してラッチ
読出回路(18)に放電検出信号を出力する(ステップ
S3)。バルサ(7)は放電検出信号によりリセット信
号の出力を解除し、カウンタ(3)によるカウントを可
能とする(ステップ84)。又、カウンタ(15)は放
電検出信号によりリセットされ、クロック回路(1)か
ら入力されるパルス信号のパルス数を計数し、その計数
値をカウンタ出力端子(lsa) 〜(15d)に出力
する(ステップS5) 、カウンタ(15)の計数値は
カウンタ出力端子(4a)〜(4d)からデコーダ(1
6)を介してデコードされてデータセレクタ(17)に
出力される。さらに、ラッチ読出回路(18)は放電検
出信号によりラッチ回路(19a)にラッチされている
電流出力時間T1を読み出してデータセレクタ(17)
に出力する(ステップS8)。
なお、ステップ84〜S6はフローチャートに示す順序
で実行されるのではなく、放電検出信号が出力されると
同時に実行されるものである。
(4)ステップ37〜S8 デコーダ(17)はカウンタ(15)の計数値が電流出
力時間に一致すると(ステップS7)、一致信号をオア
回路(13a)を介してカウンタ(15)、オア回路(
13b)を介してラッチ読出回路(18)及びアンド回
路(2a)を介してカウンタ(3)に出力する(ステッ
プS8)。
(5)ステップ89〜Sll カウンタ(15)は一致信号によりリセットされ、再び
クロック回路(1)から入力されるパルス信号のパルス
数を零から計数し始め、その計数値をカウンタ出力端子
(15a)〜(15d)に出力する(ステップS9)。
又、ラッチ読出回路(18)は一致信号によりラッチ回
路(19a)〜(19d)にラッチされている電流出力
時間を読み出してデータセレクタ(17)に出力する(
ステップ510)。即ち、データセレクタ(17)には
一致信号が出力される度毎にラッチ回路(19a)〜(
19d)にラッチされている電流出力時間T 1T3、
・・・、Tloが順次出力されることになる。さらに、
カウンタ(3)はデータセレクタ’(17)からアンド
回路(2a)を介して入力される一致信号によりカウン
トアツプし、そのカウント値をカウンタ出力端子(4a
)〜(4d)に出力する。カウンタ(3)のカウント出
力により、トランジスタ素子(8b)はオンになり、第
3図(a)に示すように極間(12)に放電電流が流れ
る(ステップ511)。即ち、電流出力時間T ST3
、・・・、Tloに対応して放電電流がi 、° 、・
・・、11oというように順次変化することになる。
なお、ステップ89〜Sitはフローチャートに示す順
序で実行されるのではなく、一致信号が出力されると同
時に実行されるものである。
(6)ステップ812〜S13 マグニチュードコンパレータ(5)はピーク電流値入力
端子(6a)〜(6d)に入力される設定ピーク電流値
とカウンタ(3)のカウント出力とを比較する(ステッ
プ512)。設定ピーク電流値゛とカウント出力とが一
致しなければ、ステップS7に進む。又、一致したとき
は、マグニチュードコンパレータ(5)はアンド回路(
2a)に一致信号を出力する(ステップ813 )。一
致信号の出力により、カウンタ(3)はデータセレクタ
(17)から出力される一致信号のカウントアツプを中
止する。カウントアツプの中止により、極間(12)に
は設定ピーク電流が流れる。
(7)ステップ814〜915 放電電流が流れ始めてからパルス幅T に対応する時間
が経過すると(ステップS14 ) 、パルサ(7)は
カウンタ(3)にリセット信号を出力してカウンタ(3
)をリセットするとともに、トランジスタ素子(8a)
にオフ信号を出力して、トランジスタ素子(8a)をオ
フにする。リセット信号の出力により、カウンタ(3)
のカウント出力が零になりトランジスタ素子(8b)〜
(8e)はオフになり、極間(12)に放電電流が流れ
なくなる(ステップS15 )。
(8)ステップ81B・〜817 リセット信号を出力してから休止時間T が経過すると
(ステップ516)、ステップSlに進、み、ステップ
81〜91Bを繰り返し実行する。
なお、本実施例では第3図(a)に示す波形の放電電流
(22a)を出力する場合について説明したが、第3図
(b)に示す波形の放電電流(22b)を出力する場合
も同様に行ない得る。
以上のように、本発明に係る電流発生装置はクロック回
路(1)、カウンタ(15)、デコーダ(16)、デー
タセレクタ(17)、ラッチ読出回路(18)、ラッチ
回路(19a) 〜(19d) 、ラッチ書込回路(2
0)及びCP U (21)により、不等間隔クロック
パルスをアンド素子(2a)を介してカウンタ(3)に
出力することにより、第3図(a)又は(b)に示すよ
うな波形の放電電流(22a)又は(22b)を実現で
きる。
次に、第4図は本発明に係る電流発生装置の他の実施例
を示すブロック図である。なお、第4図において第1図
と同様の機能を果たす部分については同一の符号を付し
、その説明は省略する。
上記実施例ではCP U (21)が電流出力時間T1
〜T のみを記憶していたが、本実施例′で゛は各型流
出力時間T 及び各流出力時間Txに対応する各流値i
 を記憶するようにしている。この電流発生装置は電流
出力時間T 毎にラッチ回路(19)を介して直接トラ
ンジスタ素子(8b)〜(8e)をオン・オフして電流
出力時間T に対応する放電電流を得、第3図に示す波
形の放電電流(22a)又は(22b)を得、上記実施
例と同様の効果を奏するようにしている。
[発明の効果コ 以上説明したように本発明によれば、時間設定手段が電
流出力手段の出力し得る複数の種類の電流のそれぞれに
ついて、各電流を出力する電流出力時間をそれぞれ設定
し、波形制御手段が電流出力時間に基づいて、電流出力
手段から大きさが連続的に変化する所定の波形の電流を
出力させるようにしたので、複雑な波形の電流を容易に
発生できる電流発生装置が得られる。
又、本発明に係る電流発生装置を放電加工装置に適用す
ることにより、電極消耗比を一定とするような波形の放
電電流が得られ、電極消耗比に対する加工速度が大きく
することができる。
【図面の簡単な説明】
第1図は本発明に係る電流発生装置を適用した放電加工
装置のブロック図、第2図は第1図に示した放電加工装
置の動作を示すフローチャート、第3図は第1図に示し
た放電加工装置の電流波形図、第4図は本発明に係る電
流発生装置の他の実施例を示すブロック図、第5図は従
来の電流発生装置のブロック図、第6図は第5図に示し
た放電加工装置の電流波形図である。 各図中、1はクロック回路、2as 2bs 2cs 
2d。 2eはアンド回路、3.15はカウンタ、4a、 4b
、 4c。 4dはカウンタ出力端子、5はマグニチュードコンパレ
ータ、8a、 6b、 Be、 8dはセツティング入
力端子、7はバルサ、8a、 8b、 8c、 8d、
 8eはトランジスタ素子、9は加工用電源、loa 
、 10b 、 loc 。 10d 、 loeは抵抗素子、11は放電検出回路、
12は極間、13a 、 13bはオア回路、16はデ
コーダ、17はデータセレクタ、18はラッチ読出回路
、19a119b 、 19c 、 19dはラッチ回
路、2Qはラッチ書込回路、21はCPU (中央処理
装置)である。 なお、各図中同一符号は同−又は相当部分を示すもので
ある。

Claims (7)

    【特許請求の範囲】
  1. (1)大きさの異なる複数の種類の電流を出力し得る電
    流出力手段と、前記複数の種類の電流のそれぞれについ
    て、該電流を出力する電流出力時間をそれぞれ設定する
    時間設定手段と、前記電流出力時間に基づいて、前記電
    流出力手段から大きさが連続的に変化する所定の波形の
    電流を出力させる波形制御手段とを備えたことを特徴と
    する電流発生装置。
  2. (2)電流出力手段は、スイッチ手段と抵抗素子とから
    なる直列回路を、該抵抗素子の抵抗値を変えて並列に接
    続した構成であり、該スイッチ手段が順次切り換えられ
    ることにより、前記異なる大きさの複数の種類の電流を
    出力する特許請求の範囲第1項記載の電流発生装置。
  3. (3)電流出力手段は、電極と被加工物を微小間隙を隔
    てて対向配置して形成される極間にパルス電圧を印加し
    て、該極間に放電を発生させて該被加工物を加工する放
    電加工装置における放電電流を出力する特許請求の範囲
    第1項記載の電流発生装置。
  4. (4)波形制御手段は、前記電流出力手段から任意のパ
    ルス幅で電極消耗比を一定とする所定の波形の電流を出
    力させる特許請求の範囲第3項記載の電流発生装置。
  5. (5)波形制御手段は、前記電流出力手段から時間の経
    過とともに立上りの傾斜率がデジタル的に変化する所定
    の波形の電流を出力させる特許請求の範囲第1項記載の
    電流発生装置。
  6. (6)波形制御手段は、前記電流出力手段から所定の二
    次関数曲線となるように波形が変化する電流を出力させ
    る特許請求の範囲第1項記載の電流発生装置。
  7. (7)時間設定手段は、前記電流出力時間とともに、該
    電流出力時間に対応する電流の大きさを記憶する手段を
    有する特許請求の範囲第1項記載の電流発生装置。
JP62-156476A 1987-06-25 電流発生装置 Pending JPH012817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62-156476A JPH012817A (ja) 1987-06-25 電流発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62-156476A JPH012817A (ja) 1987-06-25 電流発生装置

Publications (2)

Publication Number Publication Date
JPS642817A JPS642817A (en) 1989-01-06
JPH012817A true JPH012817A (ja) 1989-01-06

Family

ID=

Similar Documents

Publication Publication Date Title
US3629710A (en) Digitally controlled pulse generator
JPH0378998A (ja) 加速器の制御装置
US2911629A (en) Magnetic storage systems
EP0004199B1 (en) Method and apparatus for supplying electric current to a number of electrical loads
US3662245A (en) Control circuit for energizing the windings of multi-phase step motors including a two level supply voltage
WO1982002464A1 (en) Programmable clock rate generator
JPH0736708B2 (ja) インバ−タ制御回路
JPH012817A (ja) 電流発生装置
JP2004229279A (ja) パルス幅変調回路及びその制御方法
US3714461A (en) Generation of multilevel digital waveforms
CA2417021A1 (en) Method and apparatus for a digital clock multiplication circuit
US4039814A (en) Real time programmable digital register analyser
US4423338A (en) Single shot multivibrator having reduced recovery time
US3182204A (en) Tunnel diode logic circuit
GB856853A (en) Improvements in or relating to electrical pulse counting apparatus
JPS6125722A (ja) 放電加工装置
US3905020A (en) Programmable solid state switch
US2983828A (en) Switching circuits
US3137809A (en) freiberg
US2882426A (en) Magnetic subharmonic pulser
US6429396B1 (en) Electric discharge processing power supply having a protection network for the switching element
US3139534A (en) Pulse characterizing apparatus using saturable core means to effect pulse delay and shaping
RU2050688C1 (ru) Цифровой генератор синусоидальных сигналов
KR0168082B1 (ko) 디지탈 펄스폭변조신호 발생장치
JPS6125723A (ja) 放電加工の加工用電源制御装置