JPH01280319A - ストップエッチング方法 - Google Patents
ストップエッチング方法Info
- Publication number
- JPH01280319A JPH01280319A JP11010188A JP11010188A JPH01280319A JP H01280319 A JPH01280319 A JP H01280319A JP 11010188 A JP11010188 A JP 11010188A JP 11010188 A JP11010188 A JP 11010188A JP H01280319 A JPH01280319 A JP H01280319A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- junction
- section
- recessed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板中に形成されたＰＮ接合に電圧を
印加し、電気化学的にエツチングしてＰＮ接合部でエツ
チングを止める、例えば半導体圧力センサのダイヤフラ
ム形成に利用されるストップエツチング方法に関する。
印加し、電気化学的にエツチングしてＰＮ接合部でエツ
チングを止める、例えば半導体圧力センサのダイヤフラ
ム形成に利用されるストップエツチング方法に関する。
半導体圧力センサは、薄い半導体ダイヤフラムにひずみ
ゲージを形成し、圧力によってダイヤフラムの変形した
場合のひずみゲージ抵抗変化を利用して圧力を検出する
。このためには半導体基板を局部的に所定の深さまでエ
ツチングして均一な厚さのダイヤフラム部を形成する必
要がある。このために半導体基板にエピタキシャル法あ
るいは不純物拡散により板面に平行なＰＮ接合を形成し
、Ｎ層側を正としエツチング液中の電極を負として電気
化学的にエツチングすることにより、エツチングをＰＮ
接合部で停止させるストップエツチング方法が採用され
る。この方法は、半導体基板の上記の圧力のセンサのダ
イヤフラム形成のような局部的な加工に限らず全面的な
加工にも用いられる。
ゲージを形成し、圧力によってダイヤフラムの変形した
場合のひずみゲージ抵抗変化を利用して圧力を検出する
。このためには半導体基板を局部的に所定の深さまでエ
ツチングして均一な厚さのダイヤフラム部を形成する必
要がある。このために半導体基板にエピタキシャル法あ
るいは不純物拡散により板面に平行なＰＮ接合を形成し
、Ｎ層側を正としエツチング液中の電極を負として電気
化学的にエツチングすることにより、エツチングをＰＮ
接合部で停止させるストップエツチング方法が採用され
る。この方法は、半導体基板の上記の圧力のセンサのダ
イヤフラム形成のような局部的な加工に限らず全面的な
加工にも用いられる。
〔発明が解決しようとする［８）
ストップエツチング方法によりＰＮ接合まで正確にエツ
チングするには、そのＰＮ接合への逆印加電圧に対する
逆もれ電流が小さな値を持たなければならない、しかし
、例えば圧力センサ製造の際には、ダイヤフラム部の周
囲にひずみゲージの出力信号処理回路を集積してからス
トップエツチングを行うため、第２図（ａ）に示すよう
に、ｎ゛シリコン基板１の一面に積層されてＰＮ接合１
２を介するｐ形エピタキシャル層２への回路素子形成工
程でシリコン細片などの導電性物質２１ 、２２が表面
あるいは側面に付着することが多い、このような付着物
を除去するため、第２図（′ｂ）に示すようにレジスト
膜３で被覆したのち付着物２１．２２の上の部分のレジ
スト１１３を現像液で除去してエツチングしようとする
。しかし、実際には第２図（ｃｌに示すようにレジスト
膜３の除去し切れない部分３４が生ずる。従ってエツチ
ングしても付着物２２が第２図ｆｄ）のように残る。こ
のように付着物２２がＰＮ接合１２の側面への露出部に
残っていると、このＰＮ接合１２への逆電圧印加時の逆
もれ電流は、第３図にｍ３１で示すような初期の値より
腺３２で示すように若干改善されるもののまだかなり大
きい、従って、そのまま第２図（８１に示すようにエツ
チングすべき部分を残したマスク材４で被覆し、予備エ
ツチングで粗仕上げ凹部５１を形成後、第３図のＶ１程
度の大きさの逆電圧を印加して電気化学エツチングを行
うと、第２図（ｆｌに示すように付着物２２などによる
もれ電流によりエツチングがＰＮ接合１２で停止しない
で破線５２まで達する凹部５が形成されてしまう。
チングするには、そのＰＮ接合への逆印加電圧に対する
逆もれ電流が小さな値を持たなければならない、しかし
、例えば圧力センサ製造の際には、ダイヤフラム部の周
囲にひずみゲージの出力信号処理回路を集積してからス
トップエツチングを行うため、第２図（ａ）に示すよう
に、ｎ゛シリコン基板１の一面に積層されてＰＮ接合１
２を介するｐ形エピタキシャル層２への回路素子形成工
程でシリコン細片などの導電性物質２１ 、２２が表面
あるいは側面に付着することが多い、このような付着物
を除去するため、第２図（′ｂ）に示すようにレジスト
膜３で被覆したのち付着物２１．２２の上の部分のレジ
スト１１３を現像液で除去してエツチングしようとする
。しかし、実際には第２図（ｃｌに示すようにレジスト
膜３の除去し切れない部分３４が生ずる。従ってエツチ
ングしても付着物２２が第２図ｆｄ）のように残る。こ
のように付着物２２がＰＮ接合１２の側面への露出部に
残っていると、このＰＮ接合１２への逆電圧印加時の逆
もれ電流は、第３図にｍ３１で示すような初期の値より
腺３２で示すように若干改善されるもののまだかなり大
きい、従って、そのまま第２図（８１に示すようにエツ
チングすべき部分を残したマスク材４で被覆し、予備エ
ツチングで粗仕上げ凹部５１を形成後、第３図のＶ１程
度の大きさの逆電圧を印加して電気化学エツチングを行
うと、第２図（ｆｌに示すように付着物２２などによる
もれ電流によりエツチングがＰＮ接合１２で停止しない
で破線５２まで達する凹部５が形成されてしまう。
本発明の課題は、上記の問題を解決し、ＰＮ接合部で確
実にエツチングが停止するストップエツチング方法を提
供することにある。
実にエツチングが停止するストップエツチング方法を提
供することにある。
上記の課題の解決のために、本発明は、ＰＮ接合を形成
した半導体基板をエツチング液中にてＮ層にエツチング
液に対して正の電圧を印加してＮ層の表面への露出部か
らＰＮ接合部まで電気化学的にエツチングするストップ
エツチング方法において、Ｐ層表面のＮ層の露出に対向
する領域を囲んでＰ層表面からＰＮ接合より深いＮｉ１
部分に達する環状溝を形成したのちエツチングを行うも
のとする。
した半導体基板をエツチング液中にてＮ層にエツチング
液に対して正の電圧を印加してＮ層の表面への露出部か
らＰＮ接合部まで電気化学的にエツチングするストップ
エツチング方法において、Ｐ層表面のＮ層の露出に対向
する領域を囲んでＰ層表面からＰＮ接合より深いＮｉ１
部分に達する環状溝を形成したのちエツチングを行うも
のとする。
ＰＪＩ側からＰＮ接合より深い溝を形成することにより
、基板の周縁のＰＮ接合の露出部を短絡する付着物ある
いは欠陥を流れる逆もれ電流は、ＰＮ接合の溝の内面で
の露出部で阻止されるため、逆もれ電流は減少し、第３
図の線３３に示すような逆方向特性が得られるので、Ｐ
Ｎ接合へ逆電圧Ｖ。
、基板の周縁のＰＮ接合の露出部を短絡する付着物ある
いは欠陥を流れる逆もれ電流は、ＰＮ接合の溝の内面で
の露出部で阻止されるため、逆もれ電流は減少し、第３
図の線３３に示すような逆方向特性が得られるので、Ｐ
Ｎ接合へ逆電圧Ｖ。
を加えることによる電気化学的エツチングをＰＮ接合部
で確実に停止させることができる。
で確実に停止させることができる。
第１図（ａ）〜ｆｆｌは本発明の一実施例を示し、第２
図と共通の部分には同一の符号が付されている。
図と共通の部分には同一の符号が付されている。
この場合、第２図と同様に周縁部に導電性物ｔ２１゜２
２が付着したｎ０シリコン基板１ （図ａ）の 、Ｎ２
側に、レジスト膜３を塗布機を用いて塗布する（図ｂ）
６次いで凹部形成部より外側でレジスト膜３に環状の開
口部３０を形成し く図Ｃ）、レジスト膜３をマスクと
して適当なエツチング方法で凹溝６をＰＮ接合１２を越
える深さまで掘り下げる （図ｄ）。
２が付着したｎ０シリコン基板１ （図ａ）の 、Ｎ２
側に、レジスト膜３を塗布機を用いて塗布する（図ｂ）
６次いで凹部形成部より外側でレジスト膜３に環状の開
口部３０を形成し く図Ｃ）、レジスト膜３をマスクと
して適当なエツチング方法で凹溝６をＰＮ接合１２を越
える深さまで掘り下げる （図ｄ）。
これにより耐圧劣化の原因となる箇所、例えば導電性付
着物２２の付着したＰＮ接合１２の基板側面への露出部
と凹部形成部のＰＮ接合１２とは完全に隔離され、第３
図の線３３に示すように耐圧が向上する。このあと、凹
部形成部のみに開口部を有するマスク４により溝６の中
を含めて被覆したのち適当なエツチング方法で粗仕上げ
凹部５１を形成しく図８）、エツチング槽内でＮ９基板
１を陽極、エツチング液すなわち、対向配置された電極
を電極としてＰＮ接合１２に逆電圧を印加しながらエツ
チングすれば、ＰＮ接合部でエツチングが確実に停止し
、２層２の厚さのダイヤフラム部を残す凹部５が形成さ
れる （図ｆ）。
着物２２の付着したＰＮ接合１２の基板側面への露出部
と凹部形成部のＰＮ接合１２とは完全に隔離され、第３
図の線３３に示すように耐圧が向上する。このあと、凹
部形成部のみに開口部を有するマスク４により溝６の中
を含めて被覆したのち適当なエツチング方法で粗仕上げ
凹部５１を形成しく図８）、エツチング槽内でＮ９基板
１を陽極、エツチング液すなわち、対向配置された電極
を電極としてＰＮ接合１２に逆電圧を印加しながらエツ
チングすれば、ＰＮ接合部でエツチングが確実に停止し
、２層２の厚さのダイヤフラム部を残す凹部５が形成さ
れる （図ｆ）。
第４図ｆａｌ〜ｆｆ＋は増幅回路部をダイヤフラム部を
有するシリコン基板に集積した圧力センサのダイヤフラ
ム部を本発明に基づくストップエツチング方法で形成し
た工程を示す、第１図、第２図と共通の部分には同一の
符号が付されている。第４図＋ａｌは増幅回路部を形成
したシリコン基板の状態を示し、ｎ“基板上ｌにｐ＋ｎ
のエピタキシャル層２．１１を埋込Ｊｉ１３を介して積
層し、この１層１１にｐ形ゲージ拡散抵抗層１４．増幅
回路のＮＰＮ ）ランジスタ１５などを分離層１６を介
して形成した後、Ｍ蒸着膜７により配線を行い、さらに
この上に５ｉｓＮａ膜８を被覆している。この状態では
基板周縁部でＰＮ接合１２はＭ膜７により完全に短絡さ
れており、第３図の線３１のエツチング電圧ｖｚでのも
れ電流値は数アンペアに達する。次に第１図（ｂ）〜ｆ
ｄｌと同様にして周端部の５ｉｓＮｓ膜８上にレジスト
膜３の開口部３０をあけ（図す、ｃ）、この部分を弗酸
および弗硝酸系のエツチング液でＰＮ接合１２を十分に
越える深さまでエツチングして凹溝６を形成し、Ｍ膜７
またはその他の導電性物質で短絡されていた周端部のＰ
Ｎ接合１２をゲージ抵抗、増幅回路下のＰＮ接合１２と
隔離する （図ｄ）。この状態で、第３図の線３３のエ
ツチング電圧Ｖｔでのもれ電流は１０ミリアンペア以下
となり、初期状態に比較してもれ電流は１００分の１以
下になる。第４図ｔｅｌは、第１図Ｔａ）と同様にシリ
コン基板の表、裏面に適当なマスク４を形成した後、ド
ライエツチングでダイヤフラム部の裏面から粗仕上げ凹
部５１を形成したものである０次いで、弗酸系のエツチ
ング液中に浸漬してｎ０基板１を陽極、エツチング液を
陰極として電圧を印加し、ストップエツチングを行って
ＰＮ接合１２までの深さの溝５を形成すると、その上の
ダイヤフラム部にゲージ抵抗Ｎ１４が存在する （図ｆ
）、もちろんこのような凹部５は１枚のシリコン板に多
数同時に形成される。
有するシリコン基板に集積した圧力センサのダイヤフラ
ム部を本発明に基づくストップエツチング方法で形成し
た工程を示す、第１図、第２図と共通の部分には同一の
符号が付されている。第４図＋ａｌは増幅回路部を形成
したシリコン基板の状態を示し、ｎ“基板上ｌにｐ＋ｎ
のエピタキシャル層２．１１を埋込Ｊｉ１３を介して積
層し、この１層１１にｐ形ゲージ拡散抵抗層１４．増幅
回路のＮＰＮ ）ランジスタ１５などを分離層１６を介
して形成した後、Ｍ蒸着膜７により配線を行い、さらに
この上に５ｉｓＮａ膜８を被覆している。この状態では
基板周縁部でＰＮ接合１２はＭ膜７により完全に短絡さ
れており、第３図の線３１のエツチング電圧ｖｚでのも
れ電流値は数アンペアに達する。次に第１図（ｂ）〜ｆ
ｄｌと同様にして周端部の５ｉｓＮｓ膜８上にレジスト
膜３の開口部３０をあけ（図す、ｃ）、この部分を弗酸
および弗硝酸系のエツチング液でＰＮ接合１２を十分に
越える深さまでエツチングして凹溝６を形成し、Ｍ膜７
またはその他の導電性物質で短絡されていた周端部のＰ
Ｎ接合１２をゲージ抵抗、増幅回路下のＰＮ接合１２と
隔離する （図ｄ）。この状態で、第３図の線３３のエ
ツチング電圧Ｖｔでのもれ電流は１０ミリアンペア以下
となり、初期状態に比較してもれ電流は１００分の１以
下になる。第４図ｔｅｌは、第１図Ｔａ）と同様にシリ
コン基板の表、裏面に適当なマスク４を形成した後、ド
ライエツチングでダイヤフラム部の裏面から粗仕上げ凹
部５１を形成したものである０次いで、弗酸系のエツチ
ング液中に浸漬してｎ０基板１を陽極、エツチング液を
陰極として電圧を印加し、ストップエツチングを行って
ＰＮ接合１２までの深さの溝５を形成すると、その上の
ダイヤフラム部にゲージ抵抗Ｎ１４が存在する （図ｆ
）、もちろんこのような凹部５は１枚のシリコン板に多
数同時に形成される。
第５図、第６図、第７図は、第４図に示した工程を経て
製造された半導体圧力センサのダイヤフラム部厚さ、ス
パン （ブリッジ出力）および出力非直線性をそれぞれ
従来の方式で製造したセンサと比較して示した頻度分布
図で、いずれも線９が従来方式による場合、ｖＡｌｏが
本発明に基づく方式による場合である。なお出力非直線
性はフルスケールに対する％で比較した。これらより、
本発明の方式によれば従来方式に比べてダイヤフラム部
厚さのばらつきが非常に小さくなり、それに伴ってスパ
ン、非直線性のばらつきも非常に小さくなっていること
がわかる。また、それ以外にも温度特性等もかなり改善
された。
製造された半導体圧力センサのダイヤフラム部厚さ、ス
パン （ブリッジ出力）および出力非直線性をそれぞれ
従来の方式で製造したセンサと比較して示した頻度分布
図で、いずれも線９が従来方式による場合、ｖＡｌｏが
本発明に基づく方式による場合である。なお出力非直線
性はフルスケールに対する％で比較した。これらより、
本発明の方式によれば従来方式に比べてダイヤフラム部
厚さのばらつきが非常に小さくなり、それに伴ってスパ
ン、非直線性のばらつきも非常に小さくなっていること
がわかる。また、それ以外にも温度特性等もかなり改善
された。
本発明によれば、半導体基板のＰＮ接合への逆電圧印加
によりＮ層のみを電気化学的にエツチングするストップ
エツチングにおいて、基板周縁部での接合露出部での短
絡によるもれ電流増加を、周縁部とエツチング部の間に
エツチングされないＰ層側よりＰＮ接合を越える溝を形
成することにより短絡部を分離して防止することができ
る。その結果、エツチングはＰＮ接合部で確実に停止で
き、所定の厚さの部分の形成ができるので、特に半導体
圧力センサの製造に有効に適用できる。
によりＮ層のみを電気化学的にエツチングするストップ
エツチングにおいて、基板周縁部での接合露出部での短
絡によるもれ電流増加を、周縁部とエツチング部の間に
エツチングされないＰ層側よりＰＮ接合を越える溝を形
成することにより短絡部を分離して防止することができ
る。その結果、エツチングはＰＮ接合部で確実に停止で
き、所定の厚さの部分の形成ができるので、特に半導体
圧力センサの製造に有効に適用できる。
第１図ｆａ）〜ｆｆｌは本発明の一実施例の経過を順次
示す断面図、第２図（ａｌ〜（ｆ）は従来のストップエ
ツチング方法の一例の経過を順次示す断面図、第３図は
露出部短絡の影響を示すＰＮ接合特性線図、第４図（ａ
）〜（ｆ）は本発明によるストップエツチング方法を用
いた半導体圧力センサの製造工程の一部を順次示す断面
図、第５図は従来方式と本発明の一実施例を用いた圧力
センサダイヤフラム部厚さ、第６図は同じく圧力センサ
スパン、第７図は同じく出力非直線性の比較をそれぞれ
示す頻度分布図である。 １：ｎ０シリコン基板、２：ｐエピタキシャル層、３ニ
レジスト膜、４：マスク、５：凹部、６：凹溝。 第４図 第７図 手続補正書（自力 ｇ 昭和６６年６月２３日
示す断面図、第２図（ａｌ〜（ｆ）は従来のストップエ
ツチング方法の一例の経過を順次示す断面図、第３図は
露出部短絡の影響を示すＰＮ接合特性線図、第４図（ａ
）〜（ｆ）は本発明によるストップエツチング方法を用
いた半導体圧力センサの製造工程の一部を順次示す断面
図、第５図は従来方式と本発明の一実施例を用いた圧力
センサダイヤフラム部厚さ、第６図は同じく圧力センサ
スパン、第７図は同じく出力非直線性の比較をそれぞれ
示す頻度分布図である。 １：ｎ０シリコン基板、２：ｐエピタキシャル層、３ニ
レジスト膜、４：マスク、５：凹部、６：凹溝。 第４図 第７図 手続補正書（自力 ｇ 昭和６６年６月２３日
Claims (1)
- １）ＰＮ接合を形成した半導体基板をエッチング液中に
てＮ層にエッチング液に対して正の電圧を印加してＮ層
の表面への露出部からＰＮ接合部まで電気化学的にエッ
チングする方法において、Ｐ層表面のＮ層露出部に対向
する領域を囲んでＰ層表面からＰＮ接合より深いＮ層部
分に達する環状溝を形成したのちエッチングを行うこと
を特徴とするストップエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010188A JPH0719769B2 (ja) | 1988-05-06 | 1988-05-06 | ストップエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010188A JPH0719769B2 (ja) | 1988-05-06 | 1988-05-06 | ストップエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01280319A true JPH01280319A (ja) | 1989-11-10 |
| JPH0719769B2 JPH0719769B2 (ja) | 1995-03-06 |
Family
ID=14527063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11010188A Expired - Lifetime JPH0719769B2 (ja) | 1988-05-06 | 1988-05-06 | ストップエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719769B2 (ja) |
-
1988
- 1988-05-06 JP JP11010188A patent/JPH0719769B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719769B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5217911A (en) | Method of producing a semiconductor structure including a Schottky junction | |
| US3616348A (en) | Process for isolating semiconductor elements | |
| US4215358A (en) | Mesa type semiconductor device | |
| KR860003109A (ko) | 실리콘 노즐 및 그 제조방법 | |
| US5387316A (en) | Wafer etch protection method | |
| JPH01280319A (ja) | ストップエッチング方法 | |
| JPH0133933B2 (ja) | ||
| GB1569931A (en) | Manufacture of semiconductor devices | |
| JP2576245B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH0645617A (ja) | 単結晶薄膜部材の製造方法 | |
| JPS57204146A (en) | Manufacture of semiconductor device | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 | |
| JPH05335597A (ja) | 半導体力学センサの製造方法 | |
| JP3348518B2 (ja) | 半導体装置およびその製造方法 | |
| KR100293268B1 (ko) | 압력센서 및 그 제조방법 | |
| KR960002742A (ko) | 반도체소자의 제조방법 | |
| JPS59208731A (ja) | 半導体装置の製造方法 | |
| JPH0439969A (ja) | 半導体圧力センサの製造方法 | |
| JPS6297354A (ja) | 半導体装置の製造方法 | |
| JPS61220451A (ja) | 半導体装置の製造方法 | |
| JPS59126638A (ja) | 半導体装置 | |
| JPH06307955A (ja) | 圧力センサ用ダイヤフラム及びその製造方法 | |
| JPS5578568A (en) | Manufacture of semiconductor device | |
| JPH01187975A (ja) | 半導体装置の製造方法 | |
| JPH07226392A (ja) | 電気化学エッチングが行われる半導体基板 |