JPH01273094A - Ｌｃｄ階調表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、階調表示能力が少ないＬＣＤ　（液晶表示装
置）を使用して多くの階調を表示するＬＣＤ階調表示制
御装置に関する。

［従来の技術］ ＬＣＤの表示信号が一定の値であるときには、交流化信
号がフレーム単位で交互にＯまたは１の値がＬＣＤに供
給され、ＬＣＤを駆動する電圧の交流バランスが保たれ
、直流成分が残らないので、ＬＣＤが正常に動作する。

［発明が解決しようとする課題］ ところで、所定フレームでオンまたはオフするフレーム
レートモジュレーションヲ行ない、これによって階調を
つけようとすると、上記表示信号と交流化信号の組合せ
が一定ではなくなり、ＬＣＤの駆動電圧に直流成分が残
る。

上記のようにＬＣＤの表示信号の値と交流化信号の値と
の組合せによっては、ＬＣＤの駆動電圧に直流成分が残
る場合があると、ＬＣＤの表示特性が低下するという問
題がある。

本発明は、ＬＣＤの駆動電圧に直流成分が残ることによ
る表示特性の低下を確実に防止することができるＬＣＤ
階調表示制御装置を提供することを目的とするものであ
る。

［課題を解決する手段１ 本発明は、所定フレーム数を１周期として所定ドットヲ
フレーム毎にオンまたはオフすることによって上記所定
ドツトのオン時間の割合を制御するフレームレートモジ
ュレーションを行なうことによって、上記所定ドツトに
階調を付与するＬＣＤ階調表示制御装置において、５以
上の奇数フレームを１周期として上記フレームレートモ
ジュレーションを行なうものである。

また、本発明は、上記フレームレートモジュレーション
において、所定数の奇数フレームを１周期とするフレー
ムレートモジュレーションと上記所定数以外の奇数フレ
ームを１周期とするフレームレートモジュレーションと
を併用するものである。

さらに、本発明は、上記フレームレートモジュレーショ
ンにおいて、上記１周期のフレーム数の値を階調数より
も大きくするものである。

［作用］ 本発明は、５以上の奇数フレームを１周期としてフレー
ムレートモジュレーションを行なうので、ＬＣＤの駆動
電圧に直流成分が残ることによる表示特性の低下を確実
に防止することができる。また、全体の繰り返し周期を
長くしその中の繰り返し周期を短くすれば、フリッカが
少なくなり、さらに、ＥＶＥＮドツトとＯＤＤドツトと
を互いに異なる位相で制御すれば、フリッカの位相を隣
接ドツト間で打消し合うことになり、フリッカを更に小
さくすることができる。

また、上記フレームレートモジュレーションにおいて、
所定数の奇数フレームを１周期とするフレームレートモ
ジュレーションと上記Ｊｌｅ以外の奇数フレームを１周
期とするフレームレートモジュレーションとを併用した
場合も、さらに、上記１周期のフレーム数の値を階調数
よりも大きくした場合も、上記と同様の作用を行なう。

［実施例］ 第２図は、本発明ＬＣＤ階調表示制御装置の周辺の構成
を示すブロック図である。

このブロック図において、ホストコンピュータ１１とデ
ィスプレーコントローラー２と表示メモリ１３と液晶表
示装置（ＬＣＤ）１４とメモリ１５とフレームレートモ
ジュレーションコントローラ２０とが設けられている。

第１図は、本発明ＬＣＤ階調表示制御装置の一実施例を
示すブロック図である。

ＬＣＤ階調表示制御装置としてのフレームレートモジュ
レーションコントローラ２０は、ディスプレーコントロ
ーラ１２とＬＣＤ　ｌ　４との間に設けられる回路であ
り、カウンタ２１と、デコーダ２２と、ＯＲ・遅延回路
２３と、フレームレートモジュレータ２４とを有する。

第３図は、第１図に示すカウンタ２１とデコーダ２２と
ＯＲ・遅延回路２３との具体例を示す図である。

カウンタ２１は、カウンタ２１１と２１２と２１３とで
構成されている。カウンタ２１１は、垂直同期信号であ
るＶＳＹＮＣをカウントすることによってフレーム数を
カウントし、フレーム数が１８になったときに（１９カ
ウントしたときに）、クリアするものである。カウンタ
２１２は、フレームカウントが５になったときに（６カ
ウントしたときに）クリアするものであり、カウンタ２
１３は、フレームカウントが４になったときに（５カウ
ントしたときに）クリアするものである。なお、カウン
タ２１２．２１３は、カウンタ２１１がクリアしたとき
に同時にクリアする。

したがって、全体として１９カウントでカウントを繰り
返し、１９フレームを１周期としている。

デコーダ２２は、デコーダ２２１と２２２と２２３とで
構成されている。デコーダ２２１は、フレーム数を１９
カウントシたことをデコードするとともに、カウンタ２
１１のイ直がＸＸＩＩＩ、ＸＸ１０１、ＸＸ０ＩＯ１Ｘ
ＸＸＩＯになるときに信号を出力するものである。なお
、上記「ｘ」は、ドントケア（０，１任意の値）である
ことを示すものとする。デコーダ２２２は、フレーム数
を６カウントしたことをデコードするとともに、カウン
ト２１２が０１１をカウトしたときに「ｌ」を出力する
ものである。デコーダ２２３は、フレーム数を５カウン
トシたことをデコードするとともに、カランｌ−２１３
が０１１をカウトしたときに「１」を出力するものであ
る。

ＯＲ・遅延回路２３０は、ＯＲ回路と、入力パルスを１
パルス分遅延させる遅延回路ＤＦとを有する。なお、Ｏ
Ｒ・遅延回路２３が出力する信号Ｅ７〜Ｅ１．０７〜０
１は、各カラーコードに対応する制御パターンである。

第３図に示す回路によって、第６図に示すカラーコード
毎の制御パターンを発生する。この発生動作は、第６図
の説明の中で行なう。

第４図は、第１図に示すフレームレートモジュレータ２
４の具体例を示す回路図である。

ＥＸＯＲ回路２４１は、後述のＯＤＤ信号を発生する回
路であり、インバータ２４２は、後述のＥＶＥＮ信号を
発生する回路である。

ＥＸＯＲ回路２４４〜２４６とセレクタ２４３とは、カ
ラーコードＣＣ３、ＣＣ２、ＣＣＩ、ＣＣＯに応じて、
制御パターンＥ７〜Ｅｌのうち１つを選択し、これと同
時に制御パターン０７〜０１のうち１つを選択する回路
である。

インバータ２４７　ａ　−２４７ｄとＡＮＤ回路２４８
ａ〜２４８ｄとＯＲ回路２４９とは、カラーコードＣＣ
３（カラーコードの最上位ピッｌ−）に応じて、制御パ
ターンＥ７〜Ｅｌ、０７〜Ｏ１を反転したり、上記ＥＶ
ＥＮ信号が発生したときに、制御パターンＥ７〜Ｅｌを
選択し、ＯＤＤ信号が発生したときに、制御パターン０
７〜Ｏ１を選択する回路である。

第５図（１）、（２）は、上記実施例におけるＥＶＥＮ
信号、ＯＤＤ信号の説明図である。

第５図（１）において、ＬＣＯは、ラインカウント信号
の最下位ビットであり、偶数ラインのときに「０」にな
り奇数ラインのときに「１」になる信号である。ＤＣＯ
は、ドツトカウント信号の最下位ビットであり、奇数番
目のドツトのときに「１」になり、偶数番目のドツトの
ときに「０」になる信号であるる。

第５図（１）は、ＬＣＤ　１４において、２×２の４ド
ツトを示してあり、フレーム数およびドツト数がともに
奇数番目である場合と、フレーム数とドツト数がともに
偶数番目である場合に、ＥＶＥＮ信号が「１」になり、
上記以外の場合にＥＶＥＮ信号が「０」になる。つまり
、ＥＶＥＮ信号は、２×２ドツトの左上のドツトと右下
のドツトと（これらのドツトを以下、　ｒＥＶＥＮドツ
ト」という）に対してのみ「１」を発生する信号である
。

また、第５図（２）は、フレーム数とドツト数とのうち
一方が奇数番目であり、他方が偶数番［１である場合、
ＯＤＤ信号が「１」になり、上記以外の場合にＯＤＤ信
号が「０」になる。つまり、ＯＤＤ信号は、２Ｘ２ドツ
トの左下のドツトと右上のドツトと（これらのドツトを
以下、ｒＯＤＤドツト」という）に対してのみｒｌＪを
発生する信号である。すなわち、ＥＶＥＮ信号とＯＤＤ
信号とは、ドツト位置（フレーム数位置をも含めたドツ
ト位置）に対する値が互いに逆になるドツト位置（Ｅｌ
ｏ）を特定する信号である。

そして、第５図（１）、（２）に示す２Ｘ２の４ドツト
は、ＬＣＤ　１４内の全ての部分においても同様に繰り
返され、したがって、いわゆる市松模様のパターンとし
て表示される。

次に、上記実施例の動作について説明する。

第２図において、ＣＰＵＩＩが表示制御装置全体を制御
のもとに、ディスプレーコントローラはＶＲＡＭ１３に
記憶しである１画面分の画像情報を読出しながら１ビツ
ト分づつ、カラーコードＣＣ３〜ＣＣＯの４ビツト表示
情報を出力する。

この信号カフレームレートモジュレーションコントロー
ラ２０に送られる。フレームレートモジュレーションコ
ントローラ２０において、カラーコードＣＣ３〜ＣＣＯ
に応じたモノクロ信号（ビデオ信号）をＬＣＤ　１４に
送る。

第６図は、上記実施例におけるカラーコード毎の制御パ
ターンを示す図である。

第６図においてＣＣは、カラーコードの略称であり（以
下も同様）、カラーコードＣＣ３〜ＣＣＯの４ビツトの
値とドツトの位置（Ｅｌｏ）によって特定される１６種
類のカラーコードのうち、その半分の８種類（０番目〜
７番目）のカラーコードについての制御パターンを示し
である。

ＣＣのＯは、０番目のカラーコードであり、ＣＣのＥｌ
（０１）は１番目のカラーコードであり、ＣＣのＥ２（
０２）は２番目のカラーコードであり、・・・・・・・
・・・・・ＣＣのＥ７（０７）は７番目のカラーコード
である。

ここで、上記ＣＣの記号Ｅは、第５図（１）に示すＥＶ
ＥＮ信号が「１」のドツト位置（つまり、ＥＶＥＮドツ
ト）に対応する記号であり、ラインカウント信号ＬＣＯ
がＯでありドツト信号ＤＣＯがＯである場合と、ＬＣＯ
が１でありＤＣＯが１である場合とに対応する。また、
上記ＣＣの記号Ｏは、第５図（２）に示すＯＤＤ信号が
「１」のドツト位置（つまりＯＤＤドツト）に対応する
記号であり、ラインカウント信号ＬＣＯ、ドツトカウン
ト信号ＤＣＯのうち一方のみが１である場合（ラインカ
ウント数またはドツトカウント数のうち一方のみが奇数
である場合）に対応する。つまり、ドツト位置（Ｅｌｏ
）とカラーコードの４ビツトの値Ｎ（Ｎ＝１〜７）によ
って特定されるカラーコードＥＮまたはＯＮに対応する
表示パターンによって制御される。Ｎ＝０のときは、ド
ツト位置（Ｅｌｏ）による表示パターンの違いがない。

次に、第６図に示す制御パターンを第４図との関係で説
明する。

たとえば、上記ＣＣのＥｌはデコーダ２２２のｒｏ　１
１Ｊ端子で出力されるが、このｒ０１１Ｊ端子は、カウ
ンタ２１２がフレーム数を４カウントしたときに（フレ
ーム数が３になったときに）「１」を出力し、その後フ
レーム数を２カウントしたときにカウンタ２１２がクリ
アされる。したがって、最初の「１」を出力した後にフ
レーム数を２カウントし更に４カウントしたときに（つ
まりフレーム数を６カウントしたときに）２回目の「１
」を出力し、その後は、フレーム数を６カウントする毎
に、上記ｒｏ１１」の端子が「１」を出力する。この結
果、上記ＣＣのＥｌの制御パターンは、第６図に示すよ
うに、フレーム数を６カウントする毎に「１」を出力す
る。

１周期（上記例の場合は１９フレームを１周期としてい
る）の中の小さな繰り返し周期（上記ＣＣのＥｌの場合
は６カウント）を、以下、「基本繰り返し周期」という
。

また、ＣＣのＥｌが３つの遅延回路ＤＦによって、３フ
レ一ム分、位相が遅らされ（基本繰り返し数はＥｌと同
じ）これが、第６図に示すように、ＣＣのＯｌである。

上記と同様にして、デコーダ２２３ｒ０１１Ｊ端子がＣ
ＣのＥ２を出力し、その制御パターンを２つの遅延回路
ＤＦによって、ｚフレーム分、遅らせると、第６図に示
すように、ＣＣの０２が発生する。

ＣＣのＥ３〜Ｅ７．０３〜０７も上記と同様に発生する
。

第６図に示す実施例は、フレーム０〜１８の合計１９フ
レームを１周期とするものである。また、「フレームレ
ート」は、１周期（１９フレーム）の間で所定ドツトを
オンする割合を示すものであり、分母は１９で一定であ
り、分子の数が多くなるに従ってＬＣＤ　１４が明るく
表示される。

上記「フレームレート」は、カラーコードが同じであれ
ば、ＥＶＥＮドツトを表示する場合であってもＯＤＤド
ツトを表示する場合であっても同じ値になる。

また、第６図に示す「遅延フレーム数」は、ＥＶＥＮド
ツトを表示する制御パターンのタイミングに対するＯＤ
Ｄドツトを表示する制御パターンのタイミングをどれだ
け遅延したフレーム数で発生するかを示す値である。た
とえば、１番目のカラーコードの場合、カラーコードＥ
ｌでは第３フレーム、第９フレーム、第１５フレームで
「１」である（該当ドツトをオンする）のに対して、カ
ラーコード０１では、第６フレーム、第１２フレーム、
第１８フレームといように、３フレーム遅延して「１」
が発生する（該当ドツトをオンする）。そして、上記の
ようにＥＶＥＮドツトとＯＤＤドツトとで制御パターン
の位相を変えているので、ドツトの点滅が上下隣合せで
異なる位相で発生し、したがって複数のドツトを同時に
見ると、互いのドツトのフリッカ−が打消し合い、平均
化されて見えるので、フリッカ−が少なくなる。

第６図において、カラーコードＯ〜７（０〜Ｅ７（０７
））の８種類を示しであるが、カラーコード８〜１５　
（Ｅ８　（０８）〜Ｅ１５（０１５）　）については示
してない。カラーコード８〜１５　（Ｅ８　　（０８）
〜Ｅ１４（０１４））については、第６図に示す制御パ
ターンを反転したものを使用する。なお、Ｎ＝１５のと
きはドツト位置（Ｅｌｏ）による表示パターンの違いが
ない。

つまり、カラーコードＥ７（０７）を反転したものをＥ
８　（０８）として使用し、カラーコードＥ６　（０６
）、Ｅ５　（０５）　、Ｅ４　（０４）、Ｅ３　（０３
）、Ｅ２　（０２）　、Ｅｌ　（０１）およびＯについ
てそれぞれの値を反転したものを、カラーコードＥ９　
（０９）、ＥＩＯ（０１０）、Ｅｌｌ　　（Ｏｌｌ）、
Ｅｌ２　（０１２）、Ｅｌ３（０１３）、Ｅｌ４　（０
１４）、１５として使用する。上記の場合、カラーコー
ドＥ８（０８）、Ｅ９　　（０９）、ＥＩＯ（０１０）
、Ｅｌｌ（０１１）、Ｅｌ２　　（０１２）、Ｅｌ３（
０１３）、Ｅｌ４　（０１４）、１５におけるフレーム
レートは、それぞれ１０／１９．１１／１９．１２／１
８．１３／１９．１４／１９．１５／１９．１８／１９
．１９／１９である。このように、制御パターンを反転
することを利用するとパターン発生回路をｌ／２で済ま
せることができる。

第４図を使用して、上記反転動作について説明する。

カラーコードＣＣ３が「０」のときには（カラーコード
０〜７については）、ＥＸＯＲ回路２４６．２４５．２
４４がそれぞれカラーコードＣＣＯ，ＣＣ１，ＣＣ２を
そのまま通過させる。

したがって、カラーコードＯ１１，２，３，４，５，６
，７のときに、それぞれ制御パターンＥＯ１Ｅ１．Ｅ２
、Ｅ３、Ｅ４、Ｅ５、Ｅ６、Ｅｌをセレクタ２４３が出
力する。また、カラーコード０、ｌ、２．３．４．５．
６．７のときに、それぞれ制御パターン００．０１．０
２．０３．０４．０５．０６．０７をセレクタ２４３が
出力する。

一方、カラーコードＣＣ３がｒｌＪのときには（カラー
コード８〜１５については）　、ＥＸＯＲ回路２４６．
２４５．２４４がそれぞれカラーコ−ドＣＣＯ，ＣＣＩ
、ＣＣ２を反転する。したがって、カラーコード８．９
．１０．１１．１２．１３．１４．１５のときに、それ
ぞれ制御パターンＥ７、Ｅ６、Ｅ５、Ｅ４、Ｅ３、Ｅ２
、Ｅｌ、ＥＯをセレクタ２４３が出力する。この場合は
、カラーコードの数が増加するに従って制御パターンの
ナンバーが減少する。同様に、カラーコード８．９．１
０．１１，１２．１３．１４．１５のときに、それぞれ
制御パターン０７．０６．０５．０４．０３．０２．０
１．００をセレクタ２４３が出力する。

また、ＡＮＤ回路２４８　ａ　〜２４８　ｄは、一種の
セレクタとして働き、ＥＸＯＲ回路２４１の出力である
ＯＤＤ信号、このＯＤＤ信号を反転したＥＶＥＮ信号、
カラーコードＣＣ３、このカラーコードＣＣ３の反転信
号という４つの条件によって、制御パターンＥＯ−Ｅ７
の中から１つ、００〜０７の中から１つを選択するもの
である。なお、インへ−夕２４７ｂ、２４７ｄは、カラ
ーコードＣＣ３が「０」のときにそれをｒｌＪにするも
のであり、イン／ヘータ２４７ａ、２４７Ｃは、セレク
タ２４３の出力が「０」のときにそれをｒｌＪにするも
のである。

第７図は、上記実施例において、ＥＶＥＮドツトを表示
する制御パターンを理想的にして、ＯＤＤドツトを表示
する制御パターンを１８０度近く位相をづらした（理想
に近い）表示例を示す図である。このように１８０度近
く位相をづらしているので、フリッカ−が第６図の場合
よりも更に少なくなる。

第８図（１）〜（３）は、第１図の変形例を示す図であ
る。

第８図（１）に示すフレームレートモジュレーションコ
ントローラ２０ａは、第１図に示すフレームレートモジ
ュレーションコントローラ２０の中のデコーダ２２とＯ
Ｒ・遅延回路２３どの代りに、ＲＯＭ２５を使用した例
であり、第８図（２）に示スフレームレートモジュレー
ションコントローラ２０ｂは、カウンタ２１とデコーダ
２２との代りに、シフトレジスタ２６を使用した例であ
り、第８図（３）に示すフレームレートモジュレーショ
ンコントローラ２０ｃは、第１図に示す回路を一般的に
表現したものであり、マルチカウンタ２７とパターン発
生ロジック２８とを使用している。第７図の例は、第８
図（１）、（２）の回路を用いれば回路量は少し大きく
なるが簡単に実現できる。

第９図は、本発明の他の実施例を示す回路図であり、８
階調を制御する実施例である。

第９図に示す実施例は、ＶＳＹＮＣ信号を入力し、上記
制御パターンを出力する回路であり、第１図におけるカ
ウンタ２１とデコーダ２２とＯＲ・遅延回路２３とに相
当するものである。第９図に示す実施例は、９フレーム
をカウントするカウンタ３１と、３フレームヲカウント
するカウンタ３２と、４フレーム毎にｒｌＪを出力する
ＡＮＤ回路３３と、複数の遅延回路ＤＦとを有する。

第１Ｏ図は、第９図に示す実施例におけるカラーコード
毎の制御パターンを示す図である。

第１Ｏ図に示す実施例は、９フレームを１周期として表
示するものである。

まず、カウンタ３１のビットＯ１■がともにｒｌＪにな
ると（つまり、４フレーム毎に）、ＡＮＤ回路３３が「
ｌ」を出力する。このＡＮＤ回路３３の出力信号が、第
１０図に示すように、ＣＣのＥｌである。そして、この
ＣＣのＥｌを２つの遅延回路ＤＦによって２フレ一ム分
、遅らせた制御パターンが第１０図に示すようにＣＣの
０１である。

上記と同様にして、ＣＣのＥ２、Ｅ３を求め、それぞれ
を、１フレ一ム分、遅らせた制御パターンが第１０図に
示すように、ＣＣの０２、ｏ３である。

また、第１０図は、８階調のうち、その半分の４階調の
みを示しである。つまり、カラーコードＣＣで特定され
る４つの階調０、Ｅｌ（０１）、Ｅ２　（０２）、Ｅ３
　（０３）を示してあり、残りの４階調Ｅ４　（０４）
、Ｅ５　（０５）、Ｅ６　（０６）、Ｅ７　（０７）は
、それぞれ、カラーコードＥ３　（０３）、Ｅ２　（０
２）、Ｅｌ　（０１）、０をそれぞれ反転したものであ
る。

また、第９図に示す回路が出力した制御パターン（Ｅｌ
、０１．Ｅ２．０２、Ｅ３．０３）は、第４図に示スフ
レームレートコントロールモジュル２４と同様の回路に
送られる。

なお、第９図において、二点鎖線で示すように遅延回路
ＤＦを２つ使うことによって、カラーコードＯ１の信号
を２パルス分遅らせ、その信号を０１′とすると、カラ
ーコード０１′は、カラーコードＥ１と１８０度位相が
ずれ、これによってフリッカ−がより少なくなる。

また、同様にして、遅延回路ＤＦを２つ使うことによっ
て、カラーコード０３の信号を２パルス遅らし、この信
号をカラーコード０３’とすると、カラーコード０３’
はカラーコードＥ３とちょうど１８０度位相が遅れ、上
記と同様にフリッカ−がさらに少なくなる。

第１１図は、本発明の別の実施例を示す図であり、８階
調制御を行なう例を示す回路図である。

第１２図は、第１１図に示す実施例におけるカラーコー
ド毎の制御パターンを示す図である。

第１１図に示す実施例は、７フレームをカウントするカ
ウンタ４１と、カウンタ４１のビット２．１がともに「
１」であるときに（７フレームをカウントしたときに）
「１」を出力するＡＮＤ回路４２と、カウンタ４１のビ
ット１．０がともに「１」であるときに（カウンタ４１
がクリアされてから３フレームをカウントしたときに）
「１」を出力するＡＮＤ回路４３と、ＯＲ回路４４と、
遅延回路ＤＦとを有する。

まず、カウンタ４１のビット２．１がともに「１」にな
ると（つまり、７フレーム毎に）、ＡＮＤ回路４２がｒ
ｌＪを出力する。そしてカウンタ４１がクリアされる。

ＡＮＤ回路４２の出力信号が、第１２図に示すように、
ＣＣのＥｌである。そして、カウンタ３１のビット１．
０がともに「１」になると（つまり、３フレ一ム分、カ
ウントした後に）、ＡＮＤ回路４３が「１」を出力する
。そして７フレームカウントするとカウンタ４１がクリ
アされる。したがって、ＡＮＤ回路４３は、第１２図に
示すように、ＣＣの０１である。

また、ＡＮＤ回路４２．４３をＯＲしたものがＣＣのＥ
２であり、これを２フレーム遅らせると、ＣＣの０２に
なり、カウンタ４１のビットＯをＣＣのＥ３とし、これ
を１フレーム遅らせると、ＣＣの０３になる。

第１２図に示す実施例は、７フレームを１周期として表
示するものである。この実施例も、ＥＶＥＮドットを表
示する制御パターンを所定パルス分、遅延することによ
って、ＯＤＤドツトを表示する制御パターンを発生して
いる。そして、８階調のうち、半分の４階調のみを示し
であるが、他の実施例と同様に第１２図に示すカラーコ
ードを反転することによって、残りの４階調のカラーコ
ードを発生させている。

第１３図は、本発明のさらに他の実施例を示す図であり
、８階調制御を行なう回路図である。

この実施例は、５フレームをカウントするカランタ５１
と、３−フレームをカウントするカウンタ５２と、イン
バータ５３と、ＡＮＤ回路５４と、遅延回路ＤＦとを有
する。

第１４図は、第１３図に示す実施例におけるカラーコー
ド毎の制御パターンを示す図である。

まず、カウンタ５１が５フレームをカウントする毎に「
１」を出力するが、この信号が第１４図に示すＣＣのＥ
ｌである。そして、カウンタ５１のビットｌ、０がそれ
ぞれ、「１」、「０」になると（つまり、３フレ一ム分
、カウントした後に）、ＡＮＤ回路５４が「ｌ」を出力
する。そして５フレームカウントするとカウンタ５１が
クリアされる。したがって、ＡＮＤ回路５４は、第１４
図に示すように、ＣＣの０１である。

また、カウンタ５２のビットｌ、０がそれぞれ、ＣＣの
Ｅ２．０２である。また、カウンタ５１のビット０がＣ
ＧのＥ３であり、これを１フレーム遅らされたものがＣ
Ｃの０３になる。

第１４図に示す実施例も、ＥＶＥＮドツトを表示する制
御パターンを所定パルス分、遅延することによって、Ｏ
ＤＤドツトを表示する制御パターンを発生している。そ
して、４階調（カラーコード４つ分）が示してあり、残
りの４階調は、第１４図に示す制御パターンを反転させ
ることによって発生するようにしている。

第１３図、第１４図に示す実施例は、カラーコードＥｌ
　（０１）、Ｅ３　（０３）が５フレームを１周期とし
、カラーコードＥ２（０２）が３フレームを１周期とし
ている。

第９図、第１３図に示した例は、複数のカウンタを短い
周期でカウントし、カラーコードに応じて制御パターン
を選択するのでフリッカを小さくすることができる。ま
た、複数のカウンタを用いるので、より多い階調表示を
行なうことが可能になる。

上記実施例は、制御パターンをフレーム毎に発生するよ
うにしているので、ＲＯＭ、ＰＡＬ、カウンタ、ゲート
等の低速の素子を使用することができる。また、上記制
御パターンを発生する場合、たとえばＥＶＥＮドツト用
の制御パターンをカラーコード前半の分だけ発生させ、
その発生した制御パターンを所定パルス分、遅延させる
ことによってＯＤＤドツト用の制御パターンを発生し、
それらを反転したものを後半の制御パターンとして使用
するので、制御パターンを発生する回路を小さくするこ
とができる。

このように、制御パターンを反転したり、またはシフト
する（位相を遅らせる）ことによって、パターン発生回
路がそれぞれ１／２になり、これら反転とシフトとをと
もに使用することによって、パターン発生回路を１７４
に小さくすることができる。

上記実施例は、フレーム数５．７．９．１９を１周期と
しているが、５フレ一ム以上の奇数のフレーム数を１周
期として表示するのであれば、上記実施例以外の奇数フ
レーム数を１周期として表示するようにしてもよい。こ
のように奇数フレームを１周期としてフレームレートモ
ジュレーションを行なうと、ＬＣＤの駆動電圧に直流成
分が残ることによる表示特性の低下を確実に防止するこ
とができる。また、全体の繰り返し周期を長くすると、
その中の繰り返し周期（基本繰り返し周期）を短くする
ことができ、さらに液晶は応答が遅いのでフリッカが少
なく見える。さらに、ＥＶＥＮドツトとＯＤＤドツトと
で制御するので、フリッカを打消し合い、フリッカを更
に小さくすることができる。

［発明の効果］ 本発明によれば、ＬＣＤの駆動電圧に直流成分が残るこ
とによる表示特性の低下を確実に防止することができ、
また、フリッカが少なくなるという効果を有する。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図である。 第２図は、上記実施例の周辺の構成を示すブロック図で
ある。 第３図は、上記実施例における要部を具体的に示す回路
図である。 第４図は、上記実施例におけるフレームレートコントロ
ールモジュール２４を具体的に示す回路図である。 第５図（１）、（２）は、それぞれ上記実施例における
ＥＶＥＮ信号、ＯＤＤ信号の説明図である。 第６図は、上記実施例におけるカラーコード毎の制御パ
ターンを示す図である。 第７図は、第６図の変形例を示す図である。 第８図（１）、（２）、（３）は、第１図に示す実施例
の変形例を示すブロック図である。 第９図は、本発明の他の実施例であり８階調制御パター
ンを発生する回路図である。 第１０図は、第９図に示す実施例におけるカラーコード
の制御パターンを示す図である。 第１１図は、８階調制御パターンを発生する他の実施例
を示す図である。 第１２図は、第１１図に示す実施例おけるカラーコード
の制御パターンを示す図である。 第１３図は、８階調制御パターンを発生するさらに他の
回路図である。 第１４図は、第１３図に示す実施例におけるカラーコー
ドの制御パターンを示す図である。 ２０．２０ａ、２０ｂ、２０Ｃ・−７レームレートモジ
ユレシ目ンコントローラ、 ２１・・・カウンタ、 ２２・・・デコーダ、 ２３・・・ＯＲ・遅延回路、 ２４・・・フレームレートモジュレータ。 特許出願人　　株式会社アスキー ロー 一１ｕＱ ＼− 田 〉 田 区 ｔｏ” 沫　　− ／”％ Ｃす ＼１．〆 ！Ｉ− 派 ４　　Ｐｒ４　　（”’１　　　へ６ 派 派 −−ヘへ　Ｉ′ｖ′１ｒｆ１ １）　　○　　Ｕ」　○　　　　ＬＬＩＯへ ！−→ 恢

Claims (10)

【特許請求の範囲】
1. （１）所定フレーム数を１周期として所定ドットをフレ
   ーム毎にオンまたはオフすることによって上記所定ドッ
   トのオン時間の割合を制御するフレームレートモジュレ
   ーションを行なうことによって、上記所定ドットに階調
   を付与するＬＣＤ階調表示制御装置において、 ５以上の奇数フレームを１周期として上記フレームレー
   トモジュレーションを行なうことを特徴とするＬＣＤ階
   調表示制御装置。
2. （２）請求項（１）において、 上記フレームレートモジュレーションは、各カラーコー
   ドに対応して、所定ドットをフレーム毎にオンまたはオ
   フする制御パターンを発生するものであることを特徴と
   するＬＣＤ階調表示制御装置。
3. （３）請求項（２）において、 上記カラーコードの値の小さい方の前半の値について上
   記制御パターンを発生し、この発生した制御パターンを
   反転させることによって、上記カラーコードの値の大き
   い方の後半の制御パターンを発生させることを特徴とす
   るＬＣＤ階調表示制御装置。
4. （４）請求項（２）において、 上記制御パターンを、２×２ドットの左上と右下とのＥ
   ＶＥＮドットの制御パターンと、上記２×２ドットの左
   下と右上とのＯＤＤドットの制御パターンとで構成し、
   上記ＥＶＥＮドットの制御パターンの位相と上記ＯＤＤ
   ドットの制御パターンの位相とを互いにづらして発生す
   ることを特徴とするＬＣＤ階調表示制御装置。
5. （５）所定フレーム数を１周期として所定ドットをフレ
   ーム毎にオンまたはオフすることによって上記所定ドッ
   トのオン時間の割合を制御するフレームレートモジュレ
   ーションを行なうことによって、上記所定ドットに階調
   を付与するＬＣＤ階調表示制御装置において、 所定数の奇数フレームを１周期とするフレームレートモ
   ジュレーションと上記所定数以外の奇数フレームを１周
   期とするフレームレートモジュレーションとを併用する
   ことを特徴とするＬＣＤ階調表示制御装置。
6. （６）所定フレーム数を１周期として所定ドットをフレ
   ーム毎にオンまたはオフすることによって上記所定ドッ
   トのオン時間の割合を制御するフレームレートモジュレ
   ーションを行なうことによって、上記所定ドットに階調
   を付与するＬＣＤ階調表示制御装置において、 上記１周期のフレーム数の値を階調数よりも大きくした
   ことを特徴とするＬＣＤ階調表示制御装置。
7. （７）請求項（６）において、 上記１周期のフレーム数を多くし、上記１周期内におけ
   る基本繰り返し周期を短くすることによって、フリッカ
   を少なくすることを特徴とするＬＣＤ階調表示制御装置
   。
8. （８）所定フレーム数を１周期として所定ドットをフレ
   ーム毎にオンまたはオフすることによって上記所定ドッ
   トのオン時間の割合を制御するフレームレートモジュレ
   ーションを行なうことによって、上記所定ドットに階調
   を付与するＬＣＤ階調表示制御装置において、 ホストコンピュータと、ディスプレーコントローラと、
   表示メモリと、液晶表示装置と、メモリと、５以上の奇
   数フレームを１周期として上記フレームレートモジュレ
   ーションを行なうフレームレートモジュレーションコン
   トローラとを有することを特徴とするＬＣＤ階調表示制
   御装置。
9. （９）所定フレーム数を１周期として所定ドットをフレ
   ーム毎にオンまたはオフすることによって上記所定ドッ
   トのオン時間の割合を制御するフレームレートモジュレ
   ーションを行なうことによって、上記所定ドットに階調
   を付与するＬＣＤ階調表示制御装置において、 ホストコンピュータと、ディスプレーコントローラと、
   表示メモリと、液晶表示装置と、メモリと、フレームレ
   ートモジュレーションコントローラとを有し、 上記フレームレートモジュレーションコントローラは、
   所定数の奇数フレームを１周期とするフレームレートモ
   ジュレーションと、上記所定数以外の奇数フレームを１
   周期とするフレームレートモジュレーションとを併用し
   て上記フレームレートモジュレーションを行なうもので
   あることを特徴とするＬＣＤ階調表示制御装置。
10. （１０）所定フレーム数を１周期として所定ドットをフ
    レーム毎にオンまたはオフすることによって上記所定ド
    ットのオン時間の割合を制御するフレームレートモジュ
    レーションを行なうことによって、上記所定ドットに階
    調を付与するＬＣＤ階調表示制御装置において、 ホストコンピュータと、ディスプレーコントローラと、
    表示メモリと、液晶表示装置と、メモリと、フレームレ
    ートモジュレーションコントローラとを有し、 上記フレームレートモジュレーションコントローラは、
    上記１周期のフレーム数の値を階調数よりも大きくして
    上記フレームレートモジュレーションを行なうものであ
    ることを特徴とするＬＣＤ階調表示制御装置。