JPH01268041A - Wafer carrier - Google Patents
Wafer carrierInfo
- Publication number
- JPH01268041A JPH01268041A JP63096076A JP9607688A JPH01268041A JP H01268041 A JPH01268041 A JP H01268041A JP 63096076 A JP63096076 A JP 63096076A JP 9607688 A JP9607688 A JP 9607688A JP H01268041 A JPH01268041 A JP H01268041A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- grooves
- wafers
- side plate
- wafer carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 10
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 claims abstract description 9
- -1 polypropylene Polymers 0.000 claims abstract description 6
- 239000004743 Polypropylene Substances 0.000 claims abstract description 5
- 229920001155 polypropylene Polymers 0.000 claims abstract description 5
- 239000012811 non-conductive material Substances 0.000 claims abstract description 4
- 235000012431 wafers Nutrition 0.000 abstract description 89
- 239000002245 particle Substances 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 229910052697 platinum Inorganic materials 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Workshop Equipment, Work Benches, Supports, Or Storage Means (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、シリコンの単結晶を薄くスライスして表面を
研磨したウェハにＩＣパターンを焼き付けるために、前
記ウェハを搬送するための容器であるウェハキャリアに
関するものである。DETAILED DESCRIPTION OF THE INVENTION "Industrial Application Field" The present invention is a container for transporting a wafer whose surface is polished by slicing a single crystal of silicon in order to print an IC pattern on the wafer. It concerns wafer carriers.
「従来の技術」
周知のように、ウェハの表面には、現像やエツチング等
の化学処理及びリンス（洗浄）等の各種工程を経て、Ｉ
Ｃパターンが焼き付けられるようになっている。"Prior Art" As is well known, the surface of a wafer undergoes various chemical processes such as development and etching, and various processes such as rinsing (cleaning).
The C pattern can be burned.
そのため、前記ウェハを搬送するための容器である従来
のウェハキャリアは、ウェハが前記の各種工程を経てら
、薬品に侵されたり、腐食したりすることなく、ウェハ
の表面に焼き付けられたＩＣに悪影響を及ぼすことのな
い、ポリプロピレン製や四フッ化エチレン樹脂等で製作
されたものが知られている。For this reason, conventional wafer carriers, which are containers for transporting the wafers, allow the ICs printed on the surface of the wafers to be processed without being attacked by chemicals or corroded after the wafers have gone through the various processes described above. There are known products made of polypropylene, tetrafluoroethylene resin, etc., which do not have any adverse effects.
ここで、第５図を用いて、従来のウェハキャリアの概要
を示す。図中符号１はウェハキャリアであり、該ウェハ
キャリアｌは、内側にウェハを保持するための溝２が複
数形成された２枚の側版３を、前記溝２が互いに向かい
合うように接続部材４によって平行に接続したものであ
り、その上部と底部とは開放状態となっている。そして
、側版３に形成された溝２の一部分は、該側版３の外側
に開口することにより洗浄窓５を形成しており、側版３
の底部には側版３と一体に成形された脚部６．６が設け
られている。Here, an outline of a conventional wafer carrier will be shown using FIG. Reference numeral 1 in the figure is a wafer carrier, and the wafer carrier l connects two side plates 3 each having a plurality of grooves 2 formed therein for holding wafers, and connects them to a connecting member 4 such that the grooves 2 face each other. They are connected in parallel with each other, and the top and bottom are open. A part of the groove 2 formed in the side plate 3 forms a cleaning window 5 by opening to the outside of the side plate 3.
A leg 6.6, which is molded in one piece with the side plate 3, is provided at the bottom.
「発明が解決しようとする課題」
ところが、前記従来のウェハキャリアにあっては、ポリ
プロピレンや四フッ化エチレン樹脂等の非導電性材料で
製作されているため、内部に収納されたウェハが数千ボ
ルトに帯電してしまうこととなり、ウェハへの粒子（ゴ
ミ）の沈着速度が大きくなり、ウェハへの粒子の付着量
が増大し、これによって、製品の歩留まりが低下してし
まうという問題点があった。``Problems to be Solved by the Invention'' However, because the conventional wafer carriers are made of non-conductive materials such as polypropylene and tetrafluoroethylene resin, the number of wafers stored inside the carriers can exceed several thousand. There is a problem in that the bolt becomes electrically charged, increasing the rate at which particles (dust) are deposited on the wafer, increasing the amount of particles adhering to the wafer, and reducing product yield. Ta.
また、ウェハの帯電防止として、カーボンを混入したポ
リプロピレンや四フッ化エチレン樹脂製のウェハキャリ
アも考案されているが、このウェハキャリアにあっても
、千ボルト前後の帯電が生じており、帯電電位の減少も
緩慢であるという問題点があった。In addition, wafer carriers made of carbon-mixed polypropylene or tetrafluoroethylene resin have been devised to prevent wafers from being charged, but even with these wafer carriers, a charge of around 1,000 volts occurs, and the charging potential The problem was that the decline was slow.
ここで、第６図を用いて、四フッ化エチレン樹脂のウェ
ハキャリア■と、カーボン入りの四フッ化エチレン樹脂
のウェハキャリア■とにおける、ウェハ表面電位の減衰
を示す。Here, using FIG. 6, the attenuation of the wafer surface potential in the wafer carrier (2) made of tetrafluoroethylene resin and the wafer carrier (2) made of carbon-containing tetrafluoroethylene resin is shown.
図において、縦軸はウェハ表面電位であり、横軸は時間
である。この図から、時間が経過してちウェハの表面電
位がそれほど減少せず、帯電電位の減少が緩慢であるこ
とが分かる。In the figure, the vertical axis is the wafer surface potential, and the horizontal axis is time. From this figure, it can be seen that the surface potential of the wafer does not decrease much over time, and the decrease in the charged potential is slow.
本発明は、前記問題点に鑑みてなされたものであり、ウ
ェハの帯電を防止することにより、ウェハ上への粒子の
沈着速度を減少させ、その結果、ウェハへの粒子の付着
量を減少させ、これによって、製品の歩留まりを向上さ
せることのできるウェハキャリアを提供することを目的
としている。The present invention has been made in view of the above-mentioned problems, and by preventing the wafer from being charged, the rate of deposition of particles on the wafer is reduced, and as a result, the amount of particles adhering to the wafer is reduced. The purpose of this invention is to provide a wafer carrier that can improve product yield.
「課題を解決するための手段」
本発明は、溝の内部にウェハと接触するように配設され
ると共に、各溝間が連なるように設けられた半導体素子
に悪影響を及ぼすことのない導電性を有する半導体又は
金属線と、該金属線又は半導体素子を接地部材に接触さ
せるための接地端子とを備えた構成とすることにより、
前記問題点を解決している。"Means for Solving the Problems" The present invention provides a conductive material that is arranged inside the grooves so as to be in contact with the wafer, and that does not adversely affect the semiconductor elements provided so that the grooves are continuous. By having a configuration including a semiconductor or metal wire having a
This solves the above problems.
「作用 」
ウェハが接地されているため、ウェハの帯電が防止され
、ウェハ上への粒子の沈着速度が減少し、ウェハへの粒
子の付着量が減少する。"Effect" Since the wafer is grounded, charging of the wafer is prevented, the rate of deposition of particles on the wafer is reduced, and the amount of particles adhering to the wafer is reduced.
「実施例」 以下、図面を用いて本発明を説明する。第１図。"Example" Hereinafter, the present invention will be explained using the drawings. Figure 1.
第２図は本発明の一実施例を説明するためのものであり
、図中符号１１はウェハキャリアである。FIG. 2 is for explaining one embodiment of the present invention, and reference numeral 11 in the figure is a wafer carrier.
ウェハキャリア１１は、内側にウェハ１０を保持するた
めの溝１２が長手方向（Ｘ −Ｙ方向）に沿って複数形
成された２枚の側版１３を、前記溝１２が互いに向かい
合うように接続部材１４によって平行に接続したもので
あり、その上部１３ａと底部１３ｂとは開放状態となっ
ている。前記、側版１３および接続部材１４は、四フッ
化エチレン樹脂又はポリプロピレン等の非導電性の材料
で製作されている。そして、側版１３に形成された溝１
２の一部分は、該側版１３の外側に開口することにより
洗浄窓１５を形成しており、側版１３の底部１３ｂには
該側版１３と一体に形成されて長手方向に連なる脚部１
６．１６が形成されている。The wafer carrier 11 has two side plates 13 each having a plurality of grooves 12 formed therein along the longitudinal direction (X-Y direction) for holding the wafer 10, and a connecting member such that the grooves 12 face each other. 14, and the upper part 13a and the bottom part 13b are open. The side plate 13 and the connecting member 14 are made of a non-conductive material such as tetrafluoroethylene resin or polypropylene. Then, the groove 1 formed in the side plate 13
A part of 2 is opened to the outside of the side plate 13 to form a cleaning window 15, and the bottom 13b of the side plate 13 has a leg portion 1 formed integrally with the side plate 13 and extending in the longitudinal direction.
6.16 is formed.
さらに、本実施例においては、側版１３の１１２の内部
に設けられると共に、溝１２の底部に沿って（即ち、側
版１３と脚部１６との接続部付近の長手方向に沿って）
、面記溝１２の間が連なるように金属線１７が設けらて
いる。そして、この金属線１７の両端部付近には、脚部
１６に沿って脚部１６の底面まで延びる接地端子１７ａ
が設けられことにより、アース用導線を形成している。Furthermore, in this embodiment, it is provided inside the side plate 112 of the side plate 13 and along the bottom of the groove 12 (that is, along the longitudinal direction near the connecting portion between the side plate 13 and the leg portion 16).
, a metal wire 17 is provided so as to be continuous between the grooves 12. Near both ends of this metal wire 17, ground terminals 17a extending along the leg portion 16 to the bottom surface of the leg portion 16 are provided.
is provided to form a ground conductor.
また、金属線１７の一端部は、側版１３の端部まで延び
て接地端子＋７ｂを形成している。このように、本実施
例のウェハキャリア１１は、該ウェハキャリア１１を垂
直に置いた場合にも、水平に置いた場合にもウェハキャ
リアが載置された台（接地部材）１８にアースされるよ
うに、接地端子！７ａ、１７ｂが２面に配置されるよう
になっている。Further, one end of the metal wire 17 extends to the end of the side plate 13 to form a ground terminal +7b. In this way, the wafer carrier 11 of this embodiment is grounded to the stand (grounding member) 18 on which the wafer carrier is placed both when the wafer carrier 11 is placed vertically and when it is placed horizontally. Like, ground terminal! 7a and 17b are arranged on two sides.
前記金属線１７及び接地端子１７ａ、１７ｂは、薬品等
によって侵されることのない白金または金等の細線によ
って製作されている。あるいは、ドーピングされたシリ
コンのように、薬品によって侵されたとしても、半導体
素子に悪影響を及ぼすことのない、導電性を有する半導
体の薄膜によって製作するようにしてもよい。The metal wire 17 and the ground terminals 17a, 17b are made of thin wires made of platinum, gold, or the like, which are not corroded by chemicals or the like. Alternatively, it may be made of a thin film of a conductive semiconductor, such as doped silicon, which does not adversely affect the semiconductor element even if it is attacked by chemicals.
そして、前記ウェハｌＯは、上部１３ａの解放部からウ
ェハキャリアｔｉ内へ挿入されて、側版１３の洗浄窓１
５にその両側部を係止されると共に、側版１３の底部＋
３ｂから先端をわずかに突出させて、側版１３のＭ１２
の底部に設けられた金属線１７に接触した状態で収納さ
れた構成となっている。Then, the wafer lO is inserted into the wafer carrier ti from the open part of the upper part 13a, and the cleaning window 1 of the side plate 13 is inserted into the wafer carrier ti.
5 is locked on both sides, and the bottom + of the side plate 13 is
M12 of side plate 13 with the tip slightly protruding from 3b.
It is configured such that it is housed in contact with a metal wire 17 provided at the bottom of the housing.
したがって、本実施例のウェハキャリア１１にあっては
、ウェハ１０がウェハキャリア１１の金属線Ｉ７に接触
した状態で収納されているため、ウェハ１０は常に載置
台１８にアースされた状態となっており、ウェハ！０の
帯電が防止されることになる。Therefore, in the wafer carrier 11 of this embodiment, the wafer 10 is stored in contact with the metal wire I7 of the wafer carrier 11, so the wafer 10 is always grounded to the mounting table 18. Come on, wafer! Zero charging will be prevented.
ここで、第３図、第４図を用いて、従来のウェハキャリ
ア、即ち、四フッ化エチレン樹脂のウェハキャリア■と
、カーボン入りの四フッ化エチレン樹脂のウェハキャリ
ア■、及び本実施例のアース機能を持つウェハキャリア
■とに関して、ウェハ表面電位と、ウェハ上への粒子の
沈着速度とを比較した実験例を示す。Here, using FIGS. 3 and 4, we will explain the conventional wafer carriers, namely, the wafer carrier (■) made of tetrafluoroethylene resin, the wafer carrier (2) made of carbon-containing tetrafluoroethylene resin, and the wafer carrier (2) of this embodiment. An example of an experiment comparing the wafer surface potential and the deposition rate of particles on the wafer with respect to a wafer carrier (1) with a grounding function will be shown.
第３図は、前記■、■、■のウェハキャリアにおける、
ウェハ表面電位を比較したものであるが、この図からも
分かるように、ウェハキャリア■−−２，１（ＫＶ）、
ウェハキャリア■＝−０，９（ＫＶ）、本実施例のウェ
ハキャリア■の場合には、ウェハの表面電位がほとんど
存在しない０（ＫＶ）の状態であることが分かる。FIG. 3 shows the wafer carriers of ■, ■, and ■ above.
This is a comparison of the wafer surface potentials, and as can be seen from this figure, the wafer carrier ■--2,1 (KV),
It can be seen that in the case of wafer carrier ■=-0.9 (KV) and wafer carrier ■ of this embodiment, the surface potential of the wafer is in a state of 0 (KV), which is almost non-existent.
第４図は、前記■、■、■のウェハキャリアにおける、
ウェハ上への粒子の沈着速度を比較したものであるが、
この図からも分かるように、ウェハキャリア■−０、Ｏ
ｌ ２６ （ｃ＋＋＋／ｓ）、ウェハキャリア■＝０．
００６２（ａｍ／ｓ）、本実施例のウェハキャリア■＝
０． ０００８（ｃ１１１／Ｓ）となり、本実施例のも
のは、■のちのに比べてウェハに付着する粒子の割合が
ｌ／１０以下となることが分かる。FIG. 4 shows the wafer carriers of ■, ■, and ■ above.
This is a comparison of the deposition speed of particles on the wafer.
As can be seen from this figure, wafer carrier ■-0, O
l 26 (c+++/s), wafer carrier ■=0.
0062 (am/s), wafer carrier ■=
0. 0008 (c111/S), and it can be seen that the ratio of particles adhering to the wafer in this example is 1/10 or less compared to the case after (2).
このように、前記実験例からも分かるように、本実施例
のウェハキャリアにあっては、その内部に収納されたウ
ェハの帯電が防止され、ウェハ上への粒子の沈着速度が
減少し、その結果、ウェハへの粒子の付着量が減少し、
これによって、製品の歩留まりを著しく向上させること
ができる。As can be seen from the above experimental examples, the wafer carrier of this example prevents the wafer housed inside from being charged, reduces the rate of particle deposition onto the wafer, and reduces the rate of particle deposition onto the wafer. As a result, the amount of particles attached to the wafer is reduced,
As a result, the yield of products can be significantly improved.
なお、前述した以外の他の実施例あるいは、技術的事項
について、以下に記載する。Note that other embodiments or technical matters other than those described above will be described below.
（１）本発明のウェハキャリアは、前記実施例の形状の
ものに限られることなく、ＳＥＭＩ規格で決められた寸
法のものであれば、どのようなものにても適用すること
ができる。(1) The wafer carrier of the present invention is not limited to the shape of the embodiment described above, but can be applied to any shape as long as it has dimensions determined by SEMI standards.
（１１）前記実施例においては、金属線！７をＷＩｔ１
２の底部に沿って設けたが、これに限られることなく、
ウェハと接触する位置であれば、どのような位置であっ
てもよい。(11) In the above embodiment, metal wire! 7 to WIt1
2, but is not limited to this.
Any position may be used as long as it is in contact with the wafer.
（山）前記実施例においては、接地端子１７ａ、１７ｂ
を脚部１６の両端部付近と、側版１３の一端部に設けた
が、これに限られることなく、ウェハキャリアを所定の
状態で載置した場合に、載置台（接地部材）１８に必ず
接地端子１７ａ、１７ｂが接触するような位置であれば
、適宜設計変更するこができるのは勿論である。(Mountain) In the above embodiment, the ground terminals 17a, 17b
are provided near both ends of the legs 16 and at one end of the side plate 13; however, the present invention is not limited to this, and when the wafer carrier is placed in a predetermined state, the Of course, the design can be changed as appropriate as long as the ground terminals 17a and 17b are in contact with each other.
「発明の効果」
以上詳細に説明したように、本発明のウェハキャリアは
溝の内部にウェハと接触するように１．かっ各溝間が連
なるように半導体及び金属線を設けると共に、この金属
線あるいは半導体素子を接地部材に接触させるための接
地端子を設けたものであるので、ウェハの帯電を防止す
ることができ、ウェハ上への粒子の沈着速度を減少させ
ることができ、その結果、ウェハへの粒子の付着量を減
少させ、これによって、製品の歩留まりを向上させるこ
とができる効果を奏する。"Effects of the Invention" As explained in detail above, the wafer carrier of the present invention has 1. Since the semiconductor and metal wire are provided so that the grooves are continuous, and a ground terminal is provided for bringing the metal wire or semiconductor element into contact with a grounding member, charging of the wafer can be prevented. The rate of deposition of particles onto the wafer can be reduced, and as a result, the amount of particles attached to the wafer can be reduced, thereby achieving the effect of improving the yield of products.
第１図ないし第４図は、本発明の一実施例を示すもので
、第１図はウェハキャリアの側断面図、第２図はウェハ
キャリアの正面の断面図、第３図はウェハ表面電位の比
較を説明するための説明図、第４図ウェハ上への粒子の
沈着速度を比較するための説明図、・第５図は従来のウ
ェハキャリアの斜視図、第６図はウニノー表面電位の減
衰を説明するための説明図である。
１１・・・・・・ウェハキャリア、１２・・・・・・溝
、１３・・・・・・側版、１６・・・・・・脚部、１７
・・・・・・金属線、１７ａ。
１７ｂ・・・・・・接地端子、１８・・・・・・載置台
（接地部材）。1 to 4 show an embodiment of the present invention, in which FIG. 1 is a side sectional view of a wafer carrier, FIG. 2 is a front sectional view of the wafer carrier, and FIG. 3 is a wafer surface potential. Figure 4 is an explanatory diagram to compare the deposition speed of particles onto a wafer, Figure 5 is a perspective view of a conventional wafer carrier, and Figure 6 is a diagram showing the surface potential of Uni-No. FIG. 3 is an explanatory diagram for explaining attenuation. 11...Wafer carrier, 12...Groove, 13...Side plate, 16...Legs, 17
...Metal wire, 17a. 17b...Grounding terminal, 18...Placement stand (grounding member).
Claims (1)
の材料で製作された側版の内側に形成されたウェハを保
持するための複数の溝と、該溝の内部に前記ウェハと接
触するように配設されると共に、各溝間が連なるように
設けられた半導体素子に悪影響を及ぼすことのない導電
性を有する半導体又は金属線と、該金属線又は半導体素
子を接地部材に接触させるための接地端子とを備えたウ
ェハキャリア。A plurality of grooves for holding the wafer are formed inside the side plate made of a non-conductive material such as polypropylene or tetrafluoroethylene resin, and a groove is arranged inside the groove to contact the wafer. A grounding terminal for bringing the metal wire or the semiconductor element into contact with a grounding member. A wafer carrier equipped with.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63096076A JPH01268041A (en) | 1988-04-19 | 1988-04-19 | Wafer carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63096076A JPH01268041A (en) | 1988-04-19 | 1988-04-19 | Wafer carrier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268041A true JPH01268041A (en) | 1989-10-25 |
Family
ID=14155309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63096076A Pending JPH01268041A (en) | 1988-04-19 | 1988-04-19 | Wafer carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268041A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274061A (en) * | 1995-03-30 | 1996-10-18 | Nec Yamaguchi Ltd | Rotationally drying device for semiconductor wafer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5343019A (en) * | 1976-09-30 | 1978-04-18 | Nippon Steel Corp | Refining method for steel with reduced slag formation |
| JPS59202620A (en) * | 1983-05-04 | 1984-11-16 | Hitachi Ltd | Heat treatment device |
| JPS6112099A (en) * | 1984-06-26 | 1986-01-20 | 倉敷紡績株式会社 | Jig for producing semiconductor |
| JPS61210654A (en) * | 1985-03-15 | 1986-09-18 | Hitachi Ltd | Chip tray |
| JPS62287638A (en) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | Wafer retainer |
-
1988
- 1988-04-19 JP JP63096076A patent/JPH01268041A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5343019A (en) * | 1976-09-30 | 1978-04-18 | Nippon Steel Corp | Refining method for steel with reduced slag formation |
| JPS59202620A (en) * | 1983-05-04 | 1984-11-16 | Hitachi Ltd | Heat treatment device |
| JPS6112099A (en) * | 1984-06-26 | 1986-01-20 | 倉敷紡績株式会社 | Jig for producing semiconductor |
| JPS61210654A (en) * | 1985-03-15 | 1986-09-18 | Hitachi Ltd | Chip tray |
| JPS62287638A (en) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | Wafer retainer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274061A (en) * | 1995-03-30 | 1996-10-18 | Nec Yamaguchi Ltd | Rotationally drying device for semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0265873B1 (en) | Holder for plastic leaded chip carrier | |
| Whitman et al. | Geometric and electronic properties of Cs structures on III-V (110) surfaces: From 1D and 2D insulators to 3D metals | |
| US5691650A (en) | Apparatus for coupling a semiconductor device with a tester | |
| WO2005041267A2 (en) | Substrate carrier | |
| JPH01268041A (en) | Wafer carrier | |
| EP0321065A3 (en) | Method of manufacture of schottky compound semiconductor devices | |
| US5291994A (en) | Slide tab carrier for flatpack electronic component carriers | |
| DE3665961D1 (en) | Process for selectively filling contact holes made by etching in insulating layers with electrically conductive materials for the manufacture of high-density integrated semiconductor circuits, and apparatus used for this process | |
| JPS61148852A (en) | Semiconductor device | |
| JPH01113466A (en) | Antistatic synthetic resin molding dissipating static charge | |
| JPH05291375A (en) | Wafer transport arm | |
| JPS5951555A (en) | Semiconductor integrated circuit device | |
| JP2621749B2 (en) | Jig for semiconductor transportation | |
| JPH0839441A (en) | Part holding tool | |
| US20050133165A1 (en) | Apparatus for the prevention of arcing in a CVD-TiN chamber | |
| JPH05291378A (en) | Substrate transfer member | |
| JPS61114564A (en) | Ic package with electrostatic breakdown prevention mechanism | |
| JPH0276230A (en) | Plasma cvd device | |
| JPS634710B2 (en) | ||
| JPS6035183Y2 (en) | Connector contact shorting tool | |
| JPS613440A (en) | Plug-in package | |
| JPS63283052A (en) | Package for integrated circuit | |
| JP2000100924A (en) | Wafer cassette and handler | |
| JPH01305553A (en) | Package for semiconductor integrated circuit | |
| KR0141944B1 (en) | Method of manuacture in semiconductor device |