JPH01267697A

JPH01267697A - カラー液晶表示装置

Info

Publication number: JPH01267697A
Application number: JP9741488A
Authority: JP
Inventors: Takatoshi Ishii; 石井　孝寿
Original assignee: ASCII Corp
Current assignee: ASCII Corp
Priority date: 1988-04-20
Filing date: 1988-04-20
Publication date: 1989-10-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、多階調表示を行うことができるカラー液晶
表示装置に関する。

「従来の技術」第１Ｏ図は、カラー表示を行うことができる液晶表示パ
ネルの構成を示す図である。図において、Ｘ１〜Ｘ、は
谷々走査電極であり、信号電極ＹＩＲ＋Ｙ　Ｉ　Ｇ　、
Ｙ　ＩＢ・・・・ととらにマトリックスを構成している
。表示は、各信号電極Ｙ　ＩＲ，Ｙ　＋ａ、　Ｙ　ＩＢ
・・・・・・に表示に応じた信号を供給するとともに、
スキャンに対応した走査電極Ｘ１〜ｘ、、のいずれかを
駆動することによってライン毎に行われる。そして、表
示ドツトは、図示の一点鎖線で示すように、赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の３原色の表示セルの組合わせによ
って構成されている。したがって、モノクロの液晶表示
パネルに較べて３倍の表示セル敢となっている。このカ
ラー液晶パネルを用いて多階調カラー表示を行うには、
電極へ加える電力実効値を階調に応じて制御（電圧制御
、パルス幅制御等）する多階調ドライバが一般に用いら
れる。

［発明が解決しようとする課題」しかしながら、多階調ドライバは高価となるとともに、
入力情報を多く必要とする欠点がある。

この場合に、単一階調用のドライバによって多階調カラ
ー表示ができれば、安価であるととらに従来一般に用い
られているものをそのまま使用することができるので極
めて好適である。

この発明は、上記課題に鑑みてなされたもので、単一階
調用のドライバを用いて多階調液晶カラー表示を行うこ
とかできるカラー液晶表示装置を提供することを目的と
している。

［課題を解決するための手段」第１の発明にあっては、上記課題を解決するために、信
号電極と走査電極によってマトリックスが構成され、各
ドツトがＲＧＢの３原色の表示セルによって構成されろ
カラー液晶パネルと、所定数のフレームを１表示単位と
するとと乙に、表示面のスキャンに対応してドツト毎に
供給されるＲＧＢカラー階調信号と前記表示単位内にお
けるフレームの番号とに基づき当該フレームにおける表
示の有無を各色の表示セル毎に指示するフレームコント
ローラを具備している。

また、第２の発明にあっては、信号電極と走査電極によ
ってマトリックスが構成され、各ドツトがＲＧＢの３原
色の表示セルによって構成されるカラー液晶パネルと、
所定数のフレームを１表示ｍ位とするとともに、表示面
のスキャンに対応してドツト毎に供給されるＲＧＢカラ
ー階調信号と前記表示単位内におけるフレームの番号と
に基づき当該フレームにおける表示の有無を各色の表示
セル毎に指示するフレームコントローラと、このフレー
ムコントローラが出力する各色毎の３ビットの出力信号
を出力順にかつＲＧＢについての所定の順番に従い４ビ
ットづつパッキングして出力するパッキング回路と、出
力端がＲＧＢ各色の前記信号線に順次接続され、前記パ
ッキング回路が出力する４ビットの信号を順次前記出力
端に割り当てるセグメントドライバとを具備している。

また、第３、第４の発明にあっては、第１、第２の発明
におけるフレームコントローラの機能として、前記表示
パネル上のドツトを上下左右に交互に２グループに分割
し、同一階調が指示される前記各表示セルについては、
異なるグループのものが異なる位相でオン／オフするよ
うに各フレームの表示の有無を指示する機能を追加して
いる。

「作用　」第１の発明においては、フレームコントローラによって
、各色の表示セルが階調に対応した数のフレームについ
てのみオン（あるいはオフ）とされ、これにより、１つ
の表示単位毎に階調表示う（なされる。

第２の発明においては、フレームコントローラから出力
される３ビットの信号が順次４ビットに変換された後に
セグメントドライバに供給される。

したがって、セグメントドライバとしては、一般的なモ
ノクロ表示用の４ビット人力のらのを使用することがで
きる。

第３、第４の発明においては、隣接するドツトの各色の
表示セルが、同一階調が指示された場合には異なる位相
でオン／オフする。これにより、隣合うドツトのフリッ
カ（１度のちらつき）が打ち消し合う効果が得られる。

「実施例」以下、図面を参照してこの発明の実施例について説明す
る。

第１図は、この発明の一実施例の全体構成を示すブロッ
ク図である。図において、１は装置各部を制御するＣＰ
Ｕである。２はＣＰＵＩで用いられるプログラムが記憶
されたプログラムエリアおよび種々のデータが一時記憶
されるワークエリア等からなるメモリである。３は表示
ドツトの色を指示するカラーコードがビットマツプで記
憶されているＶＲＡＭ（ビデオＲＡＭ）であり、４はＣ
ＰＵＩの制御の下にＶｒｔＡＭａ内のカラーコードをス
キャンし、表示ドツト毎にＲ，Ｇ、Ｂ各２ビットのカラ
ーデータＲｏ、Ｒ１，Ｇｏ、Ｇ＋、Ｂｏ、ＢＩを出力す
るデイスプレィコントローラである。また、デイスプレ
ィコントローラ４は、表示に必要な種々の制御信号、例
えば、水平同期信号ＨＳＹＮＣ，垂直同期信号ＶＳＹＮ
Ｃおよび表示期間であることを示す信号ＤＡＶ等を出力
する。この場　　　合、デイスプレィコントローラ４か
ら出力されるカラーデータは各２ビットであるから、色
ごとに４階調が指示される。５はフレームコントローラ
であり、各ドツトの各色（Ｒ，Ｇ、Ｂ）についての表示
のオン／オフを階調に応じてフレーム毎に制御する。こ
の実施例においては、３つのフレーム＃０〜＃２を１組
として表示するようにしており、表示をオンとするフレ
ームの数によってＭｌを表現する。すなわち、ある色の
階調が「０」のときは当該表示セルをすべてのフレーム
についてオフとし、「ｌ」のときは１つのフレームだけ
をオンとし、「２」のときは２つのフレームにおいてオ
ンとし、「３」のときはすべてのフレームにおいてオン
とする。したがって、階調が高いほどオン時間が長くな
り、視覚的にコントラストが高くなる。

この階調制御においては、表示面のちらつ、きを低減す
るために、以下の処理を行う。

まず、第２図に示すように、液晶カラーパネル７の表示
面のドツトを２つのグループに分ける。

この分は方は、異なるグループのドツトが上下左右に交
互に並ぶようにする。そして、斜線を付していない第１
のグループのドツトをＥＶＥＮドツトとし、斜線を付し
た第２のグループのドツトをＯＤＤドツトとする。次に
、階調と各フレームのオン／オフとの関係を第３図に示
すように設定する。第３図において、階調ｒｌＪのとき
は、ＥＶＥＮドツトはフレーム＃０においてオンし、ｏ
ＤＤドツトはフレーム＃ｌにおいてオンする。また、階
８「２」のときは、ＥＶＥＮドツトはフレーム＃Ｏと＃
２においてオンし、ｏＤＤドツトはフレーム＃ｌと＃２
においてオンするように設定されている。このようにす
ると、同一階調が指示されているときは、ＥＶＥＮドツ
トとＯＤＤドツトとがほとんど逆位相でオン／オフする
ため隣合うドツトのフリッカが打ち消し合う効果が得ら
れ、「ちらつき」が低減される。

次に、フレームコントローラ５の構成を第４図に示す。

第４図において、イクスクルーンブオアゲートＥＸＯｒ
ｔｌは、ＥＶＥＮドツトとＯＤＤドツトとを識別するた
めのものであり、一方の入力端にラインカウンタの第Ｏ
ビットの出力信号が供給され、他方の入力端にドツトカ
ウンタの第０ビットの出力信号が供給される。ラインカ
ウンタおよびドツトカウンタは、共にデイスプレィコン
トローラ４内に設けられており（図示路）、前者は表示
を行うラインの番号（０〜ｍ）をカウントし、後者は表
示するドツトの番号（０〜ｎ）をカウントする。これら
のカウンタの第０ビットが“ｌ”であるときは当該ライ
ンまたはドツトの番号が奇数であることを示し、“０”
であるときは偶数であることを示す。イクスクルーシブ
オアゲートＥＸＯＲＩの出力信号は、偶数ライン（最上
位ラインは第０番）で奇数ドツト（最左ドツトは第０番
）のとき、および奇数ラインで偶数ドツトのときに“ｌ
“信号となり、ＯＤＤドツトであることを検出する。す
なわち、上下左右とも交互にＯＤＤドツトとなる。この
イクスクルーンプオアゲートＥＸＯＲの出力信号は、セ
レクタＩＯの第０入力端に供給されるとともに、インバ
ータＩＮＶＩによって反転された後にセレクタｌＯの第
一１入力端に供給される。インバータＩＮＶＩの出力信
号が“１″のときは、その時点のドツトがＥＶＥＮドツ
トであることを示す。また、セレクタｌＯは、フレーム
カウンタｌ！のカウント出力によってセレクト動作が制
御されるようになっており、カウント出力に対応する番
号の入力端が選択される。また、セレクタｌＯの第２入
力端は、抵抗を介してプルアップされている。

フレームカウンタ１１は、各フレームの走査開始時にデ
イスプレィコントローラ４から供給される垂直同期信号
ＶＳＹＮＣをカウントする３進カウンタである。したが
って、セレクタ１０は第０入力端−第１入力端−第２入
力端−第０入力端という順で選択動作を行う。これによ
り、セレクタ１０の出力信号は、フレーム＃０のときは
、ＯＤＤドツトのときに“ｌ°倍信号ＥＶＥＮドツトの
ときに′０”信号となる。また、フレーム＃１のときは
上記とは逆にＯＤＤドツトのときに“０“信号、ＥＶＥ
Ｎドツトのときに“ｌ”信号となり、フレーム＃２のと
きは常に“ｌ°倍信号なる。このように、セレクタ１０
の出力信号は、前述した第３図における階調「２」の場
合のフレーム制御パターンと一致する。

次に、＋２．１３．１４は各々セレクタであり、各々の
第２入力端には、セレクタ１０の出力信号が供給され、
各々の第１入力端には、セレクタ１０の出力信号がイン
バータＩＮＶ２によって反転されて供給される。インバ
ータＴＮＶ２によって反転された信号は、第３図に示す
階調「１」のフレーム制御パターンに一致する（階調「
２」の制御パターンとは補数関係にある）。また、各セ
レクタ＋２．１３．１４の第０入力端は接地され、第３
入力端は抵抗を介してプルアップされている。

セレクタ１２，１３．１４は、各々デイスプレィコント
ローラ４から供給される各２ビットのカラーデータ、す
なわち、レッドデータＲ，，Ｒ，、グリーンデータＧ、
、Ｇ、、およびブルーデータＢｌ。

ＢＯによってセレクト動作が制御され、各データの値に
応じた入力端が選択される。このセレクト動作によって
、各階調に応じたフレーム制御が行われる。

例えば、レッドデータＲ１，ＲｏがｒＯＪのときはセレ
クタ１２の第０入力端が選択されるから、セレクタ１２
の出力信号ＦＭＲはすべてのフレームにおいて０”にな
る。また、レッドデータＲ８，ＲｏがｒｌＪのときは、
セレクタ１２の第１入力端が選択される。そして、セレ
クタ１２の第１入力端にはインバータｒ　Ｎ　Ｖ　２か
ら階１ｒｌＪの場合のフレーム制御パターンに一致する
信号が供給されるから、この場合の出力信号Ｆ’ＭＲは
、第３図に示す階ｆｆｒｌＪのパターンに従う。すなわ
ち、各フレーム＃０〜＃２についてＥＶＥＮドツト、Ｏ
ＤＤドツト別に“１”、“０“、“０”またはＯ”、”
Ｉ”、　　“０”となる。同様にレッドデータｒ（、、
Ｒ，が「２」のときは、セレクタ１２の第２入力端が選
択される。この第２入力端にハセレクタ１０から階調「
２」の場合のフレーム制御パターンに一致する信号が供
給されるから、この場合の信号ＦＭＲは階調「２」の場
合のフレーム制御パターンに従う。すなわち、信号ＰＭ
Ｒは各フレーム＃０〜＃２についてＥＶＥＮドツト、Ｏ
ＤＤドツト別に“０“、“ｌ”、“ｌ”または“１″、
０″、“■”となる。そして、レッドデータＲ，，Ｒ，
が「３」のときは、セレクタ１２の第３入力端が選択さ
れ、この結果、信号Ｐ　Ｍ　ｎは、すべてのフレーム＃
０〜＃２において′″１”信号となる。

セレクタ１３の出力信号ＦＭＧとグリーンデータＧ。、
Ｇ１との関係および、セレクタ１４の出力信号ＦＭＢと
ブルーデータＢ。、ＢＩとの関係も各々上記信号ＦＭＲ
とレッドデータＲ，，Ｒ，七の関係と同様になる。以上
の処理によって、カラーデータが階調制御パターンに変
換される。また、信号の本数としては、６本のカラーデ
ータが３本の信号ＦＭＲＳＦＭＧ、ＦＭＢに変換される
。

次に、第１図に示すパッキング回路６は、フレームコン
トローラ５から供給される３ビットの信号ＦＭＲ，Ｆ＆
ｉＧ、、ＦＭＢを、所定の単位でパッキング１２て液晶
カラーパネル７に供給するパッキング回路である。ここ
で、パブキング回路６の処理の必要性を説明する。

第５図は、この実１例において用いる液晶カラーパネル
７の構成を示す図である。第５図における信号電極およ
び走査電極の構成は、前述した第１０図に示す液晶カラ
ーパネルと同様の構成となっている。また、この液晶カ
ラーペネル７は、ｍ階調用の液晶ドライバを（ｆしたパ
ネルであり、同図に示すようにセグメントドライバ２０
の入力端は４ビットで構成されている。ここで、セグメ
ントドライバ２０は、４ビット弔位で供給される表示用
データをノフトクロブクに基づいて順次取り込みなう（
ら、信号？Ｕ極Ｙ　ＩＲＩ　Ｙ　ＩＧ＋　￥　＋ａ・・
・・・・に対応４−る出力端ビットに割り当てて行く。

しかしながら、本実施例においては、カラー階調表示を
行うために、フレームコントローラ５において３ビット
の信号ＰＭＲ，ＦＭＧ、ＦｌｖｉＢを作成している。

これらの信号をそのままセグメントドライバに供給する
と、以下の不都合が生じる。

すなわち、第６図に示ｔようにセグメントドライバ２０
は、４ビット！ｉ位で出力ビットに割り振って行くから
、入力データが３ビットであると、使用されない出力ビ
ットが生じてしまい、全体で７５パーセントの＋１用率
しかなくなっていしまう。

パブキング回路６は、このような不都合を解消するため
の処理を行う。この処理は、第７図に示−４゛ように、
第０番目のドツトについてのＦＭＲ，ＰＭＧ、Ｆ’、４
Ｂの各データ（図では単にｌえ、　０．１３と示す）と
第１番目のドツトの信号ＦＭｒ（とを４ビット１組にし
て出力しくデータＩＰ）、また、第１番目の信号ＦＭＧ
、ＦＭＢと第２番目の信号Ｆ〜ｉＲ，ＰＭＧを４ビット
１組にして出力しくデータ２Ｐ）、さらに、第２番目の
ドツトの信号ＦＭ　Ｂと第３番目のドツトの信号Ｆ”Ｍ
Ｒ，ＦＳｆＧ。

ＦＭＢとを４ビット１組にして出力する（データ３Ｐ）
、、以後のドツトについても上記と同様にして順次４ビ
ットを１組にして出力する。したがって、セグメントド
ライバ２０は、４ビットの入力信号力（与えられ、これ
を順次出力ビットに割り当てて行くから、出力ビットは
無駄なく全て使用される。

次に、パッキング回路６の詳細な構成について第８図を
参照して説明する。

第８図において、３０は３ビットのＤタイプフリップフ
ロップであり、ドツトクロックＤＣＫの立ちＬがりタイ
ミングにおいて、各入力端に供給されろ信号Ｆ〜ｉｎ、
ＦＭＧ、ＦＭＢを取り込む。

このｌ）タイプフリップフロップ３０の出力信号は、３
ビットのＤタイプフリップフロップ３１の各入力端に供
給される。このＤタイプフリップフロップ３１は、ドツ
トクロックＤＣＫの立ち上がり時において、入力端に供
給されている信号を取り込む。この構成により、Ｄタイ
プフリップフロップ３１の出力信号は、Ｄタイプフリッ
プフロップ３０の出力信号より、１ドツトクロツクタイ
ミング遅れた信号となる。

３３は、４つのセレクト部３３ａ、３３ｂ、３３ｃ、３
３ｄを有するセレクタであり、各セレクト部３３２Ｌ〜
３３ｄは制御端子に供給される信号の値に対応した入力
端を選択４゛るようになっている。制御入力端には、ド
ツトカウンタ３２のカウント出力が供給されるようにな
っている。ドー・１−カウンタ３２は、２ビットのカウ
ンタであり、表示面のドツトの番号を「０」〜「３」の
範囲で周期的にカウントする。ドツトカウンタ３２は、
水平同期信号ＨＳ　Ｙ　Ｎ　Ｃによってリセットされ、
表示期間を示す信号ＤＡＶによってイネーブル状態とな
り、ドツトクロックＤＣＫをカウントするようになって
いる。

上述の信号ＦＭｒｔは、Ｄタイプフリップフロップ３０
を介してセレクト部３３ｂの第３入力端、セレクｉ一部
３３ｃ：の第２入力端、セレクト部３３ｄの第１入力端
に供給され、また、Ｄタイプフリップフロップ３０．３
１を順次弁してセレクト部３３ａの第１入力端に供給さ
れる。信号ＦＭＧは、Ｄタイプフリップフロップ３０を
介してセレクト部３３ｃの第３入力端およびセレクト３
３ｄの第２入力端に供給され、また、Ｄタイプフリップ
フロブブ３０．３１を順次介してセレクト部３３ａの第
２入力端およびセレクト部３３ｂの第１入力端に供給さ
れろ。信号ＦＭＢは、Ｄタイ°プフリップフロツプ３０
を介してセレクト部３３ｄの第３入力端に供給され、ま
た、Ｄタイプフリップフロップ３０．３１を順次介して
セレクト部３３ａの第３入力端、セレクト部３３ｂの第
２入力端およびセレクト部３３ｃの第１入力端に各々供
給される。

また、各セレクト部３３ａ、３３ｂ、３３ｃ、３３ｄの
第Ｏ入力端（図示路）には、いずれの信号も供給されな
いようになっている。

上記セレクト部３３　ａ、　３３　ｂ、　　３３　ｃ、
　　３３ｄの各出力信号は、４ビットのＤタイプフリッ
プフロップ３４を介して信号ＤＴＯ，ＤＴ１．ＤＴ２、
ＤＴ３として第５図に示すセグメントドライバ２０の入
力端に供給される。

ここで、パブキング回路６のパブキング処理と信号ＤＴ
Ｏ〜ＤＴ３との関係を説明する。

今、ドツトカウンタ３２のカウント内容が「３」の状態
にあるとし、Ｄタイプフリップフロップ３０にドツトク
ロックＤＣＫのタイミングで順次信号（ＦＭＲｏ、ＦＭ
Ｇ、、ＦＭＢＯ）、（Ｆ〜１Ｒ１゜ＦＭＧ、、ＦＭＢ、
）、（Ｆ　Ｍ　Ｒｔ、　Ｆ　Ｍ　Ｇ　ｔ、　Ｆ　ＭＢ２
）、（Ｆ　Ｍ　Ｒ３、Ｆ　Ｍ　Ｇ　＊　、　Ｆ　Ｍ　Ｂ
　＊　）が供給されたとする。今、最初のドツトクロッ
クＤＣＫが第９図（イ）に示す時刻ｔ１において立ち上
がったとすると、ドツトカウンタ３０の内容が「０」と
なるととらに、Ｄタイプフリップフロップ３０に信号（
Ｆ　ＭＲｏ、　Ｆ　ＭＧｏ、　Ｆ　ＭＢｏ）が取り込ま
れる。この時、セレクタ３３の制御入力端にはドツトカ
ウンタ３２から値ｒＯＪの信号が供給されているから各
セレクト部３３ａ〜３３ｄは各々第０入力端を選択する
。したがって、時刻ｔ１においては、セレクト部３３ａ
〜３３ｄは第０入力端の信号を出力し、この信号がＤタ
イプフリップフロップ３４に取り込まれ信号ＤＴＯ〜Ｄ
Ｔ３として出力される。そして、第０入力端には信号Ｆ
Ｍｒｌ、ＦＭＧ、ＦＭＢは供給されないから、時刻ｔ１
における信号ＤＴＯ〜ＤＴ３は、第９図（ロ）に示すよ
うにフレームコントローラ５の出力信号とは、関係の無
い信号となる。次に、時刻１．においてドツトクロック
ＤＣＫが立ち上がると、信号（ＦＭＲ，、ＦＭＧ、、Ｐ
ＭＢ、）がＤタイプフリップフロップ３１に取り込まれ
るとともに、信号（ＦＭｆｌ、、ＦＭＧ、、ＦＭＢ、）
がＤタイプフリップフロップ３０に取り込まれる。また
、ドツトカウンタ３２のカウント値が「１」になるため
セレクト部３３ａ〜３３ｄは、入力端ｒｌＪを選択する
。この結果、Ｄタイプフリップフロップ３１に取り込ま
れた信号（ＦＭＲ，、ＦＭＧＯ，ＦＭＢ、）がセレクト
部３３ＸＬ、３３ｂ、３３ｃから出力され、また、Ｄタ
イプフリップフロップ３０に取り込まれた信号（ＦＭＲ
，、ＦＭＧ、、ＦＭＢｌ）のうち信号ＦＭＲ，がセレク
ト部３３ｄから出力される。そして、これらの信号がＤ
タイプフリップフロップ３４に取り込まれるから、この
時点における信号ＤＴＯ１ＤＴＩＳＤＴ２、ＤＴ３は各
々ＦＭＲｏ、ＦＭＧｏ、ＦＭＢｏ、ＦＭＩＲＩとなる。

すなわち、第７図に示す第１回目のパッキング処理によ
るデータＩＰとなる。次に、時刻ｔ３においてドツトク
ロックＤＣＫが立ち上がると、信号（ＰＭＲ，、ＦＭＧ
、、ＦＭＢ、）がＤタイプフリップフロップ３１に取り
込まれる。同時に次の信号であるＦ　Ｍ　Ｒｖ　、　Ｆ
　Ｍ　Ｇ　！　、　Ｆ　Ｍ　Ｂ　ｔがＤタイプフリップ
フロップ３０に取り込まれる。また、ドツトカウンタ３
２のカウント値が「２」となるから、セレクト部３３ａ
〜３３ｄが第２入力端を選択する。これにより、信号Ｐ
ＭＧ、、ＰＭＢ、がセレクト部３３ａ、３３ｂから出力
され、信号Ｆ　Ｍ　Ｒｔ　。

Ｐ　Ｍ　Ｇ　ｔがセレクト部３３ｃ、３３ｄから出力さ
れる。したがって、時刻ｔ３における信号ＤＴＯ。

ＤＴｌ、ＤＴ２．ＤＴ３は、ＦＭＧ、、Ｆ’ＭＢ、。

ＦＭＲｔ、ＦＭＲＧ、となり、第７図に示す第２回目の
パッキング処理によるデータ２Ｐとなる。次に、時刻ｔ
４において、ドツトクロックＤＣＫが立ち上がると、信
号Ｐ　ＭＲｔ、Ｆ　ＭＧ　２．　Ｆ　ＭＢ　ｔがＤタイ
プフリップフロップ３１に取り込まれ、また、信号ＦＭ
Ｒ，，ＰＭＧ３．ＦＭＢ、がＤタイプフリップフロップ
３０に取り込まれる。この時、ドツトカウンタ３２のカ
ウント値は、「３」となるから、セレクト部３３ａ〜３
３ｄは第３入力端を選択し、これにより、信号Ｆ　Ｍ　
Ｂ　２かセレクト部：３３　ａから出力され、信号ＦＭ
Ｒ，，Ｆ’ＭＧ、。

Ｆ　Ｍ　Ｂ　、がセレクト部３３ｂ、３３ｃ、３３ｄか
ら出力される。したか−）で、時刻し。における信号Ｄ
ＴＯ〜ＤＴ３は、信号Ｆ　Ｍ　Ｂ　ｆ、Ｆ’ＭＲ，、Ｆ
ＭＧｌ、Ｐ〜ｌｌ３３となり、第７図に示す第３回目の
パブキング回路によるデータとなる。

そして、時刻ｔ、以後は、上述した時刻ｔ１〜し。

までの処理と同様の処理が繰り返され、信号Ｆ’　ＭＲ
、Ｆ　Ｍ　Ｇ　、　Ｆ　Ｍ　Ｂの・１組に対し、３回の
パブキング処理が順次行われていく。

次に、上記パッキング処理により作成された信号Ｄ　Ｔ
　Ｏ〜Ｄ　′ｒ　３は、第５図に示すセグメントドライ
バにシフトクロック５ＣＫ（第９図（ハ））に同期して
供給される。この時のシフトクロックＳＣＫは、ドツト
クロツクＤＣＫに同期した同一の周期を有するパルス信
号であるが、４個に１個のパルスが間引かれるようにな
っている。そして、間引かれるタイミングは第９図にお
ける時刻ｔいｔ、である。このタイミングは、信号ＤＴ
Ｏ〜ＤＴ３かフレームコントローラ５の出力とは関係の
ない値（例えば、全て”１゛ちしくは全てＯ”等）とな
るタイミングである。一方、セグメントドライバ２０は
シフトクロックの立ち下がりによＳいて信号の取り込み
が行われるようになっている。

この結果、第９図（σ）、（ハ）に示−４゛ように、パ
ッキング処理が行われたデータＩＰ、２Ｐ、３Ｐのみが
セグメントドライバ２０に取り込まれていく。そして、
セグメントドライバ２０は、これらのデータＩＰ、２Ｐ
、３［）を順次出力ビットに割り当てていく。したがっ
て、セグメントドライバ２０において利用されない出力
ヒ！１・か出ることがなく、利用率は１００パーセント
となる。

次に、この実施例の全体動作について説明４゛る。

まず、デイスプレィコントローラ・１がＶ　ｒ？　Ａ　
Ｍ　３から表示面のスキャンに対応してカラーコードを
読出し、これらのカラーコードが順次カラーデータに変
換されてフレームコントローラ５に出力される。フレー
ムコントローラ５は、供給されたカラーデータについて
、各色ｆｉ３にその階調に応じて１１；１述したフレー
ム割り当て処理を行う。そして、フレーム＃０において
信号Ｐ　Ｍ　Ｅｌ　、　Ｆ　Ｍ　Ｇ　、　Ｆ　ＭＢが１
画面分の各ド・！トについて順次出力される。

これら信号Ｆ　Ｍ　Ｒ、Ｆ　Ｍ　Ｇ　、　Ｆ　Ｍ　Ｂが
、パブキング回路６において４ヒツト毎にパッキングさ
れて、セグメントドライバ２０に供給される。セグメン
トドライバ２０は供給された信号をシフトクロック５Ｃ
Ｋ（第９図（ハ）参照）に基づいて順次取り込み、さら
に、出力端に割り当てていく。このセグメ〉・トドライ
バ２０において！ライン分のデータ取り込みが終了する
と、これらのデータが信号電極Ｙ　ＩＲ，Ｙ　１ｃ、　
Ｙ　ＩＢ・・・・・・に−斉に供給され、また、スキャ
ンに対応する走査Ｔｒｉ極Ｘ、〜Ｘｎが駆動される。こ
れによって、当該ラインの表示が行われる。以後、順次
各ラインについての表示が行われていき、最初のフレー
ム＃０の表示が終了する。

次に、デイスプレィコントローラ４は、フレーム＃ｌの
処理に移り、フレーム＃０のときと同じカラーデータを
スキャンに対応してフレームコントローラ５に供給する
。その後の動作は、−に記フレーム＃０の場合と同様に
、階調に応じたフレーム割り当て処理、パッキング処理
、セグメントドライバ２０のデータ取り込み／出力処理
が行われ、フレーム＃ｌの表示か行われる。次いで、上
記と全く同様にしてフレーム＃２の表示が行われ、これ
により、フレーム＃０〜＃２からなる１つの表示単位の
表示が終了する。この表示単位内においては、各色の階
調に応じてオンとなるフレーム数が制御され、ダイナミ
ック表示による階調表現がなされる。この場合、各色は
４階調であるから、全体では４ｘ４ｘ４＝６４色のカラ
ー階調表示か行われる。

なお、上記実施例においては、３フレ一ム周期で階調表
現を行うようにしたが、液晶デイスプレィの応答性から
フリッカは実用域では問題にならない。また、液晶デイ
スプレィの高速化に１１′、い、より多くのフレーム周
期で階調表現を行うようにしてらよい。

「発明の効果」以上説明したように、第１の発明によれば、信号電極と
走査電極によってマトリック”　カ＋Ｒ成すれ、各ドツ
トがＲＧＢの３１９色の表示セルニよって構成されるカ
ラー液晶パネルと、所定数ノフレームを１表示単位とす
るとともに、表示面のスキャンに対応してドツト毎に供
給されるＲ　Ｇ　Ｉ３カラー階調信号と前記表示単位内
におけるフレームの番号とに基づき当該フレームにおけ
ろ表示のｆ１無を各色の表示セル毎に指示するフレーム
コントローラを具備したので、各色の表示セルは階調に
対応した数のフレームについてのみオン（あるいはオフ
）とされ、これにより、表示単位毎に階調表示がなされ
る。

また、第２の発明においては、上記構成に加えてフレー
ムコントローラが出力する各色毎の３ビットの出力信号
を出力順にかつｒ（ＧＢについての所定の順番に従い４
ビットづつパッキングして出力するパッキング回路と、
出力端がＲＧＢ各色の前記信号線に順次接続され、前記
パッキング回路が出力する４ビットの信号を順次前記出
力端に割り当てるセグメントドライバとを具備したので
、フレームコントローラから出力される３ビットの信号
が順次４ビットに変換された後にセグメントドライバに
供給されるので、セグメントドライバとして一般的なモ
ノクロ表示用の４ビット人力のらのを使用することがで
きる。したがって、従来のセグメントドライバを活用で
き、安価に製作することができるとともに、新たなセグ
メントドライバを・開発する必要がなく容易に製作がで
きる利点が得られる。

また、第３、第４の発明においては、フレームコントロ
ーラは、前記表示パネル上のドツトを上下左右に交互に
２グループに分割し、同一階調が指示される前記各表示
セルについては、異なるグループのものが逆位相でオン
／オフするように各フレームの表示の有無を指示するの
で、隣接するドツトの各色の表示セルが、同一階調が指
示された場合には異なる位相でオン／オフする。これに
より、隣接するドツトのフリッカが打ち消し合う効果が
得られ、画面のチラッキが低減される。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、第２図は同実施例における表示面の分割方法を示す図、第３図は同実施例におけるフレームコントロール方法を
示す図、第４図はフレームコントローラ５の構成を示す回路図、第５図は同実施例における液晶カラーパネルの構成を示
す概略図、第６図は従来のセグメントドライバをカラーパネルに用
いた場合の出力端の割り振り方法を示すブロック図、第７図はパッキング回路６におけるパッキング処理を説
明するための図、第８図はパブキング回路６の構成を示す回路図、第９図
はパッキング回路６の各部の動作タイミングを示すタイ
ミングチャート、第１Ｏ図は一般的な液晶カラーパネルの構成を示す図で
ある。 ■・・・・・・ＣＰＵ、２・・・・・・メモリ、３・・
・・・・ＶＲＡＭ。４・・・・・・デイスプレィコントローラ、５・・・・
・・フレームコントローラ、６・・・・・・パッキング
回路、７・・・・・・液晶カラーパネル。

Claims

【特許請求の範囲】

（１）信号電極と走査電極によってマトリックスが構成
され、各ドットがＲＧＢの３原色の表示セルによって構
成されるカラー液晶パネルと、所定数のフレームを１表
示単位とするとともに、表示面のスキャンに対応してド
ット毎に供給されるＲＧＢカラー階調信号と前記表示単
位内におけるフレームの番号とに基づき当該フレームに
おける表示の有無を各色の表示セル毎に指示するフレー
ムコントローラを具備することを特徴とするカラー液晶
表示装置。
（２）信号電極と走査電極によってマトリックスが構成
され、各ドットがＲＧＢの３原色の表示セルによって構
成されるカラー液晶パネルと、所定数のフレームを１表
示単位とするとともに、表示面のスキャンに対応してド
ット毎に供給されるＲＧＢカラー階調信号と前記表示単
位内におけるフレームの番号とに基づき当該フレームに
おける表示の有無を各色の表示セル毎に指示するフレー
ムコントローラと、このフレームコントローラが出力す
る各色毎の３ビットの出力信号を出力順にかつＲＧＢに
ついての所定の順番に従い４ビットづつパッキングして
出力するパッキング回路と、出力端がＲＧＢ各色の前記
信号線に順次接続され、前記パッキング回路が出力する
４ビットの信号を順次前記出力端に割り当てるセグメン
トドライバとを具備することを特徴とするカラー液晶表
示装置。
（３）前記フレームコントローラは、前記表示パネル上
のドットを上下左右に交互に２グループに分割し、同一
階調が指示される前記各表示セルについては、異なるグ
ループのものが異なる位相でオン／オフするように各フ
レームの表示の有無を指示することを特徴とする請求項
１または２記載のカラー液晶表示装置。