JPH01256171A - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JPH01256171A JPH01256171A JP8311088A JP8311088A JPH01256171A JP H01256171 A JPH01256171 A JP H01256171A JP 8311088 A JP8311088 A JP 8311088A JP 8311088 A JP8311088 A JP 8311088A JP H01256171 A JPH01256171 A JP H01256171A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- shallow
- semiconductor film
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 238000009792 diffusion process Methods 0.000 claims abstract description 44
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract description 4
- 239000002019 doping agent Substances 0.000 abstract 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000005457 Black-body radiation Effects 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
浅い不純物拡散領域と深いそれとを必要とする集積回路
装置を製造するのに好適な方法に関し、浅い不純物拡散
領域を形成すべき部分には拡散係数が小さい材料を使用
する旨の極めて筒車な手段に依り、浅い不純物拡散領域
を容易に形成できるようにすることを目的とし、 半導体基板上にそれよりも不純物拡散係数が小さい半導
体膜を選択的に形成する工程と、次いで、該半導体膜中
に浅い不純物拡散領域を形成する工程とが含まれてなる
よう構成する。
装置を製造するのに好適な方法に関し、浅い不純物拡散
領域を形成すべき部分には拡散係数が小さい材料を使用
する旨の極めて筒車な手段に依り、浅い不純物拡散領域
を容易に形成できるようにすることを目的とし、 半導体基板上にそれよりも不純物拡散係数が小さい半導
体膜を選択的に形成する工程と、次いで、該半導体膜中
に浅い不純物拡散領域を形成する工程とが含まれてなる
よう構成する。
本発明は、浅い不純物拡散領域と深いそれとを必要とす
る集積回路装置を製造するのに好適な方法に関する。
る集積回路装置を製造するのに好適な方法に関する。
一般に、集積回路装置に於いては、浅い不純物拡散領域
を必要とする素子と深いそれを必要とする素子とを混在
させなければならない場合があり、浅い不純物拡散領域
を必要とする素子としては、例えば高速スイッチング素
子が挙げられ、また、深い不純物拡散領域を必要とする
素子としては、例えば高耐圧を必要とする入力或いは出
力用素子が挙げられ、更にまた、−素子内に於いても、
バイポーラ・トランジスタでは、ベース領域及び工ミッ
タ領域は浅い不純物拡散領域が必要であり、逆に、コレ
クタ領域や素子間分離領域としては深い不純物拡散領域
が必要である。尚、高速のＭ ＩＳ型電界効果トランジ
スタに於けるソース領域及びドレイン領域は浅い方が良
いのは勿論である。
を必要とする素子と深いそれを必要とする素子とを混在
させなければならない場合があり、浅い不純物拡散領域
を必要とする素子としては、例えば高速スイッチング素
子が挙げられ、また、深い不純物拡散領域を必要とする
素子としては、例えば高耐圧を必要とする入力或いは出
力用素子が挙げられ、更にまた、−素子内に於いても、
バイポーラ・トランジスタでは、ベース領域及び工ミッ
タ領域は浅い不純物拡散領域が必要であり、逆に、コレ
クタ領域や素子間分離領域としては深い不純物拡散領域
が必要である。尚、高速のＭ ＩＳ型電界効果トランジ
スタに於けるソース領域及びドレイン領域は浅い方が良
いのは勿論である。
このうち、製造上で問題となるのは、勿論、浅い不純物
拡散領域を必要とする素子であり、たとい不純物を浅く
イオン注入しても、それを活性化し且つ結晶欠陥を解消
する為の熱処理を行う段階で拡散されるので、深い不純
物拡散領域が形成されてしまう。
拡散領域を必要とする素子であり、たとい不純物を浅く
イオン注入しても、それを活性化し且つ結晶欠陥を解消
する為の熱処理を行う段階で拡散されるので、深い不純
物拡散領域が形成されてしまう。
そこで、急速加熱法を適用して熱処理をする技術が実現
されている。
されている。
例えば、キセノン（Ｘｅ） ・ランプからの光ビーム
でアニールを行う、所謂、ランプ・アニール、或いは、
レーザ・ビーム・アニール、或いは、黒体輻射アニール
などがそれである。
でアニールを行う、所謂、ランプ・アニール、或いは、
レーザ・ビーム・アニール、或いは、黒体輻射アニール
などがそれである。
〔発明が解決しようとする課題〕
前記した急速加熱法を適用した場合、半導体ウェハを局
所的に急加熱及び急冷却をするので歪を生じ、その結果
、結晶欠陥が発生したり、ｐｎ接合の深さ分布、シート
抵抗分布などのウェハ内分布が悪くなったり、また、ス
リップ・ラインの発生が問題になっている。
所的に急加熱及び急冷却をするので歪を生じ、その結果
、結晶欠陥が発生したり、ｐｎ接合の深さ分布、シート
抵抗分布などのウェハ内分布が悪くなったり、また、ス
リップ・ラインの発生が問題になっている。
また、浅い不純物拡散領域が必要な典型的な素子として
バイポーラ・トランジスタがあり、そのベース領域及び
エミッタ領域が対象になっているのであるが、ｎｐｎ形
式のものでは、ベース領域をｐ型にする必要があり、現
在、その不純物としては硼素（Ｂ）以外は考えられない
よ・うな状況にある。
バイポーラ・トランジスタがあり、そのベース領域及び
エミッタ領域が対象になっているのであるが、ｎｐｎ形
式のものでは、ベース領域をｐ型にする必要があり、現
在、その不純物としては硼素（Ｂ）以外は考えられない
よ・うな状況にある。
然しなから、硼素は大変軽く且つ原子半径が小さい元素
であることからイオン注入した場合に深く入り易い傾向
にあると共に拡散係数が大きい旨の特性を併せもってい
るので、硼素を用いて浅いベース領域を形成することに
は限界が見えてきたと考えられている。
であることからイオン注入した場合に深く入り易い傾向
にあると共に拡散係数が大きい旨の特性を併せもってい
るので、硼素を用いて浅いベース領域を形成することに
は限界が見えてきたと考えられている。
このような欠点を解消しようとして、多結晶シリコン膜
に硼素イオンを打ち込み、その後、固相−固相拡散で浅
いベース領域を形成することも行われているが、その場
合、ベース領域形成後に多結晶シリコン膜の全部或いは
一部を除去することが問題になる。即ち、ＫＯＨなどの
エッチャントを用いることで多結晶シリコン膜の除去は
可能であるが、その際、下地のエピタキシャル成長シリ
コン半導体層も僅かではあるが削られてしまい、折角、
浅いベース領域を形成しても、その深さに不均一が発生
することになる。
に硼素イオンを打ち込み、その後、固相−固相拡散で浅
いベース領域を形成することも行われているが、その場
合、ベース領域形成後に多結晶シリコン膜の全部或いは
一部を除去することが問題になる。即ち、ＫＯＨなどの
エッチャントを用いることで多結晶シリコン膜の除去は
可能であるが、その際、下地のエピタキシャル成長シリ
コン半導体層も僅かではあるが削られてしまい、折角、
浅いベース領域を形成しても、その深さに不均一が発生
することになる。
本発明は、浅い不純物拡散領域を形成すべき部分には拡
散係数が小さい材料を使用する旨の極めて簡単な手段に
依り、浅い不純物拡散領域を容易に形成できるようにす
る。
散係数が小さい材料を使用する旨の極めて簡単な手段に
依り、浅い不純物拡散領域を容易に形成できるようにす
る。
本発明では、不純物を拡散する技術そのものを改良して
不純物拡散領域を浅（形成することについては限界に近
い旨の認識から、不純物拡散領域を形成すべき部分の材
料、即ち、半導体層の構成材料に適切なものを選択する
ことで課題の解決に成功した。その半導体層としては、
炭化珪素を用いることが基本になっている。
不純物拡散領域を浅（形成することについては限界に近
い旨の認識から、不純物拡散領域を形成すべき部分の材
料、即ち、半導体層の構成材料に適切なものを選択する
ことで課題の解決に成功した。その半導体層としては、
炭化珪素を用いることが基本になっている。
炭化珪素の不純物拡散係数は、例えば、シリコンに比較
すると約１／１００程度であるから、著しく浅い不純物
拡散領域を形成することができる。
すると約１／１００程度であるから、著しく浅い不純物
拡散領域を形成することができる。
即ち、本発明に依る集積回路装置の製造方法に於いては
、半導体基板（例えばシリコン半導体基板１）上にそれ
よりも不純物拡散係数か小さい半導体膜（炭化珪素膜２
）を選択的に形成する工程と、次いで、該半導体膜中に
浅い不純物拡散領域（例えばｐ型ベース領域５或いはｎ
型エミッタ領域８）を形成する工程とが含まれている。
、半導体基板（例えばシリコン半導体基板１）上にそれ
よりも不純物拡散係数か小さい半導体膜（炭化珪素膜２
）を選択的に形成する工程と、次いで、該半導体膜中に
浅い不純物拡散領域（例えばｐ型ベース領域５或いはｎ
型エミッタ領域８）を形成する工程とが含まれている。
前記手段を採ることに依り、バイポーラ・トランジスタ
のベース領域やエミッタ領域、ＭＩＳ型電界効果トラン
ジスタのソース領域やドレイン領域など浅い接合が必要
な部分には不純物拡散係数が小さい半導体膜が存在して
いるので、不純物拡散技術そのものには余り注意を払わ
なくても、浅い不純物拡散領域を節単且つ容易に形成す
ることが可能であり、また、高耐圧を必要とする入力或
いは出力用素子やバイポーラ・トランジスタのコレクタ
領域や素子間分離領域など深い接合が必要な部分は前記
半導体膜を除去して表出させた不純物拡散係数が該半導
体膜に比較して大である半導体基板に形成すれば良く、
従って、種々な目的に適合する諸素子を作り込むことが
必要な集積回路装置を製造するのに好適である。
のベース領域やエミッタ領域、ＭＩＳ型電界効果トラン
ジスタのソース領域やドレイン領域など浅い接合が必要
な部分には不純物拡散係数が小さい半導体膜が存在して
いるので、不純物拡散技術そのものには余り注意を払わ
なくても、浅い不純物拡散領域を節単且つ容易に形成す
ることが可能であり、また、高耐圧を必要とする入力或
いは出力用素子やバイポーラ・トランジスタのコレクタ
領域や素子間分離領域など深い接合が必要な部分は前記
半導体膜を除去して表出させた不純物拡散係数が該半導
体膜に比較して大である半導体基板に形成すれば良く、
従って、種々な目的に適合する諸素子を作り込むことが
必要な集積回路装置を製造するのに好適である。
第１図乃至第６図は本発明一実施例を解説する為の工程
要所に於けるバイポーラ・トランジスタを含む半導体装
置の要部切断側面図を表し、以下、これ等の図を参照し
つつ説明する。尚、ここでは、特に、浅い不純物拡散領
域の形成を対象にしているので、ベース領域及びエミッ
タ領域の形成について説明する。
要所に於けるバイポーラ・トランジスタを含む半導体装
置の要部切断側面図を表し、以下、これ等の図を参照し
つつ説明する。尚、ここでは、特に、浅い不純物拡散領
域の形成を対象にしているので、ベース領域及びエミッ
タ領域の形成について説明する。
第１図参照
（１）＠圧化学気相成長（ｌｏｗ ｐｒｅｓｓｕｒｅ
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ。
ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ。
５ｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、シリ
コン半導体基板１に膜厚が例えば３０００〔人〕程度で
ある炭化珪素（Ｓ ｉ Ｃ）膜２を選択的に形成する。
コン半導体基板１に膜厚が例えば３０００〔人〕程度で
ある炭化珪素（Ｓ ｉ Ｃ）膜２を選択的に形成する。
この炭化珪素膜２を選択的に形成するには、例えば不要
部分を二酸化シリコン（ＳｉＯｚ）膜で覆い、表出され
ているシリコン半導体基板１の上のみに選択的に成長さ
せたり、全面に形成したものをパターニングするなど適
宜の手段を採用して良い。
部分を二酸化シリコン（ＳｉＯｚ）膜で覆い、表出され
ているシリコン半導体基板１の上のみに選択的に成長さ
せたり、全面に形成したものをパターニングするなど適
宜の手段を採用して良い。
第２図参照
（２）ＣＶＤ法を適用することに依り、膜厚が例えば２
０００ （人〕程度である二酸化シリコン膜３を成長さ
せる。
０００ （人〕程度である二酸化シリコン膜３を成長さ
せる。
（３） 通常のフォト・リソグラフィ技術を適用する
ことに依り、二酸化シリコン膜３の選択的エツチングを
行って開口３Ａを形成し炭化珪素膜２の一部を表出させ
る。
ことに依り、二酸化シリコン膜３の選択的エツチングを
行って開口３Ａを形成し炭化珪素膜２の一部を表出させ
る。
第３図参照
（４）ＣＶＤ法を適用することに依り、膜厚が例えば５
０００ （人〕程度である多結晶シリコン膜４を成長さ
せる。
０００ （人〕程度である多結晶シリコン膜４を成長さ
せる。
（５） イオン注入法を適用することに依り、多結晶
シリコン膜４に硼素イオンをドーズ量例えば５Ｘ Ｉ
Ｑ１５（ｃａ−”）程度として打ち込んで不純物を含有
させる。
シリコン膜４に硼素イオンをドーズ量例えば５Ｘ Ｉ
Ｑ１５（ｃａ−”）程度として打ち込んで不純物を含有
させる。
（６）温度を１０００（”Ｃ）乃至１）５０（ｔ）とし
、また、時間を約１ 〔時間〕乃至３〔時間〕として熱
処理を行い、多結晶シリコン膜４中の硼素を炭化珪素膜
２中に拡散してｐ型ベース領域５を形成する。
、また、時間を約１ 〔時間〕乃至３〔時間〕として熱
処理を行い、多結晶シリコン膜４中の硼素を炭化珪素膜
２中に拡散してｐ型ベース領域５を形成する。
前記したように、多結晶シリコン膜４を介してベース領
域５を形成するのは、炭化珪素膜４に直接イオン注入し
て形成する場合に比較し、浅くすることが可能な為であ
る。
域５を形成するのは、炭化珪素膜４に直接イオン注入し
て形成する場合に比較し、浅くすることが可能な為であ
る。
第４図参照
（７） ＨＦ ＋ ＨＮ Ｏ３或いはＫＯＨをエッチ
ャントとする液中に浸漬して多結晶シリコン膜４を剥離
してからＣＶＤ法にて膜厚が例えば２０００〔人〕程度
の二酸化シリコン膜６を形成する。
ャントとする液中に浸漬して多結晶シリコン膜４を剥離
してからＣＶＤ法にて膜厚が例えば２０００〔人〕程度
の二酸化シリコン膜６を形成する。
前記したように多結晶シリコン膜４を剥離する際、その
下地がシリコン半導体層であれば、その表面は損傷を受
けるが、本発明では炭化珪素膜２である為、そのような
虞は情無であり、また、多結晶シリコン膜４を熱酸化し
て二酸化シリコン膜とすることはせずに、新たに二酸化
シリコン膜６を形成する理由は、炭化珪素膜２の表面は
酸化され難いことから厚い酸化膜を形成することができ
ず、そして、炭化珪素膜２内の浅い拡散領域が酸化膜中
に取り込まれて消滅するのを防ぐ為である。
下地がシリコン半導体層であれば、その表面は損傷を受
けるが、本発明では炭化珪素膜２である為、そのような
虞は情無であり、また、多結晶シリコン膜４を熱酸化し
て二酸化シリコン膜とすることはせずに、新たに二酸化
シリコン膜６を形成する理由は、炭化珪素膜２の表面は
酸化され難いことから厚い酸化膜を形成することができ
ず、そして、炭化珪素膜２内の浅い拡散領域が酸化膜中
に取り込まれて消滅するのを防ぐ為である。
（８）通常のフォト・リソグラフィ技術を適用すること
に依り、二酸化シリコン膜６の選択的エツチングを行っ
て開口６Ａを形成し炭化珪素膜２の一部を表出させる。
に依り、二酸化シリコン膜６の選択的エツチングを行っ
て開口６Ａを形成し炭化珪素膜２の一部を表出させる。
第５図参照
（９）ＣＶＤ法を適用することに依り、膜厚が例えば３
０００ （人〕程度である多結晶シリコン膜７を成長さ
せる。
０００ （人〕程度である多結晶シリコン膜７を成長さ
せる。
αω イオン注入法を適用することに依り、多結晶シリ
コン膜７に砒素イオンをドーズ量例えば２Ｘ １０”
（ｅｌｍ−”）程度として打ち込んで不純物を含有させ
る。
コン膜７に砒素イオンをドーズ量例えば２Ｘ １０”
（ｅｌｍ−”）程度として打ち込んで不純物を含有させ
る。
第６図参照
０υ 温度を１）００（’Ｃ）乃至１２００（’Ｃ）と
し、また、時間を約１ （時間〕乃至３ 〔時間〕とし
て熱処理を行い、多結晶シリコン膜７中の砒素を炭化珪
素膜２中に拡散してｎ型エミッタ領域８を形成する。
し、また、時間を約１ （時間〕乃至３ 〔時間〕とし
て熱処理を行い、多結晶シリコン膜７中の砒素を炭化珪
素膜２中に拡散してｎ型エミッタ領域８を形成する。
このｎ型エミッタ領域８を形成する場合も、ベース領域
５を形成した際と同じく、浅（する為の注意が払われて
いる。
５を形成した際と同じく、浅（する為の注意が払われて
いる。
前記のようにして形成したｐ型ベース領域５の深さは約
１０００ （人〕、ｎ型エミッタ領域８の深さは約５
００〔人〕であった。
１０００ （人〕、ｎ型エミッタ領域８の深さは約５
００〔人〕であった。
第７図乃至第１２図は本発明の他の実施例を解説する為
の工程要所に於けるＭＩＳトランジスタを含む半導体装
置の要部切断側面図を表し、以下、これ等の図を参照し
つつ説明する。
の工程要所に於けるＭＩＳトランジスタを含む半導体装
置の要部切断側面図を表し、以下、これ等の図を参照し
つつ説明する。
第７図参照
（１）減圧ＣＶＤ法を適用することに依り、シリコン半
導体基板１）に膜厚が例えば３０００ （人〕程度であ
る炭化珪素膜１３を成長させる。
導体基板１）に膜厚が例えば３０００ （人〕程度であ
る炭化珪素膜１３を成長させる。
（２）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセス及び反応性イオン・エツチング（ｒｅａｃ
ｔｉｖｅ ｉｏｎ ｃｔｃｈｉｎｇ：ＲＩＥ）法を
通用することに依り、炭化珪素膜１３の選択的な異方性
エツチングを行い、活性領域上を覆うもののみを残すよ
うにする。
ト・プロセス及び反応性イオン・エツチング（ｒｅａｃ
ｔｉｖｅ ｉｏｎ ｃｔｃｈｉｎｇ：ＲＩＥ）法を
通用することに依り、炭化珪素膜１３の選択的な異方性
エツチングを行い、活性領域上を覆うもののみを残すよ
うにする。
（４）熱酸化法を適用することに依り、二酸化シリコン
からなるフィールド絶縁膜１２を形成し、その後、炭化
珪素膜１３上に生成された薄い酸化膜を除去する。
からなるフィールド絶縁膜１２を形成し、その後、炭化
珪素膜１３上に生成された薄い酸化膜を除去する。
第８図参照
（５）熱酸化法を適用することに依り、炭化珪素膜１３
を覆う二酸化シリコンからなる膜厚が例えば５００〔人
〕程度のゲート絶縁膜１４を形成する。
を覆う二酸化シリコンからなる膜厚が例えば５００〔人
〕程度のゲート絶縁膜１４を形成する。
第９図参照
（６１ＣＶＤ法を適用することに依り、膜厚が例えば３
０００ （人〕程度である多結晶シリコン膜を成長させ
る。
０００ （人〕程度である多結晶シリコン膜を成長させ
る。
（７）通常のフォト・リソグラフィ技術を適用すること
に依り、前記多結晶シリコン膜のバターニングを行い、
シリコン・ゲート電極１５を形成する。
に依り、前記多結晶シリコン膜のバターニングを行い、
シリコン・ゲート電極１５を形成する。
第１０図参照
（８） イオン注入法を適用することに依り、砒素イ
オンをドーズ量Ｉ Ｘ １０ ’５ （Ｃｍ−”）程
度として打ち込み、ｎ型ソース領域１６及びｎ型ドレイ
ン領域１７の形成、そして、シリコン・ゲート電極１５
の導電性化を行う。
オンをドーズ量Ｉ Ｘ １０ ’５ （Ｃｍ−”）程
度として打ち込み、ｎ型ソース領域１６及びｎ型ドレイ
ン領域１７の形成、そして、シリコン・ゲート電極１５
の導電性化を行う。
第１）図参照
（９）熱酸化法を適用することに依り、シリコン・ゲー
ト電極１５の表面を覆う層間絶縁膜１８を形成する。尚
、この場合の熱処理は、窒素雰囲気中にて、温度を例え
ば１０５０（’Ｃ）、時間を例えば１ 〔時間〕として
熱処理するのであるが、これだけ加熱しても、ｎ型ソー
ス領域１６及びｎ型ドレイン領域１７の拡がりに対する
影響は僅少である。
ト電極１５の表面を覆う層間絶縁膜１８を形成する。尚
、この場合の熱処理は、窒素雰囲気中にて、温度を例え
ば１０５０（’Ｃ）、時間を例えば１ 〔時間〕として
熱処理するのであるが、これだけ加熱しても、ｎ型ソー
ス領域１６及びｎ型ドレイン領域１７の拡がりに対する
影響は僅少である。
第１２図参照
００）通常の技法を適用することに依り、燐珪酸ガラス
膜１９の形成、電極コンタクト窓の形成、燐珪酸ガラス
膜１９のリフローを行う為の熱処理、ソース電極２０及
びドレイン電極２１の形成などを行って完成する。
膜１９の形成、電極コンタクト窓の形成、燐珪酸ガラス
膜１９のリフローを行う為の熱処理、ソース電極２０及
びドレイン電極２１の形成などを行って完成する。
このＭＩＳトランジスタの場合も、ソース領域１６及び
ドレイン領域１７を形成する基板となるべき部分が炭化
珪素膜１３である為、極めて浅くなり、高速化及び微細
化に有効である。
ドレイン領域１７を形成する基板となるべき部分が炭化
珪素膜１３である為、極めて浅くなり、高速化及び微細
化に有効である。
本発明に依る集積回路装置の製造方法に於いては、半導
体基板上にそれよりも不純物拡散係数が小さい半導体膜
を選択的に形成する工程と、該半導体膜中に浅い不純物
拡散領域を形成する工程とが含まれている。
体基板上にそれよりも不純物拡散係数が小さい半導体膜
を選択的に形成する工程と、該半導体膜中に浅い不純物
拡散領域を形成する工程とが含まれている。
前記構成を採ることに依り、バイポーラ・トランジスタ
のベース領域やエミッタ領域、ＭＩＳ型電界効果トラン
ジスタのソース領域やドレイン領域など浅い接合が必要
な部分には不純物拡散係数が小さい半導体膜が存在して
いるので、不純物拡散技術そのものには余り注意を払わ
なくても、浅い不純物拡散領域を簡単且つ容易に形成す
ることが可能であり、また、高耐圧を必要とする入力或
いは出力用素子やバイポーラ・トランジスタのコレクタ
領域や素子間分離領域など深い接合が必要な部分は前記
半導体膜を除去して表出させた不純物拡散係数が該半導
体膜に比較して大である半導体基板に形成すれば良く、
従って、種々な目的に適合する諸素子を作り込むことが
必要な集積回路装置を製造するのに好適である。
のベース領域やエミッタ領域、ＭＩＳ型電界効果トラン
ジスタのソース領域やドレイン領域など浅い接合が必要
な部分には不純物拡散係数が小さい半導体膜が存在して
いるので、不純物拡散技術そのものには余り注意を払わ
なくても、浅い不純物拡散領域を簡単且つ容易に形成す
ることが可能であり、また、高耐圧を必要とする入力或
いは出力用素子やバイポーラ・トランジスタのコレクタ
領域や素子間分離領域など深い接合が必要な部分は前記
半導体膜を除去して表出させた不純物拡散係数が該半導
体膜に比較して大である半導体基板に形成すれば良く、
従って、種々な目的に適合する諸素子を作り込むことが
必要な集積回路装置を製造するのに好適である。
第１図乃至第６図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第７図乃至
第１２図は本発明に於ける他の実施例を説明する為の工
程要所に於ける半導体装置の要部切断側面図をそれぞれ
表している。 図に於いて、１はシリコン半導体基板、２は炭化珪素膜
、３は二酸化シリコン膜、３Ａは開口、４は多結晶シリ
コン膜、５はｐ型ベース領域、６は二酸化シリコン膜、
６Ａは開口、７は多結晶シリコン膜、８はエミッタ領域
をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 第５図 第６図 第７図 第８図 第９図 第１０図
要所に於ける半導体装置の要部切断側面図、第７図乃至
第１２図は本発明に於ける他の実施例を説明する為の工
程要所に於ける半導体装置の要部切断側面図をそれぞれ
表している。 図に於いて、１はシリコン半導体基板、２は炭化珪素膜
、３は二酸化シリコン膜、３Ａは開口、４は多結晶シリ
コン膜、５はｐ型ベース領域、６は二酸化シリコン膜、
６Ａは開口、７は多結晶シリコン膜、８はエミッタ領域
をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 第５図 第６図 第７図 第８図 第９図 第１０図
Claims (2)
- （１）半導体基板上にそれよりも不純物拡散係数が小さ
い半導体膜を選択的に形成する工程と、次いで、該半導
体膜中に浅い不純物拡散領域を形成する工程と が含まれてなることを特徴とする集積回路装置の製造方
法。 - （２）半導体基板がシリコン半導体基板であること及び
それよりも不純物拡散係数が小さい半導体膜が炭化珪素
膜であることを特徴とする請求項１記載の集積回路装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8311088A JPH01256171A (ja) | 1988-04-06 | 1988-04-06 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8311088A JPH01256171A (ja) | 1988-04-06 | 1988-04-06 | 集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01256171A true JPH01256171A (ja) | 1989-10-12 |
Family
ID=13793061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8311088A Pending JPH01256171A (ja) | 1988-04-06 | 1988-04-06 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01256171A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281764A (ja) * | 1985-10-07 | 1987-04-15 | Agency Of Ind Science & Technol | 炭化シリコン電界効果トランジスタの製造方法 |
-
1988
- 1988-04-06 JP JP8311088A patent/JPH01256171A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281764A (ja) * | 1985-10-07 | 1987-04-15 | Agency Of Ind Science & Technol | 炭化シリコン電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272880A (en) | MOS/SOS Process | |
| KR100326694B1 (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| US5393693A (en) | "Bird-beak-less" field isolation method | |
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| JPH0669149A (ja) | 半導体装置の製造方法 | |
| JPH02125623A (ja) | 自己整合トランジスタの製造方法 | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| KR100197648B1 (ko) | 반도체소자의 소자분리 절연막 형성방법 | |
| US4619036A (en) | Self-aligned low-temperature emitter drive-in | |
| US4343080A (en) | Method of producing a semiconductor device | |
| US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
| US4621413A (en) | Fabricating a semiconductor device with reduced gate leakage | |
| US5102811A (en) | High voltage bipolar transistor in BiCMOS | |
| US6362062B1 (en) | Disposable sidewall spacer process for integrated circuits | |
| GB2037073A (en) | Method of producing a metal-semiconductor fieldeffect transistor | |
| GB2036431A (en) | Double diffused transistor structure | |
| EP0076147B1 (en) | Method of producing a semiconductor device comprising an isolation region | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JPH01256171A (ja) | 集積回路装置の製造方法 | |
| US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
| GB1595547A (en) | Method for forming very small contact windows in a semiconductor device | |
| KR0170475B1 (ko) | 에스오아이 모스트랜지스터의 소자 격리방법 | |
| KR100256803B1 (ko) | 반도체 소자의 얇은 접합 형성방법 | |
| KR100209229B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 |