JPH01255924A - ダイレクトメモリアクセス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理システムで高速にデータを転送する
ためのダイレクトメモリアクセス（ＤＭＡ）制御装置に
関し、特に構造化されたデータを高速検索するのに適し
たダイレクトメモリアクセス制御装置に関する。

〔従来の技術〕

ミニコンピユータ、マイクロコンピュータ等の情報処理
システムにおいて、扱うデータをレコード形式の構造化
されたものとし、これらを外部記憶装置、例えば磁気デ
ィスクなどに格納しておき、データ処理時にそこから所
定情報を有するものを読出して使用するようにしたもの
がある。

第５図はかかるレコードの一例を示す。レコードは、デ
ータの一形式で、第５図に示す如く複数のフィールドか
ら構成される。

データベースでは、このようなフィールドの値を参照し
て、レコードを選び出す処理、例えば、第５図の例でい
えば、社員番号、名前、生年月日、住所などのフィール
ドをもつ従業員レコードから、年齢が３５歳以上のもの
を選び出すような検索処理が必要である。

従来は、汎用プロセッサのソフトウェアによって、この
ような処理を行っていた。すなわち、上述のようなレコ
ードが格納されているファイルメモリからメインメモリ
にデータを転送した後、レコードのフィールドアドレス
を計算し、フィールドからデータを次々取り出して比較
し、その結果を別のアドレスに保存するといった操作を
きめ細かくプログラムしていた。

〔発明が解決しようとする課題〕

上述のようなレコード形式のデータの特定フィールドを
調べることによって、格納されているレコードのうちか
ら所要のものを選び出す場合に、その検索処理の高速化
を図ることができれば、処理性能を高めることができ、
その分、データが大量であっても、必要なレコードを時
間をかけずに抽出することも可能となるが、従来は、高
速化を図るのが困難である。

すなわち、従来、特定のフィールドの値を調べてレコー
ドを抽出する場合、先ず、ＤＭＡ制御装置により、磁気
ディスクなどのファイルメモリからメインメモリにレコ
ードを読み込み、その後に、前述したような処理を行う
ことになる。

つまり、メインメモリにデータを転送した後、レコード
のフィールドアドレスを計算し、そこでフィールドから
データを次々取り出して比較するなどして選択を行うも
のであり、ファイルメモリからレコードを読み込み、そ
の後、アクセスするフィールドのアドレスを次々と計算
し、フィールドを構成するデータを次々と比較して、必
要なレコードを選択していた。これらの処理を汎用ハー
ドウェアで行うためには、きめ細かいプログラミングが
必要で、実行に時間がかかり、高性能が得られないとい
う問題があった。

本発明の目的は、複数のフィールドから構成されるレコ
ード形式のデータの検索を行う場合に、その検索処理の
高速化を図ることのできるダイレクトメモリアクセス制
御装置を提供することにある。

〔課題を解決するための手段〕

本発明のダイレクトメモリアクセス制御装置は、データ
読出し信号を計数し読出されたデータがレコードの特定
フィールドであることを示す第１の信号とレコードの最
後であることを示す第２の信号を出力する第１の計数手
段と、 前記第２の信号を計数して終了信号を発生する第２の計
数手段と、 データ書込み信号を計数しメモリアドレスを出力する第
３の計数手段と、 前記第１の信号出力中に読み取られる一連のデータ列と
登録されているデータ列とを比較するデータ列比較手段
と、 ダイレクトメモリアクセス処理機能を有し前記第２の信
号発生後にデータ列比較手段の出力をメモリに占込む制
御手段とを有することを特徴としている。

〔作用〕

本発明のダイレクトメモリアクセス制御装置は、磁気デ
ィスクなどの格納メモリからデータを読み込むときに、
データ読出し信号を計数してレコードのフィールドを識
別し、内蔵のデータ列比較手段で実時間データ列比較を
行うので、レコードの高速検索が可能になる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図であり、ま
た、第２図は本発明を適用し得る情報処理システムを示
す。

本発明の一実施例に係るダイレクトメモリアクセス（以
下では、単にＤＭＡと表記する）制御装置を備えた情報
処理システムの一例を示す第２図において、このシステ
ムでは、ファイルメモリ１１と、メインメモリ１２と、
ＣＰＵ１３と、ＤＭＡ制御装置１４とがデータバス線、
アドレスバス線、読出し書込み信号線に接続されている
。

レコード形式のデータ格納部としてのファイルメモリ１
１は、例えば磁気ディスクなどであって、レコード形式
の構造化されたデータが格納されている。かかるファイ
ルメモリ１１からのメインメモ１月２へのデータ転送は
、ＤＭＡ制御装置１４によって行われる。

Ｄ　Ｍ　Ａ制御装置１４には、ファイルメモリ１１から
ＤＭＡＲ信号が入力され、また、ファイルメモリ１１に
対してはＤＭＡ制御装置１４からＤＭＡＡ信号が出力さ
れる。前者の信号は、ＤＭＡを要求するための信号であ
り、また、後者の信号はその要求に対して出力されるも
のであって、これによって上述のデータ転送は開始され
る。

また、Ｄ　Ｍ　Ａ　Ｍ扉装置１４からはＣＰＵ１３に対
してバス線の使用を要求するＨＯＬＤＲ信号が出力され
、ＣＰＵ１３は、これに対してその要求を認めるＨＯＬ
ＤＡ信号をＤＭＡ制御装置１４へ出力するようになって
いる。

データ転送は、このバス線使用が認められた状態で実行
されることになる。

ＤＭＡ制御装置１４は、第１図に示すように、第１計数
手段１と、第２計数手段２と、データ列比較手段３と、
第計計数手段４と、制御手段５とを備えている。

データ列比較手段３は、第１図に示したデータバス線に
接続され、また、第３計数手段４はアドレスバス線に接
続される。前述したＤＭＡＡ信号、ＨＯＬＤＡ信号は制
ｊ１１手段５から出力されると共に、ＤＭＡＲ信号、Ｈ
ＯＬ　Ｄ　Ｒ信号は制御手段５に供給される。更に、制
御手段５からはデータ続出し信号１０Ｒとデータ書込み
信号ＭＥＷが出力されるようになっており、前者は第１
計数手段１に、また、後者は第３計数手段４にも、それ
ぞれ与えられるようになっている。

第１計数手段１は、データ読出し信号ＩＯＲを計数し、
読出されたデータがレコードの特定フィールドであるこ
とを示す第１信号と、レコードの最後であることを示す
第２信号を出力するものであって、第２計数手段２とデ
ータ列比較手段３とにそれぞれ接続されている。

第２計数手段２は、第１計数手段１からの第２信号を計
数して終了信号ＥＯＰを発生する手段であり、また、デ
ータ列比較手段３は、前記第１信号中に読み取られる一
連のデータ列と登録されているデータ列とを比較する手
段を構成している。

データ書込み信号ＭＥＷが供給される第３計数手段４は
、これを計数し、メモリアドレスを出力するものである
。また、制御手段５は、ＤＭＡ！能を有し、前記第２信
号発生後に、データ列比較手段３の出力のメモリ書込み
を実行する。

このように、第１図のＤＭＡ制御装置１４は、データ読
出し信号ＩＯＲを計数し読出されたデータがレコードの
特定フィールドであることを示す第１信号とレコードの
最後であることを示す第２信号を出力する第１計数手段
１と、前記第２信号を計数して終了信号ＥＯＰを発生す
る第２計数手段２と、データ書込み信号ＭＥＷを計数し
メモリアドレスを出力する第３計数手段４と、前記第１
信号出力中に読み取られる一連のデータ列と登録されて
いるデータ列とを比較するデータ列比較手段３と、ＤＭ
Ａ処理機能を有し前記第２信号発生後にデータ列比較手
段３の出力をメモリに書込む制御手段５とで構成されて
いる。

次に、本実施例の動作について説明する。

第１図において、制御手段５はファイルメモリ１１から
のＤＭＡを要求するＤＭＡＲ信号の入力により、ＣＰＵ
１３にバス線の使用を要求するＨＯＬＤＲ信号を出し、
ＣＰＵ１３から要求を認めるＨＯＬＤＡ信号が帰ってく
ると、ファイルメモリ１１にＤＭＡＡ信号を出力してデ
ータ転送を開始する。

ファイルメモリ１１は制御手段５の出力するデータ読出
し信号１０Ｒに同期して、データバス線にデータを出力
する。同時に、制御手段５は第３計数手段４の内容をア
ドレスバス線に出力し、データ書込み信号ＭＥＷをメイ
ンメモリ１２に出力して、データバス線に読出されてい
るデータをメインメモリ１２に書込む。第３計数手段４
は、データが書込まれるメモリアドレスを出力しており
、データ書込み信号ＭＥＷによって出力値が更新される
。

こうして、ＤＭＡによるファイルメモリ１１からメイン
メモリ１２へのデータ転送が行われる。

第１計数手段１は、データ読出し信号１０Ｒを計数して
おり、第１信号を出力して、比較されるフィールドのデ
ータがデータバス線に読出されていることを示す。また
、第１計数手段１は、第２信号を出力して、レコード１
個の読出しが終了したことを示す。

この第１信号が出力されている間、データ列比較手段３
は、登録されているパターンデータ列のデータとデータ
バス線のデータを逐次比較し、大きい、小さい、等しい
などの比較結果を出力する。

こうして、特定フィールドのデータが実時間で調べられ
る。

ルコードの転送終了を示す第２信号が出力されると、制
御手段５はデータ列比較手段３の出力をデータバス線に
出し、データ書込み信号ＭＥＷを出力する。こうして、
メインメモ１月２には転送されたレコードの直後にその
比較結果が書込まれる。

第２計数手段２は第１計数手段１の出力する第２信号を
計数し、あらかじめ設定されている数に達すると、終了
信号ＥＯＰを出力する。

全てのレコードが転送されたことを示す終了信号ＲＯＰ
が出力されると、制御手段５はＤＭＡを終了する。全て
のレコードが転送された後で、ＣＰＵ１３は比較結果だ
けを調べて、対応するレコードを処理すれば良く、高速
検索が達成される。

すなわち、ファイルメモリからメインメモリにレコード
を読み込み、その後、アクセスするフィールドのアドレ
スを次々と計算し、フィールドを構成するデータを次々
と比較し、これによって必要なレコードを選択するので
はなく、前述のようにして、ファイルメモリ１１からデ
ータを読み込むときに、データ読出し信号１０Ｒを計数
してレコードのフィールドを識別し、データ列比較手段
３で実時間データ列比較を行うことができ、容易に高速
検索が行える。

第１計数手段１とデータ列比較手段３は、それぞれ以下
のような構成のものとすることができる。

第３図は本発明に適用できる第１計数手段の一具体例で
ある。これは、長さと、番地コードと、第１、第２信号
を活性化する第１．２制御ビツトの各フィールドからな
る複数番地を持つレジスタ１５と、この番地を指定する
デコーダ１６と、長さフィールドの出力が設定され、デ
ータ読出し信号■ＯＲによってこれを−１するカウンタ
１７とから成り、更にゲート１８を備える。

カウンタ１７が零になると出力されるキャリー信号によ
り、デコーダ１６に番地フィールドの出力を設定し、カ
ウンタ１７に長さフィールドの出力が設定される。レジ
スタ１５の第１番地の各フィールドには、レコードの先
頭から比較されるフィールドまでの長さＰＯと、次の第
２番地を示すコードとが登録され、第２制御ビツトは１
になっている。

第２番地には比較されるフィールドの長さＰｌと、次の
第３番地を示すコードとが登録され、第１．２信号が出
力されないように第１．２制御ビツトは０になっている
。第３番地にはレコードの残りの長さＰ２と、第１番地
を示すコードとが登録され、第１制御ビツトは１になっ
ている。

ＤＭＡ動作の開始時、ＰＯがカウンタ１７に、第２番地
のコードがデコーダ１６に設定され、レジスタ１５は第
２番地の内容を出力する状態になる。続いて、データ読
出しが２０回行われると、カウンタ１７は零になり、キ
ャリー信号を出力して、カウンタ１７にＰｌを設定し、
デコーダ１６に第３番地のコードを設定する。レジスタ
１５は第３番地の内容を出力し、第１制御ビツトが１に
なって、第１信号が出力される。次のキャリー信号によ
りカウンタ１７にはＰ２が設定され、デコーダ１６に第
１番地のコードが設定され、第２制御ビツトが１になっ
て、ゲート１８が活性化される。次のカウンタ１７のキ
ャリー信号がこのゲート１８を通過して、第２信号とし
て出力される。こうしてＤＭＡ動作開始時の状態に戻り
、この一連の動作がレコード単位に繰り返される。

第４図は本発明に適用できるデータ列比較手段の一具体
例である。

これは、比較対象のデータ列を格納するレジスタ２２と
、このレジスタ２２にアドレスをあたえるカウンタ２１
と、入力されるデータ単位とレジスタ２２の出力とを比
較し、「大、小、等しい」を出力する比較器２４と、比
較器２４の出力を保持し次のデータ入力タイミングに比
較器２４に入力するレジスタ２３とから構成されている
。

このデータ列比較手段では、第１計数手段から第１信号
が出力されている間、動作が可能になり、カウンタ２１
はデータ読出し信号■○Ｒを計数して、レジスタ２２に
次々とアドレスを与え、比較対象のデータ列が読出され
て、比較が行われる。第１信号が立ち下がった時点で、
データ列の比較結果がレジスタ２３に保持される。この
レジスタ２３は第１信号の立上がりで「等しい」を保持
する状態にリセットされ、カウンタ２１は零にクリアさ
れる。こうして、データ列の比較が行われる。

〔発明の効果〕

以上説明したように、本発明によれば、磁気ディスク等
に格納されているレコード形式の構造化されたデータ列
に対して、特定フィールドを調べる検索処理の高速化が
容易に達成できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、 第２図は本発明を適用し得る情報処理システムの一例を
示す図、 第３図は本発明に用いられる第１計数手段の一具体例を
示す図、 第４図は同じくデータ列比較手段の一具体例を示す図、 第５図はレコードの一例を示す図である。 １．２．４・・計数手段 ３・・・・・・データ列比較手段 ５・・・・・・制御手段 １１・・・・・・ファイルメモリ １２・・・・・・メインメモリ １３・・・・・・ＣＰＵ １４・・・・・・ＤＭＡ制御装置 １５、２２．２３・・レジスタ １６・・・・・・デコーダ １７、２１・・・・カウンタ １８・・・・・・ゲート ２４・・・・・・比較器 代理人　弁理士　　岩　佐　　義　幸 第１図 第３図 第５図

Claims (1)

【特許請求の範囲】
1. （１）データ読出し信号を計数し読出されたデータがレ
   コードの特定フィールドであることを示す第１の信号と
   レコードの最後であることを示す第２の信号を出力する
   第１の計数手段と、 前記第２の信号を計数して終了信号を発生する第２の計
   数手段と、 データ書込み信号を計数しメモリアドレスを出力する第
   ３の計数手段と、 前記第１の信号出力中に読み取られる一連のデータ列と
   登録されているデータ列とを比較するデータ列比較手段
   と、 ダイレクトメモリアクセス処理機能を有し前記第２の信
   号発生後にデータ列比較手段の出力をメモリに書込む制
   御手段とを有することを特徴とするダイレクトメモリア
   クセス制御装置。