JPH01252085A - 文字放送データ抜取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はビデオ信号から文字放送データを抜取る文字放
送データ抜取り装置に関し、特に、文字放送受信装置に
適用して好適なものである。

［従来の技術］ 文字放送データは、周知のように、テレビジョン信号（
以下では、ビデオ信号と呼ぶ）における垂直帰線期間の
所定の水平走査期間に挿入されている。したがって、表
示処理するためには、まず、ビデオ信号からこの文字放
送データを抜取ることを要する。

従来、ビデオ信号から文字放送データを抜取って文字放
送処理部に与える文字放送データ抜取り装置として、第
４図に示すものがある。第４図において、ビデオ信号Ｖ
ＩＤ　（第５図（Ａ））は、量子化・抜取りタロツク発
生回路１に与えられる。

量子化・抜取りクロック発生回路１は、ビデオ信号ＶＩ
Ｄが所定の水平走査期間になると、そのビデオ信号ＶＩ
Ｄを２値化してその量子化データＤ１（第５図（Ｂ））
をＤ型フリップフロップ回路構成のビット同期回路２の
データ入力端子に与える。また、量子化・抜取りクロッ
ク発生回路１は、ビデオ信号ＶＩＤが所定の水平走査期
間になると、ビデオ信号ＶＩＤにおけるクロックランイ
ン（ビット同期符号）に基づいてクロック信号ＣＫ（第
５図（Ｃ））を形成してビット同期回路２のクロック入
力端子に与える。

ビット同期回路２は、量子化データＤ１をこのタロツク
信号ＣＫに応じてラッチし、ビット同期させて文字放送
データＤ２を得て文字放送データ処理部３に与える。

したがって、ビデオ信号ＶＩＤから文字放送データＤ２
を良好に抽出するためには、クロック信号ＣＫの位相が
量子化データＤ１のビット周期の中間にくるようにする
ことが必要である。そのなめ、文字放送受信装置の出荷
に先立って、量子化データＤ１の位相と、クロック信号
ＣＫの位相とをずれを検出して良好な位相関係となるよ
うにクロック信号ＣＫの位相を調整していた。

［発明が解決しようとする課題］ しかしながら、従来では、検査員がオシロスコープを目
視して量子化データＤ１とクロック信号ＣＫどの位相差
を検出し、その位相差に基づいて量子化・抜取りクロッ
ク発生＠回路１の回路素子の値を調整して位相を合わせ
ていたので、多大な作業時間を必要としていた。また、
ビデオ信号ＶＩＤは、ジッタ（時間軸上の揺らぎ）を有
するので、オシロスコープを用いて位相差を検出する場
合に、検出ミスをすることもある。その結果、調整ミス
をする場合があった。さらに、調整が良好に行われた場
合であっても、調整場所と、文字放送受信装置の設置場
所とが異なるので、回路素子の特性が使用時と調整時と
で異なり、使用時において良好に文字放送データを抜取
ることができないことも生じていた。

第１の本発明は、以上の点を考慮してなされたものであ
り、量子化データとクロック信号との位相を自動的に合
わせこむことができ、文字放送データを一段と正確に抜
き取ることのできる文字放送データ抜取り装置を提供し
ようとするものである。

第２の本発明は、量子化データとクロック信号との位相
差を正確に検査員が認識して調整作業を行なうことので
きる文字放送データ抜取り装置を提供しようとするもの
である。

［課題を解決するための手段］ かかる課題を解決するために、第１の発明に係る文字放
送データ抜取り装置おいては、所定の水平走査期間のビ
デオ信号を量子化すると共に、ビデオ信号に基づいて抜
取り用のクロック信号を発生する量子化・クロック発生
回路と、この量子化・抜取りクロック発生回路からの量
子化データをクロック信号に同期させるビット同期回路
とを備えてビデオ信号から文字放送データを抜取る文字
放送データ抜取り装置において、量子化データ又はクロ
ック信号を移相させてビット同期回路に与える可変移相
回路と、量子化データからその量子化データに対して所
定量ずつ位相の異なる複数の移相データを形成する移相
データ形成手段と、量子化データにおけるフレーミング
コードの所定番目のエツジを検出するフレーミングコー
ド検出手段と、所定番目のエツジ検出前後におけるクロ
ック信号と同期した複数の移相データの状態に応じて量
子化データとクロック信号との位相差を検出する位相差
検出手段と、検出された位相差に応じて可変移相回路の
移相量を位相差がなくなるように制御する移相量制御手
段とを備えた。

また、第２の発明に係る文字放送データ抜取り装置おい
ては、所定の水平走査期間のビデオ信号を量子化すると
共に、ビデオ信号に基づいて抜取り用のクロック信号を
発生する量子化・タロツク発生回路と、この量子化・抜
取りクロック発生回路からの量子化データをクロック信
号に同期させるビット同期回路とを備えてビデオ信号か
ら文字放送データを抜取る文字放送データ抜取り装置に
おいて、量子化データからその量子化データに対して所
定量ずつ位相の異なる複数の移相データを形成する移相
データ形成手段と、量子化データにおけるフレーミング
コードの所定番目のエツジを検出するフレーミングコー
ド検出手段と、所定番目のエツジ検出前後におけるクロ
ック信号と同期した複数の移相データの状態に応じて量
子化データとクロック信号との位相差を検出する位相差
検出手段と、検出された位相差を表示する表示手段とを
備えた。

［作用］ 第１の本発明においては、量子化データからその量子化
データに対して所定量ずつ位相の異なる複数の移相デー
タを移相データ形成手段によって形成しておき、量子化
データにおけるフレーミングコードの所定番目のエツジ
をフレーミングコード検出手段が検出したとき、所定番
目のエツジ検出前後におけるクロック信号と同期した複
数の移相データの状態に応じて量子化データとクロック
信号との位相差を位相差検出手段が検出し、この検出さ
れた位相差に応じて移相量制御手段が可変移相回路の移
相量を量子化データとクロック信号との位相差がなぐな
るように制御するようにした。

また、第２の本発明においては、量子化データからその
量子化データに対して所定量ずつ位相の異なる複数の移
相データを移相データ形成手段によって形成しておき、
量子化データにおけるフレーミングコードの所定番目の
エツジをフレーミングコード検出手段が検出したとき、
所定番目のエツジ検出前後におけるクロック信号と同期
した複数の移相データの状態に応じて量子化データとタ
ロツク信号との位相差を位相差検出手段が検出し、この
検出された位相差を表示手段が表示するようにした。

［実施例］ 以下、本発明の一実施例を図面を参照しながら詳述する
。

！　　の　　　　　　び　　− まず、実施例による文字放送データ抜取り装置の基本構
成及び動作について、第４図との同一部分に同一符号を
付して示す第１図を参照しながら言羊述する。

第１図において、量子化・抜取りクロック発生回路１か
らの量子化データＤ１は、移相回路となっている可変遅
延回路４を介して遅延された後、ビット同期回路２に与
えられるようになされている。他方、量子化・抜取りク
ロック発生回路１がらのクロック信号ＣＫは、遅延回路
５を介して遅延された後、ビット同期回路２のクロック
入力端子に与えられるようになされている。

可変遅延回路４は、位相制御部６によって遅延量が制御
される。位相制御部６は、位相差検出回路７及び位相差
／遅延量変換回路８によって構成されている。位相差検
出回路７には、量子化データＤ１及びクロック信号ＣＫ
が与えられ、これら量子化データＤ１及びクロック信号
ＣＫの位相差を検出して位相差／遅延量変換回路８に与
える。

位相差／遅延量変換回路８は、この位相差検出信号に応
じて可変遅延回路４の遅延量を決定して可変遅延回路４
を制御する。

したがって、量子化・抜取りクロック発生回路１から出
力された量子化データＤ１とクロック信号ＣＫとが適切
な位相関係にない場合には、位相差検出回路７がその位
相差を検出し、位相差／遅延量変換口ｉ￥８８がその位
相差に応じた遅延量を決定して可変遅延回路４の遅延量
を制御するので、ビット同期回路２に与えられる量子化
データＤ２及びクロック信号ＣＫＩは、良好な位相関係
を有するものになる。その結果、ビット同期が良好にな
されてこのビット同期回路２によって正確に抜取られた
文字放送データが文字放送データ処理部３に与えられる
。

亡　１　６のう゛。

次に、位相制御部６の詳細構成について、第２図を参照
しながら詳述する。なお、第２図に示す位相制御部６は
、可変遅延回路４及び遅延回路５の構成を併用している
。

第２図において、量子化データＤ１は、２０個の単位遅
延素子１０〜２９が縦属接続された遅延素子群に与えら
れ、２単位遅延時間ずつ異なるデータＤＩＯ〜Ｄ２０が
取り出されてセレクタ回路３０に与えられる。セレクタ
回路３０は、後述する選択制御信号ＣＯＮに応じて入力
端子を選択して、すなわち、遅延されたデータＤＩＯ−
Ｄ２０いずれかを選択してその選択データＤ２をビット
同期回路２のデータ入力端子に与える。したがって、遅
延素子群１０〜２９及びセレクタ回路３０によって上述
した可変遅延回路４が構成されている。

ここで、単位遅延時間は、クロック信号の１周期の１／
２０程度に選定されている。すなわち、可変遅延回路４
は、１クロック周期の１／２０ずつ遅延量を変化させる
ことができるものであり、最大遅延量が１クロック周期
のものである。

他方、量子化・抜取りクロック発生回路１゜からのクロ
ック信号ＣＫは、１０個の単位遅延素子３１〜４０が縦
属接続された遅延素子群に与えられ、１０単位遅延時間
だけ遅延されてピッ■・同期回路２のタロツク入力端子
に与えられる。すなわち、遅延素子群３１〜４０によっ
て遅延回路５が構成されている。なお、クロック信号Ｃ
Ｋを１０単位遅延時間だけ遅延させるようにしたのは、
セレクタ回路３０の標準選択端子が中央の入力端子であ
ってこの中央の入力端子に１０単位遅延時間だけ遅延さ
れたデータＤ１５が与えられており、これに応じるため
である。

また、遅延素子群１０〜２９からセレクタ回路３０に与
えられるデータＤＩＯ〜Ｄ２０に対して、１単位遅延時
間ずつ異なる１０個の遅延データＤ３０〜Ｄ３９が、こ
れら遅延素子群１０〜２つから収り出されてそれぞれ対
応するＤ型フリップフロップ回路構成のラッチ回路４１
〜５０に与えられる。すなわち、量子化データＤ１に対
して所定量ずつ移相されたデータが取り出されてラッチ
回路４１〜５０に与えられる。これらラッチ回路４１〜
５０には、遅延後のクロックＣＫＩと逆相のタロツク信
号ＣＫＮがトリガ信号として与えられ、ラッチ回路４１
〜５０はこれによってラッチ動作する。これらラッチ回
路４１〜５０のラッチデータＤ４０〜Ｄ４９は、対応す
るＤ型フリップフロップ回路構成のラッチ回路５１〜６
０に与えられる。これらラッチ回路５１〜６０には、遅
延後のクロックＣＫ１と同相のクロック信号ＣＫＰがト
リガ信号として与えられ、ラッチ回路５１〜６０はこれ
によってラッチ動作する。これらラッチ回路５１〜６０
のラッチデータＤ５０〜Ｄ５９は、デコーダ６１に与え
られる。

ここで、１段目のラッチ回路群４１〜５０及び２段目の
ラッチ回路群５１〜６０に対するクロッり信号ＣＫＰ及
びＣＫＮは、後述するフレーミングコードの検出時点後
の所定時点以降、論理ｒ□。

に固定されるものであり、フレーミングコードの検出時
点の直前におけるクロック信号ＣＫＮによるラッチデー
タＤ３０〜Ｄ３９をデコーダ６１に与えるように動作す
る。デコーダ６１に与えられるデータＤ５０〜Ｄ５９は
、後述するように、データＤ２とクロック信号ＣＫ１と
の位相差に応じた論理レベルの組をとるものとなり、デ
コーダ６１は、与えられるデータＤ５０〜Ｄ５９　（Ｄ
３０〜Ｄ３９）の論理レベルをデコードしてそのデコー
ド内容に応じた制御信号ＣＯＮをセレクタ回路３０に与
える。したがって、デコーダ６１は、上述した位相差／
遅延量変換回路８に相当する。

次に、フレーミングコード検出回路６２について説明す
る。セレクタ回路３０からのデータＤ２及び遅延後のク
ロック信号ＣＫＩが、フレーミングコード検出回路６２
に与えられる。ところで、文字放送データは、データ本
文の前に、上述したビット同期のためのクロックランイ
ンに加えて、バイト同期のためのフレーミングコードが
付加されており、フレーミングコード検出回路６２は、
このフレーミングコードの所定のタイミングを検出する
もので′ある。

このフレーミングコード検出回路６２は、８ビツト構成
のシフトレジスタ回路６３を備え、このシフトレジスタ
回路６３にデータＤ２及びクロック信号ＣＫＩが与えら
れる。このシフトレジスタ回路６３によってクロック信
号ＣＫＩに同期して直並列変換された８ビツトデータＤ
６１〜Ｄ６８のうち、データＤ６２、Ｄ６４及びＤ６５
は、それぞれインバータ回＃１６４．６５及び６６を介
して反転されてアンド回路６７に与えられ、他のデータ
は直接アンド回路６７に与えられる。したがって、アン
ド回路６７は、データＤ６１〜Ｄ６８が論理「１１１０
０１０１」になったとき、すなわち、フレーミングコー
ドに合致したとき論理「１」出力を当該フレーミングコ
ード検出回路６２の検出信号ＦＣとして出力する。

このフレーミングコード検出信号ＦＣは、ラッチ用クロ
ック発生回路７０に与えられる。ラッチ用クロック発生
回路７０は、フレーミングコード検出信号ＦＣ及びクロ
ック信号ＣＫＩがらラッチ回路４１〜５０及びラッチ回
路５１〜６０に対するクロック信号ＣＫＮ及びＣＫＰを
形成するものであり、また、デコーダ６１の動作指令信
号Ｌ１を形成するものである。

ラッチ用クロック発生回路７０において、フレーミング
コード検出信号ＦＣは、Ｄ型フリップフロップ回路構成
のラッチ回路７１のデータ入力端子に与えられる。この
ラッチ回路７１のクロック入力端子には、クロック信号
ＣＫＩがノア回路構成のゲート回路７２を介して反転さ
れたクロック信号ＣＫ２が与えられる。したがって、ラ
ッチ回路７１からは、クロック信号ＣＫＩに対してほぼ
１周期だけ遅れてフレーミングコード検出信号ＦＣをラ
ッチしたラッチ信号ＰＣＩがＱ出力端子より得られ、こ
のラッチ信号ＰＣＩがノア回路構成のゲート回路７３及
び７４に開閉制御信号として与えられる。

これらゲート回路７３及び７４は、ラッチ信号ＰＣＩが
論理「０」のとき開動作して到来する信号を反転通過さ
せ、ラッチ信号ＰＣＩが論理「１」のとき閉動作して到
来する信号の通過を阻止するものである。ゲート回路７
３には、クロック信号ＣＫＩがインバータ回路７５を介
して反転されて与えられ、このゲート回路７３は、開動
作時にタロツク信号ＣＫＩと同相のクロック信号ＣＫＰ
を上述したラッチ回路５１〜６０に与える。一方、ゲー
ト回路７４には、クロック信号ＣＫＩが直接与えられ、
このゲート回路７４は、開動作時にクロック信号ＣＫＩ
と逆相のクロック信号ＣＫＮを上述したラッチ回路４１
〜５０に与える。

フレーミングコード検出信号ＦＣをラッチするラッチ回
路７１の反転Ｑ出力端子から出力されたラッチ信号ＦＣ
２は、非同期式のＲＳフリップフロップ回路７６のセッ
ト入力端子に与えられる。

フリップフロップ回路７６のＱ出力信号ＦＣ３は、Ｄ型
フリップフロップ回路構成のラッチ回路７７のデータ入
力端子に与えられる。ラッチ回路７７のクロック入力端
子には、クロック信号ＣＫＩが与えられており、到来す
る信号ＦＣ３をクロック信号ＣＫＩに同期させてラッチ
させ、そのラッチ信号Ｌ１をゲート回路７２に開閉制御
信号として与える。ゲート回路７２は、開閉制御信号Ｌ
１が論理「０」のとき、クロック信号ＣＫＩを反転して
通過させ、開閉制御信号Ｌ１が論理「１」のときにクロ
ック信号ＣＫ１の通過を阻止する。したがって、ラッチ
回路７１は、ゲー■・回路７２の閉動作には、そのラッ
チ状態を維持するようになる。

また、ラッチ回路７１のラッチ信号Ｌ１は、デコーダ６
１に動作指令信号として与えられる。デコーダ６１は、
このラッチ信号Ｌ１の論理「１」期間においてデコード
動作を実行する。

また、ＲＳＳフリツブフロ９回路７７のリセット入力端
子には、リセット信号Ｒ８Ｔが与えられる。このリセッ
ト信号Ｒ３Ｔは、文字放送データが挿入されている水平
走査期間の水平同期信号より形成されるものであり、デ
ータがフレーミングコードになる十分に前の時点でフリ
ップフロップ回路７７をリセットさせ、デコーダ６１の
動作を停止させておくものである。

匡批虹皿韻旦立勤詐 次に、位相制御部６の動作を第３図を参照しながら詳述
する。

第３図（Ａ）に示すようなりロックランインＣＲＩ、フ
レーミングコードＦＲＣ及びデータ本体ＤＡＴでなる量
子化データＤ１が、量子化・抜取りクロック発生回路１
から位相制御部６に与えられる。また、第３図（Ｂ）に
示すようなりロック信号ＣＫが、量子化・抜取りクロッ
ク発生回路１から位相制御部６に与えられる。これら信
号Ｄ１及びＣＫに基づいてこれらの位相差を検出し、位
相の合わせ込みを行なうのであるが、位相差の検出は、
フレーミングコードの第７番目のビットから第８番目の
ビットへの立上りエツジで行なうので、第３図（Ｄ）及
び（Ｃ）に、これら信号Ｄ１及びＣＫの立上りエツジ近
傍を拡大して示す。

なお、以下の動作の説明では、セレクタ回路３０は、単
位遅延時間の１０倍の時間だけ遅延された量子化データ
Ｄ１５（第３図（０））を選択しているとする。

入力されたクロック信号ＣＫは、１０段の遅延素子３１
〜４０を介して単位遅延時間の１０倍の時間だけ遅延さ
れ、この遅延されなりロック信号ＣＫＩ（第３図〈Ｐ）
〉がフレーミングコード検出回＃Ｉ６２及びラッチ用ク
ロック発生回路７０に与えられる。

フレーミングコード検出回路６２において、シフトレジ
スタ回８６３は、クロック信号ＣＫＩの立上りエツジ毎
にデータＤ１５をシフトさせてい。

例えば、第３図の時点Ｌ１においては、シフトレジスタ
回Ｂ６３がシフトさせたとしても、データＤ１５の７レ
ーミングコードが全て取り込まれていないので、アンド
回路６７は第３図（Ｑ＞に示すような論理ｒ□、のフレ
ーミングコード検出信号ＦＣを出力する。

したがって、ラッチ用クロック発生回路７０におけるラ
ッチ回路７１は、クロック信号ＣＫ２（第３図（Ｗ））
に基づいてこの論理ｒ□、のフレーミングコード検出信
号ＦＣを時点ｔ１よりほぼ半周期遅れた時点ｔ２におい
てラッチしく正確には、論理「０」レベルを維持し）、
ラッチ信号ＰＣＩ（第３図（Ｒ））をゲート回路７３及
び７４に与えてこれらゲート回路７３及び７４を継続し
て開動作させる。これにより、第３図（Ｕ）及び（Ｖ）
に示すクロック信号ＣＫＮ及びＣＫＰがラッチ回８４１
〜５０及び５１〜６０に与えられる。

１段目のラッチ回路群４１〜５０には、量子化データＤ
１を１．３、・・・、１９単位遅延時間だけ遅延した第
３図（Ｅ）〜（Ｎ）に示すようなデータＤ３０〜Ｄ３９
が遅延素子群１０〜２９がら与えられている。ラッチ回
路群４１〜５０は、クロック信号ＣＫＮに基づいて時点
ｔｌ（正確には、この時点ｔ１より各回路の動作遅れに
よる時間だけ遅れた時点）においてデータＤ３０〜Ｄ３
９をラッチし、２段目のラッチ回路群５１〜６０は、時
点ｔ１からクロック周期の半周期だけ遅れた時点ｔ２で
ラッチ回路群４１〜５０によるラッチデ−タＤ４０〜Ｄ
４９（図示せず）をラッチする。

したがって、１段目のラッチ回路群４１〜５０が時点ｔ
１でラッチした論理データが時点ｔ２においてデコーダ
６１に与えられる。

しかし、フレーミングコード検出信号ＦＣが論理「０」
であると、ラッチ用クロック発生回路７０のラッチ回路
７７に対するデータＦＣ３（第３図（Ｃ））も論理「Ｏ
」をとり、そのラッチ信号ＬＬ（第３図（Ｔ））も論理
「０」をとるので、デコーダ６１は、この時点ｔ２にお
いてデコード動作を実行せず、データＤ５０〜Ｄ５９の
論理レベルはなんら意味を持たない。

その後の時点ｔ３におけるクロック信号ＣＫＩの立上り
によっても、シフトレジスタ回Ｔ＆ｊｆ１６３には、フ
レーミングコードの全ビットデータが格納されないので
、上述と同様な動作を実行し、デコーダ６１は、デコー
ド動作を行なわない。

やがて、シフトレジスタ回路６３に対するデータＤ１５
が時点ｔ４においてフレーミングコードの最後のビット
に達すると、その後の最初のクロック信号ＣＫＩの立上
りエツジによって、時点ｔ６からフレーミングコード検
出信号ＦＣが論理「１」となる。その結果、この時点ｔ
６よりほぼクロック周期の半周期だけ遅れた時点ｔ７で
ゲート回＃ｔ７３及び７４が閉動作して時点ｔ７の直後
の時点以降クロック信号ＣＫＰ及びＣＫＮの出力を停止
する。

ラッチ回路群４１〜５０及び５１〜６０は、クロック信
号ＣＫＮ及びＣＫＰが到来する間だけラッチ動作してお
り、時点ｔ７でクロック信号ＣＫＰ及びＣＫＮが停止し
たときには、１段目のラッチ回路群４１〜５０は時点ｔ
５でラッチした値を継続してラッチし、２段目のラッチ
回路群５１〜６０は、時点ｔ６で、１段目のラッチ回路
群４１〜５０がラッチした値をラッチしている。この時
点ｔ７以降は、クロック信号ＣＫＰが停止するので、デ
コーダ６１には継続して同じラッチデータＤ５０〜Ｄ５
９が与えられる。なお、１段目のラッチ回路群４１〜５
０に対するクロック信号ＣＫＮは、この時点ｔ７直後に
おいて回路素子の動作遅れのために一瞬だけ論理「１」
をとることもあり、ラッチデータＤ４０〜Ｄ４９が不安
定となるが、２段目のラッチ回路群５１〜６０に対する
クロック信号ＣＫＦ）が安定しているため、デコーダ６
１に対するデータＤ５０〜Ｄ５９は安定している。

また、上述したフレーミングコード検出信号ＦＣの変化
により、その変化時点ｔ６よりほぼ１クロック周期だけ
遅れた時点ｔ８において、ラッチ回路７７からのラッチ
信号Ｌ１の論理は「１」となる。したがって、ゲート回
路７２が閉動作し、ラッチ回路７１にはクロック信号Ｃ
Ｋ２が与えられない状態となり、ラッチ回路７２はフレ
ーミングコード検出信号ＦＣが時点ｔ８において論理「
０」に立ち下ってもその出力状態を継続する。

その結果、ラッチ信号Ｌ１も継続して論理「１」をとる
。

時点ｔ８以降、ラッチ信号Ｌ１が論理「１」をとるので
、デコーダ６１は、デコード動作を実行する。このとき
、デコーダ６１に与えられているデータは、１段目のラ
ッチ回路群４１〜５０が時点ｔ５でデータＤ３０〜Ｄ３
９をラッチした値となっている。この時点ｔ５は、抜取
り用のクロック信号ＣＫ２の抜取り時点より半周期ずれ
た時点であり、遅延後の量子化データＤ１５との位相が
あっている場合、この時点ｔ５にデータＤ１５のビット
周期のきれ目があるはずである。

この例の場合には、時点ｔ５におけるデータＤ５０〜Ｄ
５９は順にｒｌ　１１１１０００００Ｊとなっている。

すなわち、クロック信号ＣＫＩの位相より進んだ遅延信
号が遅延信号Ｄ３６〜Ｄ３つであり、クロック信号ＣＫ
Ｉの位相とり遅れた遅延信号が遅延信号Ｄ３０〜Ｄ３５
である。したがって、遅延信号Ｄ３５より進めた位置で
あって遅延信号Ｄ３６より遅れた位置に同期点が存在す
ることになる。デコーダ６１は、これら遅延信号Ｄ３０
〜Ｄ３９に基づいて遅延時間が遅延信号Ｄ３５及びＤ３
６の中間である遅延信号Ｄ１５を選択させるような制御
信号ＣＯＮをセレクタ回路３０に与える。この場合、も
ともと遅延信号Ｄ１５が選択されているので、セレクタ
回路３０が切り替わることはない。

且旌泗Ａ例里 したがって、上述の実施例によれば、量子化・抜取りク
ロック発生回路１からの量子化データＤ１とクロック信
号ＣＫとの位相差を検出してその位相差に応じて量子化
データＤ１を遅延させてビット同期回路２に与えるよう
にしたので、ビット同期を良好に実行することができ、
正確に抜き収った文字放送データを文字放送データ処理
部３に与えることができる。

皿例実施」 （１）上述においては、量子化データＤ１を可変遅延さ
せるものを示したが、クロック信号ＣＫ側を可変遅延さ
せて位相を合わせるようにしても良い。

（２）ラッチ回路群を２段にしたものを示したが、回路
素子による遅れが問題とならないのであれば、１段の構
成で十分である。

（３）フレーミングコードの最後の立上りエツジを、位
相差検出に利用するものを示したが、位相差検出にフレ
ーミングコードの他のエツジを利用するようにしても良
い。

（４）可変遅延回路４と位相制御部６とで、遅延素子を
共用したものを示したが、遅延素子を別個に設けても良
い。

（５）位相差検出信号（Ｄ５０〜Ｄ５９）を位相の自動
調整に供するものを示したが、位相差検出信号をいわゆ
るバー表示等で定量的に表示させても良い。このように
すると、例えば、量子化・抜取りクロック発生回路１の
出荷時や保守時の調整において、セレクタ回路３０の入
力端子を中央のデータＤ１５の入力端子に固定しておけ
ば、検査員又は保守員がこのバー表示等を見て位相差を
定量的に認識することができ、量子化・抜取りクロック
発生回路１の調整を良好に実行させることができる。

（６）遅延素子数は、上述の個数に限定されるものでは
ない。１個の遅延素子の単位遅延時間を短くして多数設
けることによってより高精度に調整することができる。

（７）デコーダ６１をハードウェアで構成したものを示
したが、この部分はソフトウェアによる構成であっても
良い。

（８）リセット信号Ｒ８Ｔは、１水平走査期間毎に発生
されるものだけでなく、１フイールド毎に発生されるも
のを適用しても良い。

［発明の効果］ 以上のように、第１の本発明に係る文字放送データ抜取
り装置によれば、量子化データ及びクロック信号の位相
差をフレーミングコードのエツジ情報に基づいて検出し
て、その位相差に応じて一方の信号の位相をずらして同
期させた後、ビット同期回路に与えるようにしたので、
文字放送データを正確に抜き取ることができ、表示画質
を低下させることを防止することができる。

また、第２の本発明に係る文字放送データ抜取り装置に
よれば、量子化・抜取りクロック発生回路からの量子化
データ及びクロック信号の位相差を検出して定量的に表
示するようにしたので、量子化・抜取りクロック発生回
路の調整作業を容易とすることができる。

【図面の簡単な説明】

第１図は本発明の文字放送データ抜取り装置による一実
施例の基本構成を示すブロック図、第２図はその詳細構
成を示すブロック図、第３図はその各部のタイミングチ
ャート、第４図は従来装置を示すブロック図、第５図は
従来装置の各部タイミングチャートである。 １・・・量子化・抜取りクロック発生回路、２・・・ビ
ット同期回路、３・・・文字放送データ処理部、４・・
・可変遅延回路、５・・・遅延回路、６・・・位相制御
部、７・・・位相差検出回路、８・・・位相差／遅延量
変換回路、１０〜２９．３１〜４０・・・単位遅延素子
、３０・・・セレクタ回路、４１〜６０・・・ラッチ回
路、６１・・・デコーダ、６２・・・フレーミングコー
ド検出回路、７０・・・ラッチ用クロック発生回路。 実施例の基本構成 第１図 第４図 各部タイミングチャート

Claims (2)

【特許請求の範囲】
1. （１）所定の水平走査期間のビデオ信号を量子化すると
   共に、上記ビデオ信号に基づいて抜取り用のクロック信
   号を発生する量子化・クロック発生回路と、この量子化
   ・抜取りクロック発生回路からの量子化データを上記ク
   ロック信号に同期させるビット同期回路とを備えて上記
   ビデオ信号から文字放送データを抜取る文字放送データ
   抜取り装置において、上記量子化データ又は上記クロッ
   ク信号を移相させて上記ビット同期回路に与える可変移
   相回路と、 上記量子化データからその量子化データに対して所定量
   ずつ位相の異なる複数の移相データを形成する移相デー
   タ形成手段と、 上記量子化データにおけるフレーミングコードの所定番
   目のエッジを検出するフレーミングコード検出手段と、 上記所定番目のエッジ検出前後における上記クロック信
   号と同期した複数の上記移相データの状態に応じて上記
   量子化データと上記クロック信号との位相差を検出する
   位相差検出手段と、 検出された位相差に応じて上記可変移相回路の移相量を
   位相差がなくなるように制御する移相量制御手段とを備
   えたことを特徴とする文字放送データ抜取り装置。
2. （２）所定の水平走査期間のビデオ信号を量子化すると
   共に、上記ビデオ信号に基づいて抜取り用のクロック信
   号を発生する量子化・クロック発生回路と、この量子化
   ・抜取りクロック発生回路からの量子化データを上記ク
   ロック信号に同期させるビット同期回路とを備えて上記
   ビデオ信号から文字放送データを抜取る文字放送データ
   抜取り装置において、上記量子化データからその量子化
   データに対して所定量ずつ位相の異なる複数の移相デー
   タを形成する移相データ形成手段と、 上記量子化データにおけるフレーミングコードの所定番
   目のエッジを検出するフレーミングコード検出手段と、 上記所定番目のエッジ検出前後における上記クロック信
   号と同期した複数の上記移相データの状態に応じて上記
   量子化データと上記クロック信号との位相差を検出する
   位相差検出手段と、 検出された位相差を表示する表示手段とを備えたことを
   特徴とする文字放送データ抜取り装置。