JPH01251109A - プログラマブルコントローラのプログラミング装置 - Google Patents

プログラマブルコントローラのプログラミング装置

Info

Publication number
JPH01251109A
JPH01251109A JP7863088A JP7863088A JPH01251109A JP H01251109 A JPH01251109 A JP H01251109A JP 7863088 A JP7863088 A JP 7863088A JP 7863088 A JP7863088 A JP 7863088A JP H01251109 A JPH01251109 A JP H01251109A
Authority
JP
Japan
Prior art keywords
program
memory
instruction
programmable controller
usage status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7863088A
Other languages
English (en)
Other versions
JPH07113844B2 (ja
Inventor
Yutaka Yoshida
裕 吉田
Takeo Miyadera
宮寺 武夫
Naoki Chichii
乳井 直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP63078630A priority Critical patent/JPH07113844B2/ja
Publication of JPH01251109A publication Critical patent/JPH01251109A/ja
Publication of JPH07113844B2 publication Critical patent/JPH07113844B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、格納されたプログラムにより各種の制御を行
うプログラマブルコントローラ(以下、PCという)の
プログラミング装置にががり、詳しくは、作成されたプ
ログラムの読み出し/書き込み異常の自動チエツク機能
を備えたプログラミング装置に関する。
(従来の技術) 周知のように、リレー盤の置き換えという着想から発達
したPCは、いわゆるFA(ファクトリ−オートメーシ
ョン)システム等の様々な制御分野に適用されるように
なってきている。このため、PCの進歩に伴ってそのプ
ログラムはますます複雑化、大規模化する傾向にある。
従来、PCのプログラムを作成するプログラミング装置
では、プログラムをリレーシンボルにて表したラダー図
等の図を入力することによりプログラムを作成するのが
一般的であり、プログラミング装置はこれらの図情報を
PCが実行できるような命令語群に変換している。この
命令語は通常、オペコードとオペランドとから構成され
ており、オペコードは読み出し処理をするか書き込み処
理をするかの命令の種類を、また、オペランドはこれら
の命令による処理の対象となるPCの記憶部のアドレス
を定義している。
ここで、PCの記憶部は、制御対象からの入力を記憶す
る入力領域、制御対象への出力を記憶する出力領域、入
力から出力を導き出す過程で使用されるメモリ領域に大
別される。
(発明が解決しようとする課M) 従来のプログラミング装置では、リレー回路図のイメー
ジに従ったラダー図等の図式を用いてプログラムを作成
していくため、プログラムの作成作業自体は非常に容易
で判り易いものとなっている。しかしながら、作成した
プログラムによってPCが動作しない場合はプログラム
の異常を認識することができるが、PCが動作するにも
拘らず読み出し/書き込み異常等により正しい制御動作
が行われないようなプログラムの自動的なチエツクは行
うことができない。
このため従来では、PCの試運転に先だって人手により
入念にプログラムをチエツクする必要があり、かかるチ
エツク作業に多くの労力や時間を費やしていたと共に、
場合によってはプログラムの異常を発見できずに看過し
てしまう危険性もあった・ 本発明は上記問題点を解決するべく提案されたもので、
その目的とするところは、複雑化、大規模化して人為的
なチエツクが困難になりつつあるPCのプログラムの作
成・試験効率及び信頼性を向上させるため、人手によら
ない自動的なチエツクを可能としたPCのプログラミン
グ装置を提供することにある。
(課題を解決するための手段) 上記目的を達成するため1本発明は、第1図に示すごと
く、作成されたPCのプログラムを格納するプログラム
格納メモリ10と、このプログラム格納メモリ10から
前記プログラムを構成する命令語を順次取り出し、この
命令による処理の対象となる前記PCの記憶部上のアド
レスを抽出すると共に、前記命令語が読み出し命令であ
るか書き込み命令であるかの命令の種類に応じて前記P
Cの記憶部に対する読み出し数及び書き込み数を加算す
る命令解析部20と、前記アドレスについての読み出し
数及び書き込み数をそれぞれ格納して前記PCの記憶部
の使用状況を示す使用状況格納メモリ30と、この使用
状況格納メモリ30の内容から、前記PCの記憶部に書
き込み処理を行っている入力領域が存在し、または、読
み出し処理のみで書き込み処理が行われていない出力領
域が存在し、あるいは、読み出しまたは書き込み処理の
みが行われているメモリ領域が存在することを検索する
不法使用検索部40と、この不法使用検索部40による
上記検索結果を前記プログラム中の読み出し/書き込み
異常として警告する警告出力装置50とを備えたことを
特徴とする。
(作用) 本発明によれば、プログラムを構成する各命令語につい
て、PCの記憶部上のアドレスに対する読み出し数及び
書き込み数が使用状況格納メモリ30に格納される。不
法使用検索部40は、この使用状況格納メモリ30の内
容を検索し、前記アドレスに応じた読み出し数または書
き込み数からプログラム中の読み出し/書き込み異常を
検出し、これを警告出力装置を介して警告するべく作用
する。
(実施例) 以下、図に沿って本発明の一実施例を説明する。
まず、第2図はこの実施例の構成を示すプロッり図であ
る。同図において、1はプログラミングや後述するチエ
ツク処理のためのキー人力を行うキーボードであり、第
3図に示す如く、このキーボード1はプログラム作成開
始キー、同作成終了キー、格納キー、チエツクキー、シ
ンボルキー。
テンキー、カーソル移動キーを備えていて面情報バッフ
ァ2に接続されている。また、50′は例えば第4図の
如きラダー図が表示される前記警告出力装置50として
のCRTであり、このCRT50’も面情報バッファ2
に接続されている。
ここで、面情報バッファ2の内部構成は、第5図に示す
とおりであり、かかるバッファ2はCRT50′上のカ
ーソル位置に対応してシンボル記憶部2A、結線記憶部
2B及びオペランド記憶部2Cを複数組備えている。こ
のうちシンボル記憶部2八は、ラダー図の横結線や接点
、コイル等を数字のシンボルにて表して記憶するもので
1例えばシンボル「0」は上記構成要素なしを、「1」
は横結線を。
「2」は接点を、「3」はコイルをそれぞれ示している
また、結線記憶部2Bは縦結線を定義し、シンボルrO
Jは縦結線なしを、「1」は縦結線ありをそれぞれ示す
。更に、オペランド記憶部2CはPCの記憶部における
入力領域、出力領域、メモリ領域のアドレスをオペラン
ドとして記憶するものである。
再び第2図において、3は図情報/命令語変換部であり
、この変換部3は面情報バッファ2と後述するプログラ
ム格納メモリ10との間で面情報と命令語とを相互に変
換するためのもので、プログラムの作成時に面情報バッ
ファ2の内容を命令語に変換し、また1作成後のプログ
ラムの訂正や確認の際にプログラム格納メモリ10から
命令語を読み出して面情報に変換し、これを面情報バッ
ファ2に格納すると共にCRT50’に表示するための
ものである。
プログラム格納メモリ10は作成されたプログラムを格
納するもので、プログラムを構成する一つの命令語はオ
ペコード及びオペランドからなり。
第6図に示すごとく、これらはオペコード記憶部10A
及びオペランド記憶部10Bにそれぞれ格納される。こ
の第6図において、オペコード「1」は読み出し処理(
リード)を、「2」は論理積(アンド)を、「3」は論
理和(オア)を、「4」は書き込み処理(ライト)をそ
れぞれ示す。
更に、プログラム格納メモリ10には命令解析部20が
接続されている。この命令解析部20は、キーボード1
からのチエツク信号により命令語の解析を行うためのも
のであり、その解析終了時に不法使用検索部40に対し
てチエツク信号を送信するようになっている。
また、命令解析部20にはpcの記憶部の使用状況を示
す使用状況格納メモリ30が接続され、この格納メモリ
30は、第7図に示すようにPCの記憶部のアドレスで
あるオペランドが記憶されるオペランド記憶部30Aと
、各オペランドに対応して当該アドレスに対する読み出
し数及び書き込み数を記憶する読み出し数記憶部30B
及び書き込み数記憶部30Cとを備えている。
そして、この使用状況格納メモリ30と前記命令解析部
20及びCRT50’には不法使用検索部40が接続さ
れている。この検索部40は、命令解析部20からの解
析終了を示すチエツク信号を受け、使用状況格納メモリ
30の各オペランドに対する読み出し数及び書き込み数
により、PCの記憶部に不法使用がないかどうかを検索
し、その結果をCRT50′に表示するべく構成されて
いる。
なお、第2図において、4はPCインタフェースであり
、プログラムの作成後にキーボード1から送られる格納
信号を受け、プログラム格納メモリ10内のプログラム
を図示されていないPCに送るためのものである。
次に、このプログラミング装置の作用について説明する
まず、プログラムを作成する際には、キーボード1のプ
ログラム作成開始キーを操作した後、CRT50’の画
面にリレー回路図を描く要領で行い、その場合にはキー
ボード1のカーソル移動キーの操作により、カーソルを
画面の上下左右に移動させて所望の入力位置を選択する
次いで1例えば接点キーが入力されると1図情報バッフ
ァ2の対応するカーソル位置のシンボル記憶部2Aにシ
ンボル「2」が格納され、同時に接点の図形がCRT5
0’に表示される。また、コイルキーが入力されると1
図情報バッファ2の対応するカーソル位置のシンボル記
憶部2Aにシンボル「3」が格納されると共に、コイル
の図形がCRT50′に表示される。
また、横結線キーの入力時には対応するシンボル記憶部
2人にシンボル「1」が格納されて表示され、縦結線キ
ーの入力時には結線記憶部2Bにシンボル「1」が格納
されて表示される。そして、数字キーが入力されると、
対応するカーソル位置のオペランド記憶部2Cにこの数
字が格納され、同時にCRT50′に表示される。
このようにしてC:RT50’の画面上にラダー図が作
成されていき、このラダー図のモデルが図情報バッファ
2に記憶される。第4図及び第5図は上記入力操作に対
応するCRT50’の画面及び図情報バッファ2の内容
である。
プログラムの作成終了時にキーボード1のプログラム作
成終了キーが入力されると、第2図に示した図情報/命
令語変換部3に変換信号が送られ。
図情報/命令語変換部3は図情報バッファ2の内容を命
令語に変換してプログラム格納メモリIOに格納する。
この場合、第6図に示す如く、前記各シンボルはそれぞ
れオペコードrl」(’読み出し処理L r3J(論理
和すなわち並列接続)、r2」(論理積すなわち直列接
続)、r4J(書き込み処理)に対応付けられ、各オペ
コード毎にオペランドroolJ 。
ro02J、 r102J、 r201Jが格納される
次に、この作成後のプログラムをチエツクする際の作用
を、第8図の命令解析部20の処理を示すフローチャー
ト及び第9図の不法使用検索部40の処理を示すフロー
チャートを参照しつつ詳細に説明する。
まず、命令解析部20は使用状況格納メモリ30を初期
化する(第8図ステップS1)、ここで、「初期化する
」とは、使用状況格納メモリ30を何のデータも登録さ
れていない状態にすることをいう。
次に、命令取り出しポインタをプログラム格納メモリ1
0の先頭にセットしく同S2)、ステップS3を経て命
令取り出しポインタ位置から命令語を1語取り出す(同
S4)と共に、取り出した命令語からオペランドを抽出
する(同S5)。そして、このオペランドを使用状況格
納メモリ30のオペランド記憶部30^から捜す(同S
6)。
ここで、使用状況格納メモリ30に該当するオペランド
がない場合(解析当初は上記ステップS1の初期化によ
り、最初のオペランドは常に格納されていない)、この
オペランドを使用状況格納メモリ30のオペランド記憶
部30Aに登録しく同S7)、読み出し数記憶部30B
及び書き込み数記憶部30Cの番数をゼロにしてこの登
録位置(以下、オペランド位置という)を記憶しておく
(同S 81)、また、2回目以後の命令語の解析にお
いて、前記オペランドが使用状況格納メモリ30に既に
登録されている時は、このオペランド位置を記憶する(
同S 82)。
次に、ステップS4において取り出した命令語からオペ
コードを抽出しく同S9)、このオペコードから命令語
が書き込み処理であるか否かを判定する(同S 10)
。ここで、オペコードrl」、r2」。
「3」は読み出し処理、「4」は書き込み処理である。
オペコードが読み出し処理である場合には、上記ステッ
プS81またはS82において記憶したオペランド位置
の読み出し数記憶部30Bに対して読み出し数をインク
リメント(+1)L(同S 111)、また、オペコー
ドが書き込み処理であれば書き込み数記憶部30Cに対
して書き込み数をインクリメントする(同5112)。
次いで、命令取り出しポインタをインクリメントしく同
512)、上述の処理をプログラム格納メモリ10に格
納されているすべての命令語について繰り返す(同S3
)。
上記解析処理が完了した場合、命令解析部20は不法使
用検索部40に対してチエツク信号を送り、この不法使
用検索部40によってPCの記憶部の不法使用が行われ
ていないかどうかの検索を開始する。
すなわち、第9図に示すように、まずポインタを使用状
況格納メモリ30の先頭にセットしくステツブ5TI)
、同ST2を経てポインタ位置のオペランドを取り出す
と共に、取り出したオペランドがPCの記憶部の入力領
域のアドレスか、出力領域のアドレスか、またはメモリ
領域のアドレスかを判定する(同ST3,5T4)。こ
の判定基準はPCの仕様により1例えばオペランド「0
」〜「99」が入力領域、r100J〜「199」がメ
モリ領域、r2QOJ〜r299Jが出力領域となって
いる。
そして、取り出したオペランドが入力領域のアドレスで
あればポインタ位置の書き込み数を取り出し、書き込み
数がゼロでない場合はこのオペランドとメツセージ「入
力に書き込み」をCRT50’に表示する(同5T51
.5T61)、つまり、「入力領域に書き込み処理が行
われていること」を表示する。また、この表示の後、及
び書き込み数がゼロである時には、ポインタをインクリ
メントして(同5T9)ステップST2の判定に戻る。
更に、取り出したオペランドが出力領域のアドレスであ
る場合、ポインタ位置の書き込み数を取り出してこれが
ゼロの場合にはこのオペランドとメツセージ「出力が読
み出しのみ」をCRT50’に表示する(同5T52.
5T62)。つまり、「書き込み処理が行われていない
出力領域に対して読み出し処理が行われていること」を
表示する。そしてこの表示後、及び書き込み数がゼロで
ない場合にはステップST9に移行する。
次いで、取り出したオペランドが入力領域でも出力領域
でもなく、メモリ領域のアドレスである場合には、ポイ
ンタ位置の読み出し数を取り出してこれがゼロの場合に
はこのオペランドとメツセージ「メモリが書き込みのみ
」をCRT50’に表示する(同5T53.5T63)
。つまり、「書き込み処理が行われているが読み出し処
理が行われていないメモリ領域があること」を表示する
。なお、読み出し数がゼロでない場合はステップST7
に移る。
続けて、ポインタ位置の書き込み数を取り出し、これが
ゼロの場合にはオペランドとメツセージ[メモリが読み
出しのみ」をCRT50’に表示する(同ST7,5T
8)。つまり、「書き込み処理が行われていないメモリ
領域に対して読み出し処理が行われていること」を表示
する。なお、書き込み数がゼロでない場合はステップS
T9に移る。
上述の処理を使用状況格納メモリ30に格納されたすべ
てのオペランドに対して行い、その完了時に検索を終え
る(同5T2)。
以上のようにこの実施例によれば、PCの記憶部におい
て制御対象からの入力を記憶するべき入力領域に対して
書き込み処理が行われている場合。
制御対象への出力を記憶するべき出力領域に対して書き
込み処理が行われていないにも拘らず読み出し処理が行
われている場合、更には、PCの記憶部における書き込
み処理が行われていないメモリ領域に対して読み出し処
理が行われている場合。
書き込み処理が行われているが読み出し処理が行われて
いないメモリ領域がある場合、等をCRT50′を介し
て警告することにより、プログラムの読み出し/書き込
み異常を自動的にチエツクして表示することができるも
のである。
なお、上記実施例では、チエツク結果をCRT50′に
表示出力する場合について説明したが、警告出力装置と
してはプリンタ等の印字装置であってもよい、また、使
用状況格納メモリ3oには読み出し数と書き込み数ばか
りでなく、!!/!み出しや書き込みが行われているプ
ログラムのアドレスも格納し、このアドレスを警告メツ
セージと共に表示することも可能である。
(発明の効果) 以上のように本発明によれば、作成後のプログラムを命
令解析部により解析してPCの記憶部の使用状況をメモ
リに格納し、その内容を不法使用検索部により検索して
読み出し/書き込み異常を自動的にチエツクしたうえ警
告出力装置により警告するものであるから、従来多くの
労力や時間を要していたPCのプログラムチエツク作業
を大幅に簡略化することができる。また1人為的なチエ
ツクミスも解消できるため、プログラムの信頼性向上に
寄与できる等の効果を有する。
【図面の簡単な説明】
第1図は本発明の構成を示すブロック図、第2図は本発
明の一実施例を示すブロック図、第3図はキーボードの
説明図、第4図はCRTの表示例の説明図、第5図は図
情報バッファの説明図、第6図はプログラム格納メモリ
の説明図、第7図は使用状況格納メモリの説明図、第8
図は命令解析部の処理を示すフローチャート、第9図は
不法使用検索部の処理を示すフローチャートである。 10・・・プログラム格納メモリ 20・・・命令解析部   30・・・使用状況格納メ
モリ40・・・不法使用検索部    50・・・警告
出力装置1・・・キーボード     2・・図情報バ
ッファ3・・・図情報/命令語変換部 4・・・PCインタフェース    50′・・・CR
T特許出願人    富士電機株式会社 第3図 第4図

Claims (1)

  1. 【特許請求の範囲】 作成されたプログラマブルコントローラのプログラムを
    格納するプログラム格納メモリと、このプログラム格納
    メモリから前記プログラムを構成する命令語を順次取り
    出し、この命令による処理の対象となる前記プログラマ
    ブルコントローラの記憶部上のアドレスを抽出すると共
    に、前記命令語が読み出し命令であるか書き込み命令で
    あるかの命令の種類に応じて前記プログラマブルコント
    ローラの記憶部に対する読み出し数及び書き込み数を加
    算する命令解析部と、 前記アドレスについての読み出し数及び書き込み数をそ
    れぞれ格納して前記プログラマブルコントローラの記憶
    部の使用状況を示す使用状況格納メモリと、 この使用状況格納メモリの内容から、前記プログラマブ
    ルコントローラの記憶部に書き込み処理を行っている入
    力領域が存在し、または、読み出し処理のみで書き込み
    処理が行われていない出力領域が存在し、あるいは、読
    み出しまたは書き込み処理のみが行われているメモリ領
    域が存在することを検索する不法使用検索部と、 この不法使用検索部による上記検索結果を前記プログラ
    ム中の読み出し/書き込み異常として警告する警告出力
    装置とを備えたことを特徴とするプログラマブルコント
    ローラのプログラミング装置。
JP63078630A 1988-03-31 1988-03-31 プログラマブルコントローラのプログラミング装置 Expired - Lifetime JPH07113844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63078630A JPH07113844B2 (ja) 1988-03-31 1988-03-31 プログラマブルコントローラのプログラミング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63078630A JPH07113844B2 (ja) 1988-03-31 1988-03-31 プログラマブルコントローラのプログラミング装置

Publications (2)

Publication Number Publication Date
JPH01251109A true JPH01251109A (ja) 1989-10-06
JPH07113844B2 JPH07113844B2 (ja) 1995-12-06

Family

ID=13667195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63078630A Expired - Lifetime JPH07113844B2 (ja) 1988-03-31 1988-03-31 プログラマブルコントローラのプログラミング装置

Country Status (1)

Country Link
JP (1) JPH07113844B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114540A1 (ja) * 2012-01-30 2013-08-08 富士通株式会社 制御装置、解析装置、解析方法、および解析プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143608A (en) * 1981-03-03 1982-09-04 Mitsubishi Electric Corp Programming device with crt
JPS63201736A (ja) * 1987-02-18 1988-08-19 Toshiba Corp プログラマブルコントロ−ラのプログラミング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143608A (en) * 1981-03-03 1982-09-04 Mitsubishi Electric Corp Programming device with crt
JPS63201736A (ja) * 1987-02-18 1988-08-19 Toshiba Corp プログラマブルコントロ−ラのプログラミング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114540A1 (ja) * 2012-01-30 2013-08-08 富士通株式会社 制御装置、解析装置、解析方法、および解析プログラム

Also Published As

Publication number Publication date
JPH07113844B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
US5211563A (en) Computer assisted learning support system and processing method therefor
JPS5851292B2 (ja) 診断/デバツク計算システム
US20050075831A1 (en) Reporting invalid parameter values for a parameter-based system
CN102231127A (zh) Bios错误信息显示的检测系统及检测方法
JPH01251109A (ja) プログラマブルコントローラのプログラミング装置
US5379389A (en) Method for transmitting commands excluded from a predefined command set
CN108932171B (zh) 嵌入式软件交互方法
CN113703637A (zh) 巡检任务代码化方法、装置、电子设备和计算机存储介质
JP2932439B2 (ja) プログラミング方式
US11442104B1 (en) Configurable integrated logic analyzer
JPH03294934A (ja) 高級プログラム言語用デバッガ
JP3031732B2 (ja) 画像表示制御装置
JP2000222243A (ja) デバッグ装置及びデバッグ方法
JPH03144705A (ja) プログラマブルコントローラの動作状態監視装置
JPH05173832A (ja) トレース制御機構
JPH02210556A (ja) プログラム実行状態の視覚化装置
JPS6019241A (ja) アセンブラ命令境界エラ−検出処理方式
CN117136122A (zh) 机器人控制装置及机器人控制系统
JPS63187343A (ja) 診断方式
JPH02253305A (ja) Pcの信号トレース方式
US20100083177A1 (en) Using tags with operator interface panels
JPH0460807A (ja) プログラマブルコントローラのプログラミング装置
JPH035838A (ja) 情報処理装置の保守方式
JPS6251475B2 (ja)
JPH02294740A (ja) 計算機の検査方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 13