JPH01248773A - 映像検波回路 - Google Patents
映像検波回路Info
- Publication number
- JPH01248773A JPH01248773A JP63074310A JP7431088A JPH01248773A JP H01248773 A JPH01248773 A JP H01248773A JP 63074310 A JP63074310 A JP 63074310A JP 7431088 A JP7431088 A JP 7431088A JP H01248773 A JPH01248773 A JP H01248773A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- intermediate frequency
- voltage
- video
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000010355 oscillation Effects 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 2
- 230000010363 phase shift Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 210000001072 colon Anatomy 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、映像中間周波信号からビデオ信号を再生する
映像検波回路に関する。
映像検波回路に関する。
映像中間周波信号からビデオ信号を再生する場合、一般
には、上記映像中間周波信号に位相同期した基準信号に
より映像中間周波信号を同期検波してビデオ信号を得る
。従来の映像検波回路では、映像中間周波信号を2分岐
して片方をリミッタ回路にてスライスし、PLL(フェ
イズ・ロックド・ループ)回路に入力し、PLL回路に
より、振幅・位相とも安定した基準信号が得られる方式
が用いられている。
には、上記映像中間周波信号に位相同期した基準信号に
より映像中間周波信号を同期検波してビデオ信号を得る
。従来の映像検波回路では、映像中間周波信号を2分岐
して片方をリミッタ回路にてスライスし、PLL(フェ
イズ・ロックド・ループ)回路に入力し、PLL回路に
より、振幅・位相とも安定した基準信号が得られる方式
が用いられている。
なお上記した従来の装置として関連するものに例えばア
イ・イー・イー・イー、トランザクション オン コン
ス−マー エレクトロニクス、ボリューム シー・イー
29.ナンバー5 、1984年8月(I E E E
e Transactions on Consum
er Ele−ctronlcm 、 Vo)、 CE
−2/’、 1m 5 、 August 1983
)において、テツオ・クツキ(Tetsuo Kuts
uki)らによる[テレビジョン レシーバ−ユーズイ
ング ア ピュア シンクロナス ディテクターアイ・
シーJ (Te7euision Receiuer
Using APure 5ynchronous D
etector I C)と題する文献などが挙げられ
る0 〔発明が解決しようとする課題〕 上記したPLL回路では、入力信号と発振器より出力さ
れる信号とがロックされた状態において、基準となる入
力信号と発振器より出力される信号とは90度の位相差
が生じる0そこで移相回路により、発振器の出力信号を
90度移相して検波に必要な基準信号を得るoしかし、
全周波数帯域に渡り移相量が90度で振幅特性が平担な
移相回路を構成することは困難なため、高調波を多く含
む矩形波で発振する発振器は不適当であり、したがって
コイルやコンデンサなどを用いた正弦波発振器が必要と
なる。しかし回路をIC化する場合、IC内へはコイル
を内蔵できないため、発振器のコイルやコンデンサなど
は外付となり、回路規模が増大するなどの不都合を生じ
る0 本発明は、移相回路を用いずに映像中間周波信号の検波
に必要な基準信号が得られるIC化に適した映像検波回
路を提供することを目的とする0〔課題を解決するため
の手段〕 上記目的は、第1.第2のトランジスタのエミッタ間に
コンデンサが接続され、前記コンデンサに流れる電流を
電圧で制御することによりその発振周波数を可変する電
圧制御発振器と、前記コンデンサの両端電圧を取り出し
増幅する増幅回路と、前記増幅回路の出力と映像中間周
波信号とを入力とし、入力された2つの信号の位相差に
応じた電圧を出力する位相検波器と、前記位相検波器の
出力信号を平滑化して前記電圧制御発振器の発振周波数
を制御する制御電圧を発生するループフィルタと、前記
映像中間周波信号と前記電圧制御発振器の前記第1のト
ランジスタのコレクタより導出した信号とが供給されて
同期検波を行い、ビデオ信号を再生する掛算回路とを備
えた映像検波回路により達成される。
イ・イー・イー・イー、トランザクション オン コン
ス−マー エレクトロニクス、ボリューム シー・イー
29.ナンバー5 、1984年8月(I E E E
e Transactions on Consum
er Ele−ctronlcm 、 Vo)、 CE
−2/’、 1m 5 、 August 1983
)において、テツオ・クツキ(Tetsuo Kuts
uki)らによる[テレビジョン レシーバ−ユーズイ
ング ア ピュア シンクロナス ディテクターアイ・
シーJ (Te7euision Receiuer
Using APure 5ynchronous D
etector I C)と題する文献などが挙げられ
る0 〔発明が解決しようとする課題〕 上記したPLL回路では、入力信号と発振器より出力さ
れる信号とがロックされた状態において、基準となる入
力信号と発振器より出力される信号とは90度の位相差
が生じる0そこで移相回路により、発振器の出力信号を
90度移相して検波に必要な基準信号を得るoしかし、
全周波数帯域に渡り移相量が90度で振幅特性が平担な
移相回路を構成することは困難なため、高調波を多く含
む矩形波で発振する発振器は不適当であり、したがって
コイルやコンデンサなどを用いた正弦波発振器が必要と
なる。しかし回路をIC化する場合、IC内へはコイル
を内蔵できないため、発振器のコイルやコンデンサなど
は外付となり、回路規模が増大するなどの不都合を生じ
る0 本発明は、移相回路を用いずに映像中間周波信号の検波
に必要な基準信号が得られるIC化に適した映像検波回
路を提供することを目的とする0〔課題を解決するため
の手段〕 上記目的は、第1.第2のトランジスタのエミッタ間に
コンデンサが接続され、前記コンデンサに流れる電流を
電圧で制御することによりその発振周波数を可変する電
圧制御発振器と、前記コンデンサの両端電圧を取り出し
増幅する増幅回路と、前記増幅回路の出力と映像中間周
波信号とを入力とし、入力された2つの信号の位相差に
応じた電圧を出力する位相検波器と、前記位相検波器の
出力信号を平滑化して前記電圧制御発振器の発振周波数
を制御する制御電圧を発生するループフィルタと、前記
映像中間周波信号と前記電圧制御発振器の前記第1のト
ランジスタのコレクタより導出した信号とが供給されて
同期検波を行い、ビデオ信号を再生する掛算回路とを備
えた映像検波回路により達成される。
上記映像検波回路において、前記した電圧制御発振器、
増幅器1位相検波器、ループフィルタはPLL回路を構
成する。そこで前記位相検波器に入力される映像中間周
波信号と前記増幅器の出力、すなわち前記電圧制御発振
器のコンデンサの両端電圧を増幅した信号とは、位相差
が常に90度となるよう前記電圧制御発振器の発振周波
数が制御される。このとき、前記電圧制御発振器におい
て、前記コンデンサの両端電圧と前記第1のトランジス
タのコレクタより取り出された信号とは位相差が90度
と直交した信号となっており、すなわち、前記第1のト
ランジスタのコレクタより取り出された信号と映像中間
周波信号とは同位相となる関係にある。そこで前記第1
のトランジスタのコレクタより取り出した信号を用いて
映像中間周波信号を同期検波することができる0そのた
め90度移相回路は不要となり、90度移相器を用いな
いPLL回路とすることが可能となる。
増幅器1位相検波器、ループフィルタはPLL回路を構
成する。そこで前記位相検波器に入力される映像中間周
波信号と前記増幅器の出力、すなわち前記電圧制御発振
器のコンデンサの両端電圧を増幅した信号とは、位相差
が常に90度となるよう前記電圧制御発振器の発振周波
数が制御される。このとき、前記電圧制御発振器におい
て、前記コンデンサの両端電圧と前記第1のトランジス
タのコレクタより取り出された信号とは位相差が90度
と直交した信号となっており、すなわち、前記第1のト
ランジスタのコレクタより取り出された信号と映像中間
周波信号とは同位相となる関係にある。そこで前記第1
のトランジスタのコレクタより取り出した信号を用いて
映像中間周波信号を同期検波することができる0そのた
め90度移相回路は不要となり、90度移相器を用いな
いPLL回路とすることが可能となる。
以下、本発明の一実施例を第1図により説明する0
第1因は本発明の一実施カとしての映像検波回路を示す
回路図で、1は電圧制御発振器、2は映像中間周波信号
が入力される入力端子、3は入力された2つの信号の差
信号を増幅し出力する増幅回路、4は入力端子2より入
力された映像中間周波信号と増幅回路3の出力信号が入
力され、2つの信号の位相差に応じた電圧を出力する位
相検波器、5は位相検波器4の出力を平滑化し、電圧制
御発振器1の発振周波数を制御する制御電圧を出力する
ループフィルタ、6は入力端子2より入力された映像中
間周波信号と、電圧制御発振器1の出力信号を掛算し、
ビデオ信号を再生する掛算回路、7は掛算回路で再生さ
れたビデオ信号を取り出す出力端子である。
回路図で、1は電圧制御発振器、2は映像中間周波信号
が入力される入力端子、3は入力された2つの信号の差
信号を増幅し出力する増幅回路、4は入力端子2より入
力された映像中間周波信号と増幅回路3の出力信号が入
力され、2つの信号の位相差に応じた電圧を出力する位
相検波器、5は位相検波器4の出力を平滑化し、電圧制
御発振器1の発振周波数を制御する制御電圧を出力する
ループフィルタ、6は入力端子2より入力された映像中
間周波信号と、電圧制御発振器1の出力信号を掛算し、
ビデオ信号を再生する掛算回路、7は掛算回路で再生さ
れたビデオ信号を取り出す出力端子である。
次に、まず′1圧制御発振1について説明する。
電圧制御発振器1において、Qt〜Q8はトランジスタ
、CIは容量、RI〜瓜は抵抗、AI、んは電流源。
、CIは容量、RI〜瓜は抵抗、AI、んは電流源。
■1は電圧源である。トランジスタGb−Ghのエミッ
タ間にはコンデンサC1が接続され、トランジスタQs
、Qtのコレクタはそれぞれ抵抗域、&を介して電圧源
■、に接続されるとともに、トランジスタQs。
タ間にはコンデンサC1が接続され、トランジスタQs
、Qtのコレクタはそれぞれ抵抗域、&を介して電圧源
■、に接続されるとともに、トランジスタQs。
QaのコレクタおよびトランジスタQs、 Qsのベー
スにそれぞれ接続される。トランジスタQs、Qaのペ
ース、コレクタは電圧源v1に接続され、トランジスタ
Qs、 Qaのコレクタも電圧源V、に接続される。
スにそれぞれ接続される。トランジスタQs、Qaのペ
ース、コレクタは電圧源v1に接続され、トランジスタ
Qs、 Qaのコレクタも電圧源V、に接続される。
トランジスタQs、Qsのエミッタはそれぞれ′電流源
As、At+介して接地され、トランジスタQsのエミ
ッタはトランジスタQ!ベース、トランジスタ偽エミッ
タはトランジスタQ1ベースに接続され、トランジスタ
らのエミッタから導出された信号は電圧制御発振器1の
出力として、掛算回路6へ供給される。トランジスタQ
y、QsのコレクタはトランジスタQ、、Q、のエミッ
タにそれぞれ接続され、ペースは共に接続されてループ
フィルタ5より出力された制御電圧が供給される。また
トランジスタQテ。
As、At+介して接地され、トランジスタQsのエミ
ッタはトランジスタQ!ベース、トランジスタ偽エミッ
タはトランジスタQ1ベースに接続され、トランジスタ
らのエミッタから導出された信号は電圧制御発振器1の
出力として、掛算回路6へ供給される。トランジスタQ
y、QsのコレクタはトランジスタQ、、Q、のエミッ
タにそれぞれ接続され、ペースは共に接続されてループ
フィルタ5より出力された制御電圧が供給される。また
トランジスタQテ。
Qsのエミッタはそれぞれ抵抗&、R4を介して接地さ
れている。
れている。
上記電圧制御発振器1の動作については角田秀夫著’
PLLの基本と応用“(東京電機大学出版局)PP78
−80 において詳しく述べられており、ここでの詳
細な説明は省略し以下簡単に説明する。
PLLの基本と応用“(東京電機大学出版局)PP78
−80 において詳しく述べられており、ここでの詳
細な説明は省略し以下簡単に説明する。
第1図に示す電圧制御発振器1の発振周波数fは、トラ
ンジスタQy= Qaのコレクタに流れる電流を共に等
しく工0とし、コンデンサCIの容量値をC9発振出力
振幅をΔ■とすれば下式で表わされる。
ンジスタQy= Qaのコレクタに流れる電流を共に等
しく工0とし、コンデンサCIの容量値をC9発振出力
振幅をΔ■とすれば下式で表わされる。
ここで発振出力振幅ΔVは、第1図において負荷となる
抵抗R+−Reの両端に付加されたトランジスタQ、、
Q、により振幅制限される。すなわちトランジスタQ3
.Q4がダイオード動作する範囲においてはトランジス
タQs、Q4のベース・エミッタ間IE圧8VnEとす
ればΔv = vBEとなり、上記(1)式は下式で表
わされる。
抵抗R+−Reの両端に付加されたトランジスタQ、、
Q、により振幅制限される。すなわちトランジスタQ3
.Q4がダイオード動作する範囲においてはトランジス
タQs、Q4のベース・エミッタ間IE圧8VnEとす
ればΔv = vBEとなり、上記(1)式は下式で表
わされる。
次に、本発明の動作についてさらに第2図のタイミング
チャートを用いて説明する。第2図において、aは電圧
制御発振器1においてトランジスタQ6のエミッタより
取り出される信号波形、bおよびCは電圧制御発振器1
のトランジスタQ、およびQ、のエミッタより取り出さ
れる信号波形、dは増幅回路3の出力波形、eは映像中
間周波信号を表わす。
チャートを用いて説明する。第2図において、aは電圧
制御発振器1においてトランジスタQ6のエミッタより
取り出される信号波形、bおよびCは電圧制御発振器1
のトランジスタQ、およびQ、のエミッタより取り出さ
れる信号波形、dは増幅回路3の出力波形、eは映像中
間周波信号を表わす。
まず、電圧制御発振器1において、a、b、c各部の波
形はWI2図に示すとうりであり、トランジスタQs、
Qtのエミッタ間すなわち、コンデンサCIの両端電圧
を増幅し出力する増幅回路3の出力信号dは、トランジ
スタQeのエミッタより取り出される出力信号aと図示
するように、その位相差は90度となる。つぎに、電圧
制御発振器1.増幅回路39位相検波器4.ループフィ
ルタ5から成るPLL回路が、入力端子2より入力され
た映像中間周波信号eにロックすると、増幅回路5の出
力信号dと映像中間周波信号eもWJz図に示すように
その位相差は90度となる。すなわち、電圧制御発振器
1のトランジスタQ、のエミッタより取り出された出力
信号aと映像中間周波信号eとは位相差のない信号とな
っている。そこで、この出力信号aを検波を行う基準信
号として掛算回路6へ供給することにより、映像中間周
波信号を同期検波し、再生されたビデオ信号を得ること
ができる。
形はWI2図に示すとうりであり、トランジスタQs、
Qtのエミッタ間すなわち、コンデンサCIの両端電圧
を増幅し出力する増幅回路3の出力信号dは、トランジ
スタQeのエミッタより取り出される出力信号aと図示
するように、その位相差は90度となる。つぎに、電圧
制御発振器1.増幅回路39位相検波器4.ループフィ
ルタ5から成るPLL回路が、入力端子2より入力され
た映像中間周波信号eにロックすると、増幅回路5の出
力信号dと映像中間周波信号eもWJz図に示すように
その位相差は90度となる。すなわち、電圧制御発振器
1のトランジスタQ、のエミッタより取り出された出力
信号aと映像中間周波信号eとは位相差のない信号とな
っている。そこで、この出力信号aを検波を行う基準信
号として掛算回路6へ供給することにより、映像中間周
波信号を同期検波し、再生されたビデオ信号を得ること
ができる。
本実施例によれば、90度移相器を用いることなく、検
波用の基準信号を得ることができる効果がある。
波用の基準信号を得ることができる効果がある。
また、電圧制御発振器1はコイルを使用しないエミッタ
結合形マルチバイブレータであることからIC化に適し
ている。
結合形マルチバイブレータであることからIC化に適し
ている。
次に、本発明によるその他の実施例を第3図。
第4図、第5図に示す。第3図、第4図、第5図におい
て第1因で示したものと同一もしくは同一機能のものi
こは同じ符号を付けて、その詳細な説明は省略する。
て第1因で示したものと同一もしくは同一機能のものi
こは同じ符号を付けて、その詳細な説明は省略する。
WIs図において、8は入力端子2より入力された映像
中間周波信号を増幅して位相検波器4へ供給する増幅回
路である。同図において、増幅回路3での信号遅延があ
ると、その遅延分だけ映像中間周波信号eと電圧制御発
振器1の出力信号aとの位相誤差を生じる。そこで、増
幅回路3と信号遅延のほぼ等しい増幅回路8を設けるこ
とで、映像中間周波信号eと電圧制御発振器1の出力信
号aとは同位相に保つことができる効果がある。
中間周波信号を増幅して位相検波器4へ供給する増幅回
路である。同図において、増幅回路3での信号遅延があ
ると、その遅延分だけ映像中間周波信号eと電圧制御発
振器1の出力信号aとの位相誤差を生じる。そこで、増
幅回路3と信号遅延のほぼ等しい増幅回路8を設けるこ
とで、映像中間周波信号eと電圧制御発振器1の出力信
号aとは同位相に保つことができる効果がある。
また、増幅器3の信号遅延を補正するその他の方法とし
て第4図に示すように、電圧制御発振器1の出力信号a
を増幅回路3の信号遅延とほぼ等しく遅延する増幅回路
9を用いても、第3図と同様に映像中間周波信号との位
相を正しく保つことができる。
て第4図に示すように、電圧制御発振器1の出力信号a
を増幅回路3の信号遅延とほぼ等しく遅延する増幅回路
9を用いても、第3図と同様に映像中間周波信号との位
相を正しく保つことができる。
次に、第5図に本発明によるさらにその他の実施例を示
す。同図において、Q3.〜Qstv Q4>〜Q=4
はトランジスタe Aa* は電流源、&1は抵抗5V
41*■4鵞は電源であり、これらは一般に良く知られ
ている掛算回路である。この掛算回路は第1図で示した
増幅回路39位相検波器4と同様の動作を行うもので、
それぞれ増幅回路39位相検波器4に和尚する部分を破
線で囲み、同じ符号を付しである。また、8g5図に示
す実施例においても第1図で説明したと同様の動作と効
果が得られることは明白である。
す。同図において、Q3.〜Qstv Q4>〜Q=4
はトランジスタe Aa* は電流源、&1は抵抗5V
41*■4鵞は電源であり、これらは一般に良く知られ
ている掛算回路である。この掛算回路は第1図で示した
増幅回路39位相検波器4と同様の動作を行うもので、
それぞれ増幅回路39位相検波器4に和尚する部分を破
線で囲み、同じ符号を付しである。また、8g5図に示
す実施例においても第1図で説明したと同様の動作と効
果が得られることは明白である。
本発明によれば、移相回路を用いずに映像中間周波信号
を検波するに必要な基準信号が得られ、移相器を用いず
にPLL回路を構成することが可能上なる。
を検波するに必要な基準信号が得られ、移相器を用いず
にPLL回路を構成することが可能上なる。
第1図は本発明の一実施例を示す回路図、第2図は第1
因における各部の波形を示すタイミングチャート、第3
図、第4図、第5図はそれぞれ本発明の他の実施例を示
す回路図、である。 符号の説明
因における各部の波形を示すタイミングチャート、第3
図、第4図、第5図はそれぞれ本発明の他の実施例を示
す回路図、である。 符号の説明
Claims (1)
- 【特許請求の範囲】 1、映像中間周波信号を入力され、それからビデオ信号
を再生して出力する映像検波回路において、 第1、第2のトランジスタを含み、その各トランジスタ
のエミッタ間に接続されたコンデンサに流れる電流を、
入力電圧により制御することでその発振周波数を制御す
る電圧制御発振器と、前記電圧制御発振器における前記
コンデンサの両端間電圧を取り出し、これを増幅して出
力する増幅回路と、前記増幅回路の出力と前記入力映像
中間周波信号とを入力され両者間の位相差に応じた電圧
を生成して出力する位相検波器と、前記位相検波器の出
力信号を平滑化して前記電圧制御発振器へその発振周波
数を制御する制御電圧(前記入力電圧)として供給する
ループフィルタと、前記入力映像中間周波信号と前記電
圧制御発振器における前記第1のトランジスタのコレク
タもしくは第2のトランジスタのコレクタの何れかより
取り出した信号とを供給されて入力映像中間周波信号の
同期検波を行いビデオ信号として再生し出力する掛算回
路と、を具備して成ることを特徴とする映像検波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63074310A JPH01248773A (ja) | 1988-03-30 | 1988-03-30 | 映像検波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63074310A JPH01248773A (ja) | 1988-03-30 | 1988-03-30 | 映像検波回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01248773A true JPH01248773A (ja) | 1989-10-04 |
Family
ID=13543427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63074310A Pending JPH01248773A (ja) | 1988-03-30 | 1988-03-30 | 映像検波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01248773A (ja) |
-
1988
- 1988-03-30 JP JP63074310A patent/JPH01248773A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5155455A (en) | Am/fm modulator in which am can be converted to fm by vector addition | |
EP1191680B1 (en) | Frequency doubler circuit having detect-control unit for improving frequency doubling performance | |
JPS63200618A (ja) | 位相同期ループ回路 | |
JPH01248773A (ja) | 映像検波回路 | |
US4562412A (en) | Oscillator synchronized to a pulse | |
US6046639A (en) | Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
US4806883A (en) | Multifrequency oscillator circuit | |
JPH022721A (ja) | 位相同期発振回路 | |
JPH08237077A (ja) | 90゜移相器 | |
JPH0119282B2 (ja) | ||
JPS5822346Y2 (ja) | 位相同期発振器 | |
JP3128449B2 (ja) | Fm信号検波器 | |
US5021752A (en) | Voltage controlled oscillator (VCO) | |
JPH02504213A (ja) | 改良形発振器 | |
JP3128448B2 (ja) | Fm信号検波器 | |
JP2516972Y2 (ja) | 位相同期型発振器 | |
JPH0328606Y2 (ja) | ||
JPS6121856Y2 (ja) | ||
JP2573074B2 (ja) | 電圧制御型発振器 | |
JPS6149844B2 (ja) | ||
KR200246536Y1 (ko) | 전압제어발진금지신호를이용한위상동기루프회로 | |
JPS58201407A (ja) | 同期検波回路 | |
JPS5997247A (ja) | サンプリングクロツク発生回路 | |
JPS60183818A (ja) | 発振周波数制御回路 |