JPH01245345A - Single chip microcomputer - Google Patents
Single chip microcomputerInfo
- Publication number
- JPH01245345A JPH01245345A JP63074982A JP7498288A JPH01245345A JP H01245345 A JPH01245345 A JP H01245345A JP 63074982 A JP63074982 A JP 63074982A JP 7498288 A JP7498288 A JP 7498288A JP H01245345 A JPH01245345 A JP H01245345A
- Authority
- JP
- Japan
- Prior art keywords
- data
- prom
- register
- written
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リードオンリーメモリ(PROM)内蔵シン
グル・チップ・マイクロコンピュータに関し、特にPR
OMの読み出し制御回路に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a single-chip microcomputer with a built-in read-only memory (PROM), and particularly to a PR
This invention relates to an OM readout control circuit.
従来、この種のシングル・チップ・マイクロコンピュー
タは、第2図に示すようにP’ROM8の任意のアドレ
スを指定するアドレス入力端子2と共に、内部データバ
ス11を介して読み出し制御回路6と書き込み制御回路
7がPROM8に接続されている。さらに内部データバ
ス11にはCPU12、RAMI 3およびその他の制
御回路14が接続されている。読み出し制御回路6と書
き込み制御回路7は共通のデータバス3を介してデータ
入出力端子Do〜D7に接続されていて、読み出し制御
回路6は、読み出し制御信号入力端子5から入力される
読み出し制御信号によって制御され、書き込み制御回路
7は、書き込み制御信号入力端子4から入力される書き
込み制御信号によって制御される。Conventionally, this type of single-chip microcomputer has an address input terminal 2 for specifying an arbitrary address of the P'ROM 8, as shown in FIG. A circuit 7 is connected to PROM8. Furthermore, a CPU 12, RAMI 3, and other control circuits 14 are connected to the internal data bus 11. The read control circuit 6 and the write control circuit 7 are connected to data input/output terminals Do to D7 via a common data bus 3, and the read control circuit 6 receives a read control signal input from the read control signal input terminal 5. The write control circuit 7 is controlled by a write control signal input from the write control signal input terminal 4.
次にこのシングル・チップ・マイクロコンピュータ動作
を説明すると、PROMBに所定のプログラムを書き込
む場合には、アドレス入力端子2からアドレス信号を入
力してPROM8の任意のアドレスを指定し、書き込み
制御信号によって書き込み制御回路7を付勢し、所定の
データをデータバス3および内部データバス11を介し
て、指定されたアドレスに書き込む。また、読み出し時
には任意のアドレスを指定し、読み出し制御信号によっ
て読み出し制御回路6を付勢とし、読み出すデータを内
部データバス11およびデータバス3を介してデータ入
出力端子D0〜D、へ出力して、書き込まれたデータの
確認を行なっていた。Next, to explain the operation of this single-chip microcomputer, when writing a predetermined program to PROMB, input an address signal from address input terminal 2 to specify an arbitrary address in PROM 8, and use the write control signal to write the program. The control circuit 7 is energized and predetermined data is written to the designated address via the data bus 3 and the internal data bus 11. Also, when reading, an arbitrary address is specified, the read control circuit 6 is activated by the read control signal, and the data to be read is output to the data input/output terminals D0 to D via the internal data bus 11 and the data bus 3. , was checking the written data.
上述した従来の読み出し制御回路は、内蔵のPROMの
データを第三者が市販のPROMライタを使用して容易
に読み出すことができ、プログラムが不正にコピーされ
るという欠点があった。The above-described conventional read control circuit has the drawback that data in the built-in PROM can be easily read by a third party using a commercially available PROM writer, and the program can be illegally copied.
本発明の目的は、内蔵のPROMのデータな外部へ読み
出すことを禁止するシングル・チップ・マイクロコンピ
ュータを提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a single-chip microcomputer that prohibits reading data from a built-in PROM to the outside.
本発明のシングル・チップ・マイクロコンピュータは、
内蔵しているPROMのデータを外部へ読み出すことの
許可、禁止を指定するPROM構造のレジスタと、その
レジスタの内容で内蔵しているPROMのデータの読み
出しを制御する読み出し制御回路を有している。The single chip microcomputer of the present invention is
It has a PROM-structured register that specifies permission or prohibition of reading data from the built-in PROM to the outside, and a read control circuit that controls reading of the data from the built-in PROM based on the contents of the register. .
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図により本発明の一実施例を説明する。An embodiment of the present invention will be explained with reference to FIG.
PROMgの容量は、16K (214)バイト、アド
レス入力端子2は15ビツトである。読み出しを制御す
るレジスタ9には、PROM8に追加して設定されたア
ドレスが付与されていて、PROM8と同じ書き込み方
法により書き込まれる。すなわち、PROM8の16に
バイトが、たとえばユーザーの利用するメモリ領域であ
るとすると、このPROM8のアドレスに追加設定され
たアドレスが付与されたPROM構造のレジスタ9は、
このPROM8の16にバイトのメモリ領域の読み出し
を禁止する読み出し禁止データが書き込まhるメモリ領
域ということになる。The capacity of PROMg is 16K (214) bytes, and the address input terminal 2 is 15 bits. The register 9 that controls reading is given an address set in addition to the PROM 8, and is written using the same writing method as the PROM 8. In other words, if byte 16 of PROM 8 is a memory area used by the user, then register 9 of the PROM structure to which an address additionally set to the address of PROM 8 is given is:
This is a memory area in which read prohibition data for prohibiting reading of the byte memory area is written in 16 of the PROM 8.
したがって、本実施例の動作は、最初にPROMライタ
を使用してプログラムを書き込み制御回路7、および内
部データバス11を介してPROM8の所定のアドレス
に書き込み、再び内部データバス11、および読み出し
制御回路6を介して読み出してデータの確認が行なわれ
る。その後このPROMB内のデータの読み出しを禁止
する情報を書き込み制御回路7および内部データバス1
1を介してレジスタ9に書き込む。Therefore, the operation of this embodiment is to first write a program to a predetermined address of the PROM 8 via the write control circuit 7 and the internal data bus 11 using the PROM writer, and then write the program to a predetermined address of the PROM 8 via the internal data bus 11 and the read control circuit again. 6, the data is read out and confirmed. After that, information that prohibits the reading of data in this PROMB is written to the control circuit 7 and the internal data bus 1.
1 to register 9.
このようにレジスタ9にPROM8に書き込まれたデー
タの読み出しを禁止するデータを書き込むことによって
、第三者がPROMライタを使用してプログラムを読み
出そうとしてもレジスタ9に書き込まれた読み出し禁止
信号lOが読み出し制御回路6の読み出し動作を禁止し
、PROM8のデータの読み出しが阻止される。By writing data that prohibits the reading of the data written in the PROM 8 into the register 9 in this way, even if a third party tries to read the program using a PROM writer, the read prohibition signal lO written in the register 9 can be prevented. inhibits the read operation of the read control circuit 6, and reading of data from the PROM 8 is prevented.
ユーザーが利用する場合には、I10端子15を通して
CPU12.RAMI 3.その他の制御回路14およ
びPROM8によって通常通りの動作を行うことができ
る。When used by a user, the CPU 12. RAMI 3. The other control circuit 14 and PROM 8 allow normal operation.
以上説明したように本発明のシングル・チップ・マイク
ロコンピュータは、読み出しを制御するレジスタにデー
タを書き込むことにより、第三者が不正にプログラムを
コピーすることを防止できる効果がある。As described above, the single-chip microcomputer of the present invention has the effect of preventing a third party from illegally copying a program by writing data to a register that controls reading.
第1図は、本発明の一実施例の回路ブロック図、第2図
は、従来のシングル・チップ・マイクロコンピュータの
回路ブロック図である。
1・・・・・・シングル・チップ・マイクロコンピュー
タ、2・・・・・・アドレス入力端子、3・旧・・デー
タ・バス、4・・・・・・書き込み制御信号入力端子、
5・・団・読み出し制御信号入力端子、6・・・・・・
読み出し制御回路、7・・・・・・書き込み制御回路、
8・・・・・・PROM。
9・・・・・・レジスタ、10・・・・・・読み出し禁
止信号、11・・・・・・内部データ・バス、12・・
・・・・CPU、13・・・・・・RAM、14・・・
・・・その他制両回路、15・・・・・・I10端子。
代理人 弁理士 内 原 音FIG. 1 is a circuit block diagram of an embodiment of the present invention, and FIG. 2 is a circuit block diagram of a conventional single-chip microcomputer. 1... Single chip microcomputer, 2... Address input terminal, 3... Old data bus, 4... Write control signal input terminal,
5... Group readout control signal input terminal, 6...
read control circuit, 7... write control circuit,
8...PROM. 9...Register, 10...Read inhibit signal, 11...Internal data bus, 12...
...CPU, 13...RAM, 14...
...Other control circuits, 15...I10 terminal. Agent Patent Attorney Oto Uchihara
Claims (1)
ップ・マイクロコンピュータにおいて、該PROMをア
クセスするのに必要となるnビットの他にmビットの追
加されたアドレス入力端子を有し、(n+m)ビットの
アドレス入力端子で指定される任意の番地のPROM構
造のレジスタと、該PROM及びレジスタに共通に接続
された内部データバスと、該内部データバスに接続され
た書き込み制御回路と読み出し制御回路とを有し、前記
レジスタに書き込まれた読み出し禁止信号によって前記
読み出し制御回路を制御して前記PROMに書き込まれ
たデータの読み出しを禁止することを特徴とするシング
ル・チップ・マイクロコンピュータ。In a single-chip microcomputer that incorporates a PROM with a capacity of 2^n bytes, it has an address input terminal with m bits added in addition to the n bits necessary to access the PROM, and (n+m) A PROM-structured register at an arbitrary address specified by a bit address input terminal, an internal data bus commonly connected to the PROM and the register, and a write control circuit and a read control circuit connected to the internal data bus. A single-chip microcomputer comprising: a read inhibit signal written in the register to control the read control circuit to inhibit reading of data written in the PROM.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63074982A JPH01245345A (en) | 1988-03-28 | 1988-03-28 | Single chip microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63074982A JPH01245345A (en) | 1988-03-28 | 1988-03-28 | Single chip microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01245345A true JPH01245345A (en) | 1989-09-29 |
Family
ID=13562999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63074982A Pending JPH01245345A (en) | 1988-03-28 | 1988-03-28 | Single chip microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01245345A (en) |
-
1988
- 1988-03-28 JP JP63074982A patent/JPH01245345A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3519954B2 (en) | Chip enable signal generation circuit and memory device | |
US5987581A (en) | Configurable address line inverter for remapping memory | |
JPS5992500A (en) | Protection system for data processor | |
US4649476A (en) | Microcomputer having an internal address mapper | |
JPH01245345A (en) | Single chip microcomputer | |
JPS62257700A (en) | Write control system for eeprom | |
JPH0227596A (en) | Semiconductor memory | |
JP3232109B2 (en) | Memory write protect circuit | |
JPH08292915A (en) | Integrated circuit device having built-in nonvolatile memory | |
JPS63279341A (en) | Memory integrated circuit | |
JPH08185360A (en) | Device for inhibiting read of built-in rom | |
JP2944080B2 (en) | Memory content protection circuit | |
JPH0140434B2 (en) | ||
JP2684664B2 (en) | Information processing device | |
JPH052536A (en) | Ic card | |
JPH01261760A (en) | Computer system | |
JPH05224915A (en) | Single chip microcomputer | |
JPS6393059A (en) | Memory card | |
JPH04304540A (en) | Semiconductor memory circuit | |
JPH04367045A (en) | Semiconductor storage device | |
JPH04312144A (en) | Prom processor | |
JPS6091464A (en) | Microcomputer | |
JPH05250266A (en) | Wrong memory write protecting device | |
JPH0535601A (en) | Memory protecting system | |
JPH04370856A (en) | Memory circuit |