JPH01243159A - Decentralized type arbitration system - Google Patents
Decentralized type arbitration systemInfo
- Publication number
- JPH01243159A JPH01243159A JP6954288A JP6954288A JPH01243159A JP H01243159 A JPH01243159 A JP H01243159A JP 6954288 A JP6954288 A JP 6954288A JP 6954288 A JP6954288 A JP 6954288A JP H01243159 A JPH01243159 A JP H01243159A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- module
- arbitration
- time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特にマイコンポード(汎
用バスボード)において有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and particularly to a technique effective in a microcomputer board (general-purpose bus board).
従来の装置は、1984年8月IE3MiCROのp。 The conventional device is IE3MiCRO p., August 1984.
28〜p、41のアービトレーション環で論じられてい
る分散式アービトレーション方式はあるが両者ともデー
タ転送をブレークして、アービトレーションを再開する
事はできない。Although there are distributed arbitration methods discussed in the arbitration ring section of 28-p. and 41, neither of them allows data transfer to be broken and arbitration to be restarted.
上記従来技術では、データ転送をブレークしてアービト
レーションを再開する事はできないためバスを獲得後に
、バスを使用する時間を制限する必要があった。そのた
め、バースト転送等で、長時間ハスを専有する場合にお
いて、他のバスマスタがバスを要求していない場合でも
、規定時間以内に一旦転送をやめ、また転送を行なう事
が必要となり、時間的ロスがある。In the above-mentioned conventional technology, since it is not possible to break data transfer and restart arbitration, it is necessary to limit the time the bus can be used after acquiring the bus. Therefore, when a bus is monopolized for a long time due to burst transfer, etc., even if no other bus master requests the bus, it is necessary to stop the transfer and start the transfer again within a specified time, resulting in time loss. There is.
また、緊急時のバス獲得にも支障をきたす恐れがあり、
ユーザの設計が難かしいと思わrる。In addition, there is a risk that it will be difficult to obtain buses in case of an emergency.
I think it's difficult for users to design.
上記目的は、データ転送を途中でブレークしてアービト
レーションを再開させる事が可能なモジュールを追加す
る事により達成される。The above objective is achieved by adding a module that can break data transfer midway and restart arbitration.
新たに設けたモジュール(スーパプライオリティモジュ
ール)は、他のモジー−ルがバスを使用中のときに、バ
スを要求する場合、BV倍信号アサートする。それによ
って、バス使用中のマスクは、データ転送をやめてバス
をアイドル状態にしアービトレーション再開可能にする
。When a newly installed module (super-priority module) requests the bus while another module is using the bus, it asserts the BV double signal. Thereby, the bus-busy mask ceases data transfers, leaving the bus idle and allowing arbitration to resume.
以下、本発明の一実施例を第1図、第2図により説明す
る。An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.
第1図は、本発明の一実施例を示すシスーテム図である
。従来の分散式アービトレーションの概念では、MAS
TERと、アービトレーション回路とに分かれておりそ
れらとバス要求信号群2とパスアービトレーション信号
群3より構成されている。従がって第1図中のBV信号
1に相当する信号はない。このBY信号1をアサートで
きるモジュールは、第2図中に示しであるスーパプライ
オリティモジー−ルだけである。第2図は、優先グルー
プを示す図である。従来は、ノーマルブライオリティと
ハイプライオリティだけでスーパプライオリティモジュ
ールはない。FIG. 1 is a system diagram showing an embodiment of the present invention. In the traditional distributed arbitration concept, the MAS
It is divided into a TER and an arbitration circuit, and is composed of these, a bus request signal group 2, and a path arbitration signal group 3. Therefore, there is no signal corresponding to BV signal 1 in FIG. The only module that can assert this BY signal 1 is the super priority module shown in FIG. FIG. 2 is a diagram showing priority groups. Conventionally, there is no super priority module, only normal priority and high priority modules.
スーパプライオリティモジュールが、バスを要求すると
きに、すでに他のモジー−ルがバスを使用していた場合
、BV倍信号アサートする。B’V信号は、ワイヤード
論理でバス上に接続しており、全てのモジュールにアサ
ートされた事を認知させる事ができる。バスを使用して
いるモジュールは、BV倍信号アサートされたのを認知
したならば、バス使用を中断し、バスをアイドル状態に
する。When a super-priority module requests the bus, if another module is already using the bus, it asserts the BV double signal. The B'V signal is connected to the bus using wired logic, so that all modules can recognize that it has been asserted. When a module using the bus recognizes that the BV double signal has been asserted, it suspends bus use and places the bus in an idle state.
そして再びアービトレーションを行なう。Then, arbitration is performed again.
本発明によれは、スーパプライオリティモジュールを設
けた事により、モジー−ルのバス獲得時間を規定する必
要がなくなり、他のモジュールからバス要求がない限り
、バスを専有する事が可能である。従がってバースト転
送などに有効である。According to the present invention, by providing a super-priority module, there is no need to specify the bus acquisition time for a module, and it is possible to monopolize the bus as long as there is no bus request from another module. Therefore, it is effective for burst transfer, etc.
第1図は、本発明の一実施例を示すシステム図、第2図
は、本発明を説明するための図面である。
1・・・BY倍信号2・・バス要求信号群、3・・・バ
スアービトレーション信号群。
第 1 図
第2図FIG. 1 is a system diagram showing one embodiment of the present invention, and FIG. 2 is a drawing for explaining the present invention. 1...BY times signal 2...Bus request signal group, 3...Bus arbitration signal group. Figure 1 Figure 2
Claims (1)
した新分散式アービトレーション方式。1. A new distributed arbitration method that enables a break function in distributed arbitration.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6954288A JPH01243159A (en) | 1988-03-25 | 1988-03-25 | Decentralized type arbitration system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6954288A JPH01243159A (en) | 1988-03-25 | 1988-03-25 | Decentralized type arbitration system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01243159A true JPH01243159A (en) | 1989-09-27 |
Family
ID=13405712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6954288A Pending JPH01243159A (en) | 1988-03-25 | 1988-03-25 | Decentralized type arbitration system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01243159A (en) |
-
1988
- 1988-03-25 JP JP6954288A patent/JPH01243159A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5878246A (en) | Access regulating apparatus and method | |
JPH0354660A (en) | Shared memory management system for multiprocessor system | |
JPH01243159A (en) | Decentralized type arbitration system | |
JPH10320349A (en) | Processor and data transfer system using the processor | |
US20110055446A1 (en) | Semiconductor integrated circuit device | |
JPS6160162A (en) | Bus arbitration system | |
JPH0562384B2 (en) | ||
JPS6041157A (en) | Bus contention control system | |
JPS63223836A (en) | Diagnosis control system | |
JPS5846724B2 (en) | Processor stop control method | |
JPH0227461A (en) | Data transfer controller | |
JPH01185757A (en) | Data transfer equipment | |
JPS58214958A (en) | Synchronizing data transfer system of multi-processor system | |
JPH06259376A (en) | Data transfer device | |
JPS6373453A (en) | Controlling system for common bus | |
JPH04191953A (en) | Bus control system | |
JPS616755A (en) | Data transfer system | |
JPS62127962A (en) | Microcomputer | |
JPH04236651A (en) | Bus control system | |
JPS5935216A (en) | Multiple information processing system | |
JPS6341973A (en) | Multi-processor system | |
JPS59123030A (en) | Data processor | |
JPH05274250A (en) | Information processor | |
JPH0573484A (en) | Information processing system | |
JPS60136853A (en) | Data transfer system |