JPH01241661A - 放送制御装置 - Google Patents

放送制御装置

Info

Publication number
JPH01241661A
JPH01241661A JP6813488A JP6813488A JPH01241661A JP H01241661 A JPH01241661 A JP H01241661A JP 6813488 A JP6813488 A JP 6813488A JP 6813488 A JP6813488 A JP 6813488A JP H01241661 A JPH01241661 A JP H01241661A
Authority
JP
Japan
Prior art keywords
broadcasting
input
broadcast
communication
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6813488A
Other languages
English (en)
Inventor
Noboru Tanabe
昇 田邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6813488A priority Critical patent/JPH01241661A/ja
Publication of JPH01241661A publication Critical patent/JPH01241661A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は非同期通信を行うマルチプロセッサシステム
における結合スイッチの放送制御装置に関する。
(従来の技術) 近年の集積回路の進歩に伴い、プロセッサを複数用いて
並列処理を行うというアプローチが盛んにとられるよう
になった。その中でもプロセッサ間(プロセラサルメモ
リ間でもよい)結合スイッチを介して通信をするマルチ
プロセッサシステムが多数提案されている。このような
システムのうち非同期通信を行うものにおいて、複数の
プロセッサに同一のメツセージを放送する場合、結合ス
イッチの各入力及び出力は独立のタイミングで通信を行
っているため、同時にメツセージを送信できなかった。
このため1対1の通信を複数の送信先と個別に行うこと
によって、同一のメソセージを放送していた。
この方式だとメツセージを放送する先のプロセッサ数が
多くなればなるほど放送にかかる時間が増加して、送信
側のプロセッサがなかなか次の処理に移れないばかりで
なく、結合スイッチをこの処理のために長時間使うため
システム全体の処理速度を阻害する原因となる。
また、放送の高速化を図るために通常の通信経路の他に
放送専用のデータバスを設けたものもあるが、そのため
にハードウェア量が増加するという欠点があった。
(発明が解決しようとする課題) このように従来の非同期通信をするマルチプロセッサシ
ステムでは、放送を多用するようなアプリケーションに
たいしてはプロセッサ数が多くなるほど、放送にかかる
オーバーヘッドが増えるため効率が低下するという欠点
があった。
本発明は、非同期通信を行うマルチプロセッサシステム
において、放送専用のデータバスを増設することなしに
、放送を高速に行えるようにすることを目的とする。
〔発明の構成〕
(課項を解決するための手段) 本発明では、複数の放送要求のうちの1つを選択する要
求調停手段と、放送要求の有無を検出する手段と、各入
力が通信を終了したことを検出する手段と、放送要求が
ある場合に各入力が通信を終了した時点でその入力の非
同期通信の進行を凍結する手段と、放送を要求していな
い全入力が凍結されたことを検出する手段と、放送を要
求していない全入力が凍結された時点で放送の開始を許
可する手段を具備することを特徴とする放送制御装置に
よって結合スイッチを制御する。
(作用) まず放送要求調停手段に入力されてきた放送要求の中か
ら、その調停ルールに則って結合スイッチを放送に使わ
せる入力を1つ選択する。放送要求は、放送許可手段か
ら許可が下シるまで放送の実行を待機させられる。1つ
でも放送要求が発生すると放送要求検出手段から放送要
求検出信号が出される。
結合スイッチの各入力は通信終了検出手段により監視さ
れておシ、現在通信中の出力との通信が終了するたびに
通信終了信号が出される。ここで放送要求信号が出てい
る時に通信終了信号が出たら、その入力の更なる通信の
開始を凍結する。この時この凍結完了信号は放送許可判
定手段に送られる。なお、放送要求検出信号が出た時点
で既に空き状態にある入力は、即座に凍結される。
こうして次々と凍結されていくと、やがて放送要求を出
していない全ての入力凍結手段から凍結完了信号が出さ
れ、結合スイッチが全く通信をしていない状態が作られ
る。放送許可判定手段は放送要求と凍結完了信号からこ
の状態を検出して放送許可信号を出す。
この放送許可信号を受けて調停に勝った放送要求は実行
される。やがてこの放送が終了すると、入力凍結手段に
は通信終了信号が届き、放送要求調停手段に放送終了信
号が届く。調停に負けて待たされていた放送要求がある
場合、放送要求検出信号が出続けているので、放送を終
了した入力は凍結される。放送要求調停手段は、調停に
負けて待たされていた入力要求の中から次の放送に使わ
せる入力を1つ選択する。
こうして放送要求が無くなるまで放送許可状態が続き、
放送要求が無くなると放送要求検出信号が解除され、こ
れによって入力凍結と放送許可は解除され、通常の状態
に復帰する。
(実施例) 以下、本発明の実施例について、図面を用いて説明する
。第1図は本発明にかかる放送制御装置の一実施例を示
したものである。第2図はこの制御装置を使用したマル
チプロセッサシステムの構成図である。ここでは説明の
ために結合スイッチを入力・出力各4ポートのクロスバ
−スイッチとしておく。
結合スイッチの入力ボートに非同期的に入力されたメツ
セージは、転送先解読製蓋で解読されて放送要求信号B
RQとなり、放送要求調停装置11、放送要求検出装置
12及び放送許可判定装置13に入力される。
放送要求調停装置は放送要求を複数受は付けると、その
中から調停規則に則って1つの要求を選び出し、放送入
力番号INHにエンコードする。
放送要求検出装置12は放送要求信号BRQを受は付け
ると、それが無くなるまで放送要求検出信号FBRQを
出し続ける。
また14は通信終了検出装置であシ、非同期通信制御線
を監視することにより、通信の有無を判定し、通信が終
了すると通信終了信号NB08Yを出し続ける。プロセ
ッサからの非同期通信制御線にNBU8Yと同等のもの
があれば、あらためて通信終了検出装置を設ける必要が
ないことはいうまでもない。
放送要求検出信号FB几Qと通信終了信号NBUSYの
双方が出されている時に凍結信号生成装置15は入力凍
結信号LOCKを出し続け、入力凍結装置16と放送許
可判定装置13に入力される。
入力凍結装置16は入力凍結信号LOCKが出ている間
、その入力ポートを凍結する。入力の凍結は、たとえば
非同期通信制御線を操作すれば可能である。
放送要求が無い状態より有す状態になってから、最悪で
も1メツセ一ジ分の転送時間以内に、通常の1対1の通
信のために使用中だった入力ポートは全て凍結される。
放送要求が届いている入力ポートからは放送許可が下り
るまでは、どの出力ボートとの間にも通信路が確立して
いないので、1対1通信のために使用中だった通信路が
全て凍結された時点で、全出力ボートは空き状態になる
。放送許可判定装置13ii各入カボート毎に、対応す
る放送要求信号BRQか入力凍結信号LOCKが出され
ているかによってこの状態を検出し、全ての入力ポート
に付き、BRQかLOCKのどちらかが出されていれば
放送許可信号BMDを出力し続ける。
調停によって待たされていた放送がすべて終了すると放
送要求検出信号FBRQが落ち、それを受けて放送許可
信号BMDも解除される。同時に入力凍結信号LOCK
も解除され、通常の状態に戻る。
次に、この様子を第3図に示した通信例をもとに説明す
る。入力ポート3が出力ボート1と、入力ポート4が出
力ボート3と通信中に、入力ポート1と入力ポート2に
同時に放送要求が到着したとする。これらの放送要求は
互いに競合するので、放送要求調停装置で調停され、入
力1が優先されたとする。やがて入力3〜出力1間通信
が終了し、入力3が凍結され、出力1が空き状態になる
。次に入力4〜出力3間通信が終了し、入力4が凍結さ
れ、出力3が空き状態になる。こうして全出力ボートは
空き状態になり、放送許可が下りて、まず入力1が全出
力に放送する。それが終了すると、入力1が凍結され、
調停に負けて待たされていた入力2の放送が始まる。そ
れも終了すると、放送要求がなくなるので入力の凍結が
解除される。
この様に本発明によれば、放送モードに切り替わる時に
1メツセ一ジ分の転送時間以内のオーバーヘッドを伴う
だけで、1メツセージの放送をプロセッサ数によらず1
メツセ一ジ分の転送時間で行うことができることがわか
る。一方、従来のように放送源から1対1の通信で同一
のメ・ンセージを転送すると、プロセッサ数に比例して
放送時間がかかってしまう。
また本発明によれば、1メツセージの放送を1メツセ一
ジ分の転送時間で行えるにもかかわらず、放送専用のデ
ータバスを設置する必要がなく、通常の非同期通信用の
通信経路をその1塘使用することができるので、コスト
の面からも有利である。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、非同期
通信を行うマルチプロセッサシステムにおいて、放送専
用のデータバスを増設することなしに、放送を高速に行
えるようにすることができる。
【図面の簡単な説明】
第1図は本発明にかかる放送制御装置の一実施例の構成
図、第2図は放送制御装置を用いたマルチフロセッサシ
ステムの構成図、第3図は本発明を用いたときの結合ス
イッチの入力及び出力ボートの動作を示した図である。 11・・・放送要求調停装置、12・・・放送要求検出
装置、13・・・放送許可判定装置、14・・・通信終
了検出装置、15・・・凍結信号生成装置、16・・・
入力凍結装置、21〜24・・・プロセッサ、25・・
・結合スイッチ(クロスバ−スイッチ)、26・・・セ
レクタ、27・・・転送先解読装置、28・・・放送制
御装置。 代理人 弁理士  則 近 憲 佑 同  松山光之 第2121

Claims (1)

    【特許請求の範囲】
  1. 非同期通信を行うマルチプロセッサシステムにおける結
    合スイッチにおいて、1つの入力から複数の出力へ同時
    放送するための放送要求が存在する場合、各入力が通信
    を終了している時にその入力の通信の進行を凍結する手
    段と、放送を要求していない全入力が凍結された時点で
    前記放送要求に対し放送の開始を許可する手段とを具備
    したことを特徴とする放送制御装置。
JP6813488A 1988-03-24 1988-03-24 放送制御装置 Pending JPH01241661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6813488A JPH01241661A (ja) 1988-03-24 1988-03-24 放送制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6813488A JPH01241661A (ja) 1988-03-24 1988-03-24 放送制御装置

Publications (1)

Publication Number Publication Date
JPH01241661A true JPH01241661A (ja) 1989-09-26

Family

ID=13364969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6813488A Pending JPH01241661A (ja) 1988-03-24 1988-03-24 放送制御装置

Country Status (1)

Country Link
JP (1) JPH01241661A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015036943A (ja) * 2013-08-15 2015-02-23 富士通株式会社 情報処理システム及び情報処理システムの制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015036943A (ja) * 2013-08-15 2015-02-23 富士通株式会社 情報処理システム及び情報処理システムの制御方法

Similar Documents

Publication Publication Date Title
US5367636A (en) Hypercube processor network in which the processor indentification numbers of two processors connected to each other through port number n, vary only in the nth bit
US4292623A (en) Port logic for a communication bus system
EP0104802B1 (en) Five port module as a node in an asynchronous speed independent network of concurrent processors
US5175733A (en) Adaptive message routing for multi-dimensional networks
US6314487B1 (en) Adaptive routing controller of a crossbar core module used in a crossbar routing switch
EP0617368B1 (en) Arbitration process for controlling data flow through an I/O controller
EP0226634B1 (en) A self-routing multipath packet switching network with sequential delivery of packets
US6230229B1 (en) Method and system for arbitrating path contention in a crossbar interconnect network
US5020020A (en) Computer interconnect system with transmit-abort function
US5250943A (en) GVT-NET--A Global Virtual Time Calculation Apparatus for Multi-Stage Networks
KR100277167B1 (ko) 가상버스들을사용한연결망을갖는분산컴퓨팅시스템및데이터통신방법
EP0476990A2 (en) Dynamic bus arbitration
EP0366935A2 (en) High-speed switching system with flexible protocol capability
JPH06261052A (ja) 共用バスのフロー制御装置
JPH02502505A (ja) 交換装置
US4208714A (en) Apparatus for giving priority to certain data signals
JPH02179054A (ja) データ転送方法およびデータ通信ネットワーク装置
JPH05242019A (ja) 先読み優先調停システム及び方法
EP0104801B1 (en) Four way arbiter switch for a five port module as a node in an asynchronous speed independent network of concurrent processors
US4484325A (en) Four way selector switch for a five port module as a node asynchronous speed independent network of concurrent processors
US5473755A (en) System for controlling data stream by changing fall through FIFO last cell state of first component whenever data read out of second component last latch
JPH01241661A (ja) 放送制御装置
JPH09321768A (ja) Atm交換機
US6055607A (en) Interface queue with bypassing capability for main storage unit
JPH1166024A (ja) クロスバスイッチ切換システム