JPH01240987A - フラットパッケージ形素子の位置出し方法 - Google Patents

フラットパッケージ形素子の位置出し方法

Info

Publication number
JPH01240987A
JPH01240987A JP63068718A JP6871888A JPH01240987A JP H01240987 A JPH01240987 A JP H01240987A JP 63068718 A JP63068718 A JP 63068718A JP 6871888 A JP6871888 A JP 6871888A JP H01240987 A JPH01240987 A JP H01240987A
Authority
JP
Japan
Prior art keywords
scanning line
detected
type element
scanned
line interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63068718A
Other languages
English (en)
Inventor
Koichi Chiba
宏一 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63068718A priority Critical patent/JPH01240987A/ja
Publication of JPH01240987A publication Critical patent/JPH01240987A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はフラットパッケージ形素子(以下FP型素子の
称す)を基板上に搭載乃至実装する際など適するFP型
素子の位置出し方法の改良に関する。
(従来の技術) 電子機器類の小形化などを目的にして例えばFP型IC
素子をセラミックス基板上の所定位置に搭載実装して高
密度実装回路化することが知られている。ところで上記
高密度実装回路の構成においては搭載するFP型素子の
周縁に突設された多数のリードピン群(リード列)がそ
れぞれ対応する基板上に設けられている各アウターリー
ドバットと正確に位置合せされそれぞれ互に確実に接続
されるように基板上に前記FP型素子の搭載乃至実装す
ることが望まれている。このため通常搭載するFP型素
子について先ず位置出しを行なってからハンドリングす
る方法が採られている。っまりXYZ方向に移動可能な
ピックアップによりFP型素子をキャリアまたはトイレ
から吸着保持した後、前記保持されたFP型素子の対角
線上にある二つのコーナ一部近傍に在るリードピンを2
台のテレビカメラにてパターン認識して位置出しを先ず
行なう。
前記位置出しに基づきピックアップに吸着保持されてい
るFP型素子の中心位置を算出し、か(して求めたFP
型素子の中心位置を基準として基板」二の搭載領域の中
心と一致するよう前記ピックアップを移動させ基板上の
所定位置に前記FP型素子を精度よく搭載するようにし
ている。また上記のような位置合せ乃至位置出しの精度
を上げるため例えば半導体チップに斜方向から光を照射
しチップ周辺のパターンを写像してチップの辺を基準に
粗に先ず位置決めした後そのチップ上のインナーリード
パットを中心とした領域の明暗差を検出して位置づれを
調整する手段も知られている(特公昭59−37577
号)。
(発明が解決しようとする課題) しかしながら上記方法乃至手段では各ビット毎にテーチ
ング情報とセンシング情報とを比較演算し、その結果に
基づいてピンの有無を検出するため検出速度が遅いとい
う不都合がある。また光学的手段を用いる方法は精度自
体を向上し得ても装置が複雑化したりし、操作が煩雑で
あるという難点がある。
従って本発明は複雑な装置や煩雑な操作を要せずに容易
かつ速かにFP型素子の中心位置を位置出しできる方法
を提供するものである。
[発明の構成] (課題を解決するための手段) 本発明は上記パターン認識を利用しF P ff8!素
子の対角線上の二つのコーナ一部を検出しFP型素子の
位置出しを行なうに当ってテレビカメラの視野を複数に
予じめ分割しておいて先ず粗い走査線間隔で走査し所定
のレベルを超えた濃淡差のある領域を検出すること、次
いで前記検出した領域が属するテレビカメラの分割され
た視野領域について選択的に密な走査線間隔で走査しコ
ーナ一部のリードピンの位置を検出してFP型素子の中
心位置出しを行なうことを骨子としたものである。
(作 用) 上記の如く本発明によれば位置出しするFP型素子につ
いては先ず粗なる走査線間隔で走査し、基準とすべき対
角線上の二つのコーナ一部を検出する。かくして検出し
た二つのコーナ一部について選択的密なる走査線間隔で
走査を行ないコーナー近傍にあるリードピンの位置を正
確に検出する。
つまり位置出しするFP型素子の中心位置出しの基弗点
が高精度に検出されることになる。
(実施例) FP型素子として四つの各辺にリードピンが外方へ突設
されたQFP型素子を用意しこのQFP型素子をXYZ
方向に可動するピックアップにて吸着保持して所定の基
板上に移動させた。次いてテレビカメラを用い前記ピッ
クアップに吸着保持されているQFP型素子について撮
像した。
この撮像においてはテレビカメラの視野を例えば第1図
に示すように予め複数に分割しておき先ず走査線間隔の
粗い走査線例えば1ビツトおきの走査線で全視野を走査
する。この粗い走査線による走査において走査線上で所
定のレベル以上の濃淡差が検出されたとき、つまりQF
P型素子のコーナー近傍が検知されたとき第1図のよう
にその検知された部分が属している前記テレビカメラの
分割された領域について選択的に走査線間隔が密走査線
で走査する。前記室な走査線での選択的な走査によって
前記QFP型素子のコーナー近傍に在るリードピンの位
置は確実かつ精度よく検知され、もって位置決めの基準
となるコーナーの位置も正確に検出される。
かくして前記QFP型素子の対角線上の両コーナ一部を
それぞれ正確に検出した結果を予めテーチングしである
基準情報と比較対象し、前記QFP型素子の中心位置を
把握する。つまり前記QFP型素子をピックアップが吸
着保持している位置をQFP型素子の中心位置との一致
不一致また不一致の場合にはそのズレ方向やズレの距離
など算出把握し位置出しする。こうして位置出ししたQ
FP型素子の中心位置とそのQFP型素子がピ、。
クアップにて吸着保持されている位置との関係に基づい
て所要の修正を上記ピックアップの移動制御に施して動
作しQFP型素子を基板上に位置決めした。
上記においては四方向にリードピンが突出したいわゆる
QFP型素子の位置出しの例について示したが対向する
ニーつの辺につまり二方向にリードピンが突設形成され
たFP型素子の位置出しにも適用できる。
[発明の効果] 上記の如く本発明方法によればFP型素子の位置出しに
おいて位置出し基準とする対角線上の両コーナー近傍を
粗い走査線間隔の走査で先ず選び出す。しかる後前記選
択した領域について密な走査線間隔の走査線で走査し詳
細に乃至正確に位置出しの基準位置を把握設定する。つ
まり位置出しの基準位置の選び出しを短時間に行ない、
前記選び出した限定領域についてのみ詳細にパターン認
識し所要の位置出しを行なう。従っていわゆるパターン
認識によるFP型素子の位置出しの所要時間か低減され
位置出しの速度も高いばかりでなく精度の高い位置出し
も行ないうろことになる。
【図面の簡単な説明】
第1図は本発明方法の実施態様を説明するための説明図
である。

Claims (1)

  1. 【特許請求の範囲】 少なくとも対角線上のコーナー近傍にリードピンを外方
    に突設具備せしめて成るフラットパッケージ形素子につ
    いてパターン認識によって前記対角線上のコーナー近傍
    のリードピンを基準として位置出しする方法であって 前記パターン認識のためコーナー近傍を撮像するテレビ
    カメラの視野を予じめ複数に分割化しておき走査線間隔
    を粗に設定してテレビカメラの全視野を走査線で先ず走
    査し、この走査で走査線上に所定レベルを超えた濃淡差
    が検出された領域を含む前記分割化した領域について走
    査線間隔を密に設定して走査線で走査して対角線のコー
    ナー近傍にあるリードピン位置を検出し前記検出したリ
    ードピンの位置を基準として位置出しすることを特徴と
    すフラットパッケージ形素子の位置出し方法。
JP63068718A 1988-03-23 1988-03-23 フラットパッケージ形素子の位置出し方法 Pending JPH01240987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63068718A JPH01240987A (ja) 1988-03-23 1988-03-23 フラットパッケージ形素子の位置出し方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63068718A JPH01240987A (ja) 1988-03-23 1988-03-23 フラットパッケージ形素子の位置出し方法

Publications (1)

Publication Number Publication Date
JPH01240987A true JPH01240987A (ja) 1989-09-26

Family

ID=13381855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63068718A Pending JPH01240987A (ja) 1988-03-23 1988-03-23 フラットパッケージ形素子の位置出し方法

Country Status (1)

Country Link
JP (1) JPH01240987A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04269606A (ja) * 1991-02-25 1992-09-25 Yamaha Motor Co Ltd 部品検出方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04269606A (ja) * 1991-02-25 1992-09-25 Yamaha Motor Co Ltd 部品検出方法及び装置

Similar Documents

Publication Publication Date Title
US5768759A (en) Method and apparatus for reflective in-flight component registration
JP2001160135A (ja) 画像処理方法,画像処理システムおよび補正データ作成方法
JPH0445043B2 (ja)
EP1003212A2 (en) Method of and apparatus for bonding light-emitting element
US10694651B2 (en) Chip-placing method performing an image alignment for chip placement and chip-placing apparatus thereof
US6421456B1 (en) Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
JP2001124700A (ja) ラインセンサーカメラを備えた検査機のキャリブレーション方法
JP2633147B2 (ja) 部品実装方法
JPH06140799A (ja) 部品実装方法
JPH11289199A (ja) 電子部品認識装置
JPH01240987A (ja) フラットパッケージ形素子の位置出し方法
JP2003008295A (ja) 電子部品装着方法及びその装置
JPH0712517A (ja) 部品実装機の制御装置
JPS6337479A (ja) パタ−ン認識装置
JPS62154700A (ja) 部品実装方法
KR950002211B1 (ko) 부품장착장치
JPH05136600A (ja) 電子部品認識装置
JPH0845970A (ja) ダイボンディング装置
JPH0685016A (ja) 半導体チップ検査装置
JPH01251175A (ja) 位置認識装置
JP3511456B2 (ja) パターン検査方法
JPH0210102A (ja) 基板の位置決めマーク検出方法
JPH08261720A (ja) 印刷パターンの位置検査方法
JPH11239952A (ja) アライメント検出装置
JPH0340500A (ja) 位置合わせ装置