JPH01240647A - Sputtering device - Google Patents
Sputtering deviceInfo
- Publication number
- JPH01240647A JPH01240647A JP6322988A JP6322988A JPH01240647A JP H01240647 A JPH01240647 A JP H01240647A JP 6322988 A JP6322988 A JP 6322988A JP 6322988 A JP6322988 A JP 6322988A JP H01240647 A JPH01240647 A JP H01240647A
- Authority
- JP
- Japan
- Prior art keywords
- film
- glass substrate
- transparent glass
- pixel electrode
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004544 sputter deposition Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000011521 glass Substances 0.000 claims abstract description 38
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000012212 insulator Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 90
- 239000010409 thin film Substances 0.000 claims description 20
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 abstract description 12
- 239000013077 target material Substances 0.000 abstract description 10
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000007667 floating Methods 0.000 abstract description 3
- 239000011810 insulating material Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 19
- 230000001681 protective effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- BGPVFRJUHWVFKM-UHFFFAOYSA-N N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] Chemical compound N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] BGPVFRJUHWVFKM-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000004043 dyeing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- CMSGUKVDXXTJDQ-UHFFFAOYSA-N 4-(2-naphthalen-1-ylethylamino)-4-oxobutanoic acid Chemical compound C1=CC=C2C(CCNC(=O)CCC(=O)O)=CC=CC2=C1 CMSGUKVDXXTJDQ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
、本発明は、スパッタ装置に関し、特に、液晶表示装置
の製造で使用されるスパッタ装置に適用して有効な技術
に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a sputtering apparatus, and particularly to a technique that is effective when applied to a sputtering apparatus used in manufacturing liquid crystal display devices.
液晶表示装置は薄膜トランジスタと透明画素電極との直
列回路で画素を構成している。この画素は、上下２枚の
透明ガラス基板の間に液晶と共に設けられている。In a liquid crystal display device, a pixel is configured by a series circuit of a thin film transistor and a transparent pixel electrode. This pixel is provided together with a liquid crystal between two transparent glass substrates, upper and lower.
前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜、
ｉ型半導体膜、ソース電極及びドレイン電極で構成され
ている。ゲート電極は透明ガラス基板の表面上に形成さ
れている。このゲート電極上には、ゲート絶縁膜、ｉ型
半導体膜、ソース電極及びドレイン電極の夫々が順次積
層されている。The thin film transistor includes a gate electrode, a gate insulating film,
It is composed of an i-type semiconductor film, a source electrode, and a drain electrode. A gate electrode is formed on the surface of a transparent glass substrate. A gate insulating film, an i-type semiconductor film, a source electrode, and a drain electrode are sequentially laminated on this gate electrode.
ｉ型半導体膜は例えば非晶質珪素膜又は多結晶珪素膜で
形成されている。ソース電極、ドレイン電極の夫々は接
着用金属膜及びその上層に堆積させた低抵抗金属膜の複
合膜で構成されている。接着用金属膜は、主にｉ型半導
体膜と低抵抗金属膜との接着性を高めるようになってお
り、例えばＣｒ膜が使用されている。低抵抗金属膜は、
主に信号伝達速度の高速化を図るようになっており、例
えばＡＱ膜が使用されている。The i-type semiconductor film is formed of, for example, an amorphous silicon film or a polycrystalline silicon film. Each of the source electrode and the drain electrode is composed of a composite film of an adhesive metal film and a low resistance metal film deposited on top of the adhesive metal film. The adhesive metal film is mainly designed to enhance the adhesion between the i-type semiconductor film and the low-resistance metal film, and for example, a Cr film is used. Low resistance metal film is
Mainly aimed at increasing the signal transmission speed, for example, an AQ film is used.
前記透明画素電極は、薄膜トランジスタのソース電極の
上層にこのソース電極と重ね合せて構成され、ソース電
極と電気的に接続されている。透明画素電極はＩＴ○（
Ｉｎ−８ｎ−０の化合物）膜で形成されている。The transparent pixel electrode is formed on the upper layer of the source electrode of the thin film transistor, overlapping the source electrode, and is electrically connected to the source electrode. The transparent pixel electrode is IT○(
It is formed of an In-8n-0 compound) film.
この透明画素電極はスパッタ装置で透明ガラス基板の表
面上に堆積されている。スパッタ装置としては、膜堆積
速度が速くかつ低温度で堆積が可能なマグネトロンスパ
ッタ装置が使用されている。This transparent pixel electrode is deposited on the surface of a transparent glass substrate using a sputtering device. As a sputtering device, a magnetron sputtering device is used, which has a high film deposition rate and can perform deposition at a low temperature.
このマグネトロンスパッタ装置は真空系（真空チャンバ
）内においてターゲツト材に対向した位置に透明ガラス
基板を配置するように構成されている。この透明ガラス
基板は金属性ホルダによって保持されている。This magnetron sputtering apparatus is constructed so that a transparent glass substrate is placed at a position facing a target material within a vacuum system (vacuum chamber). This transparent glass substrate is held by a metal holder.
なお、スパッタ装置については、例えばオーム社発行、
ｒＬＳＩプロセス工学」、昭和５７年１１月２５日、第
１２３頁乃至第１２７頁に記載されている。Regarding sputtering equipment, for example, published by Ohmsha,
"rLSI Process Engineering", November 25, 1981, pages 123 to 127.
前述のマグネトロンスパッタ装置で堆積される透明画素
電極膜は多結晶で形成される。この多結晶で形成される
透明画素電極膜はＡＱ膜との間に異方性エツチングの選
択比を確保することができない。透明画素電極膜とＡＱ
膜との選択比は約１：１である。このため、透明画素電
極膜のパターンニング工程（異方性エツチング工程）の
際に、ソース電極或はそれと同一導電層のＡＱ膜がオー
バエツチングされるので断線するという問題があった。The transparent pixel electrode film deposited by the magnetron sputtering device described above is formed of polycrystal. The transparent pixel electrode film formed of polycrystalline film cannot ensure an anisotropic etching selectivity between it and the AQ film. Transparent pixel electrode film and AQ
The selectivity ratio with respect to the membrane is about 1:1. For this reason, during the patterning process (anisotropic etching process) of the transparent pixel electrode film, the source electrode or the AQ film, which is the same conductive layer as the source electrode, is overetched, causing a problem of disconnection.
本発明者はこのような問題が次の原因によって生じると
推測している。前述のマグネトロンスパッタ装置は、透
明ガラス基板を金属性ホルダによって保持し、かつこの
金属性ホルダを接地電位に接続している。つまり、透明
ガラス基板の表面に堆積された透明画素電極膜は金属性
ホルダを通して接地電位に接続されている。このため、
スパッタ処理中に透明画素電極膜に電子が注入され易く
。The inventor of the present invention conjectures that such a problem is caused by the following causes. In the above-mentioned magnetron sputtering apparatus, a transparent glass substrate is held by a metal holder, and the metal holder is connected to a ground potential. That is, the transparent pixel electrode film deposited on the surface of the transparent glass substrate is connected to the ground potential through the metal holder. For this reason,
Electrons are likely to be injected into the transparent pixel electrode film during sputtering.
この電子の注入によるエネルギの増加によって透明画素
電極膜の温度が上昇し、透明画素電極膜が非晶質になら
ず多結晶になる。The increase in energy due to the injection of electrons causes the temperature of the transparent pixel electrode film to rise, and the transparent pixel electrode film does not become amorphous but becomes polycrystalline.
本発明の目的は、スパッタ装置において、スパッタ処理
中に基板側に電子が注入されることを低減することが可
能な技術を提供することにある。An object of the present invention is to provide a technique that can reduce injection of electrons into a substrate side during sputtering in a sputtering apparatus.
本発明の他の目的は、液晶表示装置等で使用される透明
電極膜を非晶質で形成することが可能な技術を提供する
ことにある。Another object of the present invention is to provide a technique capable of forming an amorphous transparent electrode film used in liquid crystal display devices and the like.
本発明の他の目的は、液晶表示装置等で使用される透明
電極膜のエツチング処理に際して、配線が断線すること
を防止することが可能な技術を提供することにある。Another object of the present invention is to provide a technique that can prevent wiring from breaking during etching of transparent electrode films used in liquid crystal display devices and the like.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
スパッタ装置において、基板又は基板表面に堆積させた
導電性薄膜を絶縁体を介在させて金属性ホルダに保持す
る。In a sputtering apparatus, a substrate or a conductive thin film deposited on a substrate surface is held in a metal holder with an insulator interposed.
上述した手段によれば、スパッタ処理中の前記基板又は
基板表面に堆積された導電性薄膜は電気的にフローティ
ング状態になるので、前記基板又は導電性薄膜中に電子
が注入されることを低減することができる。According to the above-described means, the substrate or the conductive thin film deposited on the surface of the substrate during sputtering becomes electrically floating, thereby reducing injection of electrons into the substrate or the conductive thin film. be able to.
この結果、前記導電性薄膜が液晶表示装置の透明画素電
極膜である場合、スパッタ処理中の透明画素電極膜の温
度を低下させることができるので、透明画素電極膜を非
晶質で形成することができる。As a result, when the conductive thin film is a transparent pixel electrode film of a liquid crystal display device, the temperature of the transparent pixel electrode film during sputtering can be lowered, so the transparent pixel electrode film can be formed of an amorphous material. Can be done.
また、前記非晶質で形成された透明画素電極膜はＡＱ膜
との間の異方性エツチングの選択比を充分に確保するこ
とができるので、液晶表示装置における断線を低減する
ことができる。Further, since the transparent pixel electrode film formed of the amorphous material can ensure a sufficient anisotropic etching selectivity with respect to the AQ film, disconnections in the liquid crystal display device can be reduced.
以下、本発明の構成について、液晶表示装置の透明画素
電極膜をプレーナマグネトロン陰極型のマグネトロンス
パッタ装置で堆積する場合に本発明を適用した一実施例
とともに説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of the present invention will be described below along with an embodiment in which the present invention is applied to a case where a transparent pixel electrode film of a liquid crystal display device is deposited using a planar magnetron cathode type magnetron sputtering device.
なお、実施例を説明するための全回において、同−機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。It should be noted that throughout the description of the embodiments, parts having the same functions are denoted by the same reference numerals, and repeated explanation thereof will be omitted.
本発明の一実施例である液晶表示装置の要部を第２図（
要部断面図）で示す。The main parts of a liquid crystal display device which is an embodiment of the present invention are shown in FIG.
(Cross-sectional view of main parts)
第２図に示すように、液晶表示装置は、例えば１．１［
ｍ ｍ］程度の厚さの下部透明ガラス基板５ＵＢ１の内
側（液晶側）の表面上に薄膜トランジスタＴＰＴ及び透
明画素電極ＩＴＯＩを有している。As shown in FIG. 2, the liquid crystal display device has, for example, 1.1 [
A thin film transistor TPT and a transparent pixel electrode ITOI are provided on the inner surface (liquid crystal side) of a lower transparent glass substrate 5UB1 having a thickness of approximately 5 mm].
薄膜トランジスタＴＰＴと透明画素電極ＩＴ○１とは直
列に接続されている。The thin film transistor TPT and the transparent pixel electrode IT○1 are connected in series.
薄膜トランジスタＴＰＴは、主に、ゲート電極ＧＴ、ゲ
ート絶縁膜Ｃ１，ｉ型半導体膜ＡＳ、−対のソース電極
ＳＤＩ及びドレイン電極ＳＤ２で構成されている。The thin film transistor TPT mainly includes a gate electrode GT, a gate insulating film C1, an i-type semiconductor film AS, and a negative pair of a source electrode SDI and a drain electrode SD2.
前記ゲート電極ＧＴは、下部透明ガラス基板１の表面に
例えばＣｒ膜（又はその上にＭｏ膜を積層した複合膜）
で形成する。ゲート電極ＧＴは走査線（水平信号線）と
一体に構成されている。The gate electrode GT is formed by, for example, a Cr film (or a composite film in which a Mo film is laminated thereon) on the surface of the lower transparent glass substrate 1.
to form. The gate electrode GT is configured integrally with a scanning line (horizontal signal line).
ｉ型半導体膜Ａｓは、ゲート絶縁膜ＧＩの上部に形成さ
れ、非晶質珪素膜又は多結晶珪素膜で形成されている。The i-type semiconductor film As is formed on the gate insulating film GI, and is made of an amorphous silicon film or a polycrystalline silicon film.
このｉ型半導体膜ＡＳは薄膜トランジスタＴＰＴのチャ
ネル形成領域として使用される。This i-type semiconductor film AS is used as a channel forming region of the thin film transistor TPT.
ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々はｉ型半
導体膜ＡＳ上に夫々離隔して設けられている。ソース電
極ＳＤ１．ドレイン電極ＳＤ２の夫々は回路のバイアス
極性が変ると、動作上、ソースとドレインが入れ替わる
。つまり、薄膜トランジスタＴＰＴはＦＥＴと同様に双
方向性で構成されている。The source electrode SDI and the drain electrode SD2 are each provided on the i-type semiconductor film AS to be separated from each other. Source electrode SD1. When the bias polarity of the circuit changes, the source and drain of each drain electrode SD2 are switched in operation. In other words, the thin film transistor TPT is bidirectional like the FET.
ソース電極ＳＤＩ、ドレイン電極ＳＤ２の夫々は、ｉ型
半導体膜ＡＳに接触する下層側から、高不純物濃度のゴ
型半導体膜、Ｃｒ膜、ＡＱ膜を順次積層した複合膜で形
成されているａｒ１″型半導体膜は非晶質珪素膜又は多
結晶珪素膜で形成されている。このゴ型半導体膜はｉ型
半導体膜ＡＳとＣｒ膜との接触抵抗値を低減するように
構成されている。Ｃｒ膜は主にｄ型半導体膜とＡＱ膜と
の接着性を高めるために構成されている。ＡＱ膜は低抵
抗値を有しており、主に信号伝達速度を速くするために
構成されている。ＡＱ膜は信号配線の一部として使用さ
れている。Each of the source electrode SDI and drain electrode SD2 is formed of a composite film in which a Go-type semiconductor film with a high impurity concentration, a Cr film, and an AQ film are sequentially laminated from the lower layer side in contact with the i-type semiconductor film AS. The go-type semiconductor film is formed of an amorphous silicon film or a polycrystalline silicon film.This go-type semiconductor film is configured to reduce the contact resistance value between the i-type semiconductor film AS and the Cr film.Cr The film is mainly constructed to increase the adhesion between the d-type semiconductor film and the AQ film.The AQ film has a low resistance value and is mainly constructed to increase the signal transmission speed. .AQ film is used as part of signal wiring.
薄膜トランジスタＴＰＴのソース電極ＳＤ１には画素毎
に設けられた透明画素電極ＩＴＯＩが接続されている。A transparent pixel electrode ITOI provided for each pixel is connected to the source electrode SD1 of the thin film transistor TPT.
透明画素電極ＩＴＯＩは液晶表示部の画素電極の一方を
構成する。透明画紫電ｆ！ｒＴＯＩはＩＴｏ（Ｉｎ−８
ｎ−０の化合物：ネサ）膜で形成されている。この透明
画素電極ＩＴＯＩは、後述するマグネトロンスパッタ装
置を用いて非晶質で形成されている。The transparent pixel electrode ITOI constitutes one of the pixel electrodes of the liquid crystal display section. Transparent image Shiden f! rTOI is ITo(In-8
It is formed of a n-0 compound: NESA) film. This transparent pixel electrode ITOI is formed of an amorphous material using a magnetron sputtering device which will be described later.
薄膜トランジスタＴＰＴのドレイン電極ＳＤ２は映像信
号線（垂直信号線）と一体に構成されている。つまり、
映像信号線はソース電ｆＭｓＤ１、ドレイン電極ＳＤ２
の夫々の層構造と実質的に同一構造で構成されている。The drain electrode SD2 of the thin film transistor TPT is configured integrally with a video signal line (vertical signal line). In other words,
The video signal line has a source electrode fMsD1 and a drain electrode SD2.
The layer structure is substantially the same as that of each layer.
薄膜トランジスタＴＰＴ及び透明画素電極ＩｒＯ２上に
は保護膜ＰＳｖ１が設けられている。保護膜ＰＳＶＩは
例えば透明性が高くしかも耐湿性の高い酸化珪素膜や窒
化珪素膜で形成されている。A protective film PSv1 is provided over the thin film transistor TPT and the transparent pixel electrode IrO2. The protective film PSVI is formed of, for example, a silicon oxide film or a silicon nitride film that has high transparency and moisture resistance.
薄膜トランジスタＴＰＴの上部において、保護膜ＰＳＶ
Ｉの上部には外部光をｉ型半導体膜ＡＳに入射しないよ
うにするために遮蔽膜ＬＳが設けられている。遮蔽膜Ｌ
Ｓは例えばＣｒ膜で形成されている。A protective film PSV is formed over the thin film transistor TPT.
A shielding film LS is provided above I to prevent external light from entering the i-type semiconductor film AS. Shielding film L
S is formed of, for example, a Cr film.
下部透明ガラス基板５ＵＢ１と上部透明ガラス基板５Ｕ
Ｂ２との間の空間内には液晶ＬＣが封入されている。液
晶ＬＣは液晶分子の向きを設定する下部配向膜０ＬＩＩ
と上部配向膜○ＬＩ２との間に規定された領域内におい
て封入される。下部配向膜０ＬＩＩは下部透明ガラス基
板５ＵＢｌ側の保護膜ＰＳＶＩの上部に形成されている
。Lower transparent glass substrate 5UB1 and upper transparent glass substrate 5U
A liquid crystal LC is sealed in the space between the B2 and B2. The liquid crystal LC has a lower alignment film 0LII that sets the direction of the liquid crystal molecules.
and the upper alignment film LI2. The lower alignment film 0LII is formed on the protective film PSVI on the lower transparent glass substrate 5UBl side.
上部透明ガラス基板５ＵＢ２の内側（液晶側）の表面に
は、カラーフィルタＦＩＬ、保護膜ＰＳｖ２、共通透明
画素電極Ｉ Ｔｏ ２．上部配向膜０ＬＩ２の夫々が順
次積層して設けられている。On the inner surface (liquid crystal side) of the upper transparent glass substrate 5UB2, a color filter FIL, a protective film PSv2, and a common transparent pixel electrode I To 2. The upper alignment films 0LI2 are sequentially stacked.
前記共通透明画素電極ＩＴＯ２は下部透明ガラス基板５
ＵＢＩ側に画素毎に設けられた透明画紫電ＩＩＴＯＩに
対向した位置に配置されている。The common transparent pixel electrode ITO2 is connected to the lower transparent glass substrate 5.
It is arranged at a position opposite to the transparent image Shiden IITOI provided for each pixel on the UBI side.
この共通透明画素電極ＩＴＯ２は隣接する他の共通透明
画素電極ＩＴＯ２と一体に構成されている。This common transparent pixel electrode ITO2 is configured integrally with another adjacent common transparent pixel electrode ITO2.
カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料で形
成される染色基材を各画素毎に染料で染め分けることに
より形成されている。染料の染め分けはフォトリソグラ
フィ技術を用いて行っている。The color filter FIL is formed by dyeing a dyed base material made of a resin material such as acrylic resin with a dye for each pixel. Dyeing is done using photolithography technology.
保護ｇＰｓＶ２は前記カラーフィルタＦＩＬを異なる色
に染め分けた染料が液晶ＬＣに漏れることを防止するた
めに設けられている。保護膜ＰＳｖ２は例えばアクリル
樹脂、エポキシ樹脂等の透明樹脂材料で形成されている
。The protection gPsV2 is provided to prevent the dyes used to dye the color filters FIL into different colors from leaking into the liquid crystal LC. The protective film PSv2 is made of a transparent resin material such as acrylic resin or epoxy resin.
この液晶表示装置は、下部透明ガラス基板５ＵＢｌ側、
上部透明ガラス基板５ＵＢＺ側の夫々の層を別々に形成
し、その後、上下透明ガラス基板５ＵＢＩと５ＵＢ２と
を重ね合せ１両者間に液晶ＬＣを封入することによって
組み立てられる。This liquid crystal display device has a lower transparent glass substrate 5UBl side,
Each layer on the side of the upper transparent glass substrate 5UBZ is formed separately, and then the upper and lower transparent glass substrates 5UBI and 5UB2 are stacked one on top of the other and the liquid crystal LC is sealed between them, thereby assembling.
また、同第２図の中央部は一画素部分の断面を示してい
る。左側は透明ガラス基板ＳＵＢの左側縁部分で引出配
線（ＳＤ）の存在する部分の断面を示している。右側は
透明ガラス基板ＳＵＢの右側縁部分で引出配線の存在し
ない部分の断面を示している。Further, the center portion of FIG. 2 shows a cross section of one pixel portion. The left side shows a cross section of the left edge portion of the transparent glass substrate SUB where the lead wiring (SD) is present. The right side shows a cross section of the right edge portion of the transparent glass substrate SUB where no lead wiring is present.
第２図の左側、右側の夫々に示すシール材ＳＬは、液晶
ＬＣを封止するように構成されており。The sealing material SL shown on the left and right sides of FIG. 2 is configured to seal the liquid crystal LC.
液晶封入口（図示していない）を除く下部透明ガラス基
板５ＵＢＩ及び上部透明ガラス基板５ＵＢ２の縁周囲全
体に沿って形成されている。シール材ＳＬは例えばエポ
キシ樹脂で形成されている。It is formed along the entire edges of the lower transparent glass substrate 5UBI and the upper transparent glass substrate 5UB2 except for the liquid crystal sealing opening (not shown). The sealing material SL is made of, for example, epoxy resin.
前記上部透明ガラス基板５ＵＢＺ側の共通透明画素電極
ＩＴＯ２は、少なくとも一個所において、銀ペースト材
ＳＩＬによって下部透明ガラス基板５ＵＢｌ側に形成さ
れた引出配線（ＳＤ）に接続されている。この引出配線
は前述したゲート電極ＧＴ、ソース電極ＳＤＩ及びドレ
イン電極ＳＤ２の夫々と同一製造工程で形成されている
。The common transparent pixel electrode ITO2 on the side of the upper transparent glass substrate 5UBZ is connected at least in one place to a lead wiring (SD) formed on the side of the lower transparent glass substrate 5UB1 with a silver paste material SIL. This lead wiring is formed in the same manufacturing process as each of the gate electrode GT, source electrode SDI, and drain electrode SD2 described above.
前記配向膜０ＬＩＩ、０ＬＩ２、透明画素電極ＩＴＯＩ
、共通透明画素電極ＩＴＯ２、保護膜ＰＳｖ１、ＰＳＶ
２の夫々の層は、シール材ＳＬの内側に形成される。偏
光板ＰＯＬは、下部透明ガラス基板５ＵＢＩ、上部透明
ガラス基板５ＵＢ２の夫々の外側の表面に形成されてい
る。The alignment films 0LII, 0LI2, transparent pixel electrode ITOI
, common transparent pixel electrode ITO2, protective film PSv1, PSV
The respective layers of No. 2 are formed inside the sealing material SL. The polarizing plate POL is formed on the outer surface of each of the lower transparent glass substrate 5UBI and the upper transparent glass substrate 5UB2.
このように構成される液晶表示装置の透明画素電極ＩＴ
ＯＩは、第１図（概略構成図）に示すプレーナマグネト
ロン陰極型のマグネトロンスパッタ装置によって形成さ
れている。Transparent pixel electrode IT of a liquid crystal display device configured in this way
The OI is formed by a planar magnetron cathode type magnetron sputtering device shown in FIG. 1 (schematic configuration diagram).
第１図に示すように、マグネトロンスパッタ装置は、真
空系（真空チャンバ）１の内部に反応ガスを導入したり
、真空系１の内部の処理後の排気ガスを真空ポンプによ
って排気できるように構成されている。As shown in FIG. 1, the magnetron sputtering apparatus is configured so that a reaction gas can be introduced into a vacuum system (vacuum chamber) 1 and exhaust gas after processing inside the vacuum system 1 can be evacuated by a vacuum pump. has been done.
真空系１の内部の下側（陰極側）にはシールド板３で規
定された領域内から露出するターゲツト材２が配置され
ている。ターゲツト材２は板状のＩＴｏ材料で構成され
ている。このターゲツト材２は高周波電源４に接続され
ている。ターゲツト材２の裏面側にはマグネット５が配
置されている。A target material 2 exposed from within a region defined by a shield plate 3 is arranged on the lower side (cathode side) inside the vacuum system 1. The target material 2 is made of a plate-shaped ITo material. This target material 2 is connected to a high frequency power source 4. A magnet 5 is arranged on the back side of the target material 2.
マグネット５は、ターゲツト材２の表面に磁界を発生さ
せ、放電によって電離された電子、イオンにマグネトロ
ン運動を起こさせることによって高密度のプラズマを生
成するように構成されている。The magnet 5 is configured to generate a magnetic field on the surface of the target material 2, causing electrons and ions ionized by discharge to cause magnetron motion, thereby generating high-density plasma.
真空系１の内部の上側（陽極側）にはターゲツト材２の
表面に対向した位置に透明ガラス基板ＳＵＢが配置され
るように構成されている。この透明ガラス基板ＳＵＢは
絶縁体７を介在させて金属性ホルダ６に保持されている
。金属性ホルダ６は例えば導電性を有するステンレス鋼
で構成されている。金属性ホルダ６は、真空系１に取り
付けられたローラ８にガイドされ、ターゲツト材２の表
面に対向する位置に透明ガラス基板ＳＵＢを配置できる
ように構成されている。ローラ８は導電性を有しており
、金属性ホルダ６を接地電位（グランド電位）に保持す
るように構成されている。A transparent glass substrate SUB is disposed on the upper side (anode side) inside the vacuum system 1 at a position facing the surface of the target material 2. This transparent glass substrate SUB is held by a metal holder 6 with an insulator 7 interposed therebetween. The metal holder 6 is made of conductive stainless steel, for example. The metal holder 6 is guided by rollers 8 attached to the vacuum system 1 and is configured so that the transparent glass substrate SUB can be placed at a position facing the surface of the target material 2. The roller 8 is electrically conductive and is configured to hold the metal holder 6 at a ground potential.
前記絶縁体フは透明ガラス基板ＳＵＢの表面に堆積され
る透明画素電極ＩＴＯＩと金属性ホルダ６とを電気的に
絶縁するために設けられている。The insulator film is provided to electrically insulate the transparent pixel electrode ITOI deposited on the surface of the transparent glass substrate SUB from the metal holder 6.
つまり、絶縁体７は透明ガラス基板ＳＵＢの表面に堆積
される透明画素電極ＩＴＯＩを電気的にフローティング
状態にするように構成されている。In other words, the insulator 7 is configured to electrically float the transparent pixel electrode ITOI deposited on the surface of the transparent glass substrate SUB.
絶縁体７としては、例えば絶縁性を有しかつスパッタ処
理に対して物理的或は化学的に強いフッ素系樹脂材料で
形成する。The insulator 7 is made of, for example, a fluororesin material that has insulating properties and is physically or chemically resistant to sputtering.
このように構成されるマグネトロンスパッタ装置を用い
て、下部透明ガラス基板５ＵＢＩの表面に透明画素電極
ＩＴＯＩを堆積させることができる。この種のマグネト
ロンスパッタ装置は、前述のように高密度のプラズマ状
態を形成することができるので、：４膜の堆積速度を速
くすることができる等の特徴がある。The transparent pixel electrode ITOI can be deposited on the surface of the lower transparent glass substrate 5UBI using the magnetron sputtering apparatus configured as described above. This type of magnetron sputtering apparatus is capable of forming a high-density plasma state as described above, and therefore has features such as being able to increase the deposition rate of the :4 film.
このように、マグネトロンスパッタ装置において、透明
ガラス基板５ＵＢＩの表面に堆積させた透明画素電極Ｉ
ＴＯＩを絶縁体７を介在させて金属性ホルダ６に保持す
ることにより、スパッタ処理中の前記透明ガラス基板５
ＵＢＩの表面に堆積された透明画素電極Ｉ Ｔｏ １は
電気的にフローティング状態になるので、前記透明画素
電極ＩＴＯｌ中に電子が注入されることを低減すること
ができる。また、スパッタ処理中に、透明画素電極ＩＴ
ＯＩに注入された電子が金属性ホルダ６を通して接地電
位に流れることがなくなる。この結果、スパッタ処理中
において前記透明画素電極ＩＴＯ１の温度を低減するこ
とができるので、透明画素電極ＩＴＯＩを非晶質（アモ
ーファス）で形成することができる。In this way, in the magnetron sputtering device, the transparent pixel electrode I deposited on the surface of the transparent glass substrate 5UBI
By holding the TOI in a metal holder 6 with an insulator 7 interposed, the transparent glass substrate 5 is
Since the transparent pixel electrode I To 1 deposited on the surface of the UBI is electrically floating, injection of electrons into the transparent pixel electrode I TO 1 can be reduced. Also, during the sputtering process, the transparent pixel electrode IT
Electrons injected into the OI no longer flow to the ground potential through the metal holder 6. As a result, the temperature of the transparent pixel electrode ITO1 can be reduced during the sputtering process, so that the transparent pixel electrode ITOI can be formed of an amorphous material.
また、前記非晶質で形成された透明画素電極ＩＴＯＩは
Ａｌ膜との間の異方性エツチングの選択比を充分に確保
する（例えば、ＩＴＯｌ：ＡΩ＝１０：１）ことができ
るので、液晶表示装置のソース電極ＳＤＩ、ドレイン電
極ＳＤ２、走査信号線等の断線を低減することができる
。In addition, since the transparent pixel electrode ITOI formed of the amorphous material can secure a sufficient anisotropic etching selectivity with the Al film (for example, ITOI:AΩ=10:1), the liquid crystal Disconnection of the source electrode SDI, drain electrode SD2, scanning signal line, etc. of the display device can be reduced.
以上、本発明者によってなされた発明を５前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。As above, the invention made by the present inventor has been specifically explained based on the five above-mentioned Examples, but the present invention is not limited to the above-mentioned Examples, and can be modified in various ways without departing from the gist thereof. Of course.
例えば、本発明は、同軸マグネトロンスパッタ装置やそ
の他のスパッタ装置に適用することができる。For example, the present invention can be applied to coaxial magnetron sputtering equipment and other sputtering equipment.
また、本発明は、スパッタ装置の金属ホルダに半導体ウ
ェーハ（単結晶珪素基板）を保持する場合にも同様に適
用することができる。この場合１本発明は、半導体ウェ
ーハ或は半導体ウェーハの表面に堆積された導電性薄膜
と金属ホルダとを電気的に絶縁する。Further, the present invention can be similarly applied to the case where a semiconductor wafer (single crystal silicon substrate) is held in a metal holder of a sputtering apparatus. In this case, one aspect of the present invention is to electrically insulate the semiconductor wafer or the conductive thin film deposited on the surface of the semiconductor wafer from the metal holder.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
スパッタ装置においそ、基板に注入される電子を低減す
ることができる。Electrons injected into the substrate during sputtering equipment can be reduced.
また、液晶表示装置において、配線の断線を低減するこ
とができる。Further, in the liquid crystal display device, disconnection of wiring can be reduced.
第１図は、本発明の一実施例であるプレーナマグネトロ
ン陰極型のマグネトロンスパッタ装置の概略購成図、
第２図は、前記マグネトロンスパッタ装置で透明画素電
極を形成した液晶表示装置の要部平面図である。
図中、１・・・真空系、２・・・ターゲツト材、４・・
・高周波電源、５・・・マグネット、６・・・金属性ホ
ルダ、７・・・絶縁体、ＳＵＢ・・・透明ガラス基板、
ＬＣ・・・液晶、ＧＴ・・・ゲート電極、ＧＩ・・・絶
縁膜、ＡＳ・・・ｉ型半導体膜、ＳＤＩ・・・ソース電
極、ＳＤ２・・・ドレイン電極、ＩＴＯＩ・・・透明画
素電極、ＩｒＯ２・・・共通透明画素電極、ＴＰＴ・・
・薄膜トランジスタである。FIG. 1 is a schematic diagram of a planar magnetron cathode type magnetron sputtering device according to an embodiment of the present invention, and FIG. 2 is a plan view of a main part of a liquid crystal display device in which transparent pixel electrodes are formed using the magnetron sputtering device. It is a diagram. In the figure, 1... vacuum system, 2... target material, 4...
・High frequency power supply, 5... Magnet, 6... Metal holder, 7... Insulator, SUB... Transparent glass substrate,
LC...liquid crystal, GT...gate electrode, GI...insulating film, AS...i-type semiconductor film, SDI...source electrode, SD2...drain electrode, ITOI...transparent pixel electrode , IrO2... common transparent pixel electrode, TPT...
・It is a thin film transistor.
Claims (1)
するスパッタ装置において、前記基板又は基板表面に堆
積させた導電性薄膜が絶縁体を介在させて金属性ホルダ
に保持されていることを特徴とするスパッタ装置。 ２、前記スパッタ処理が施される基板は液晶表示装置の
透明ガラス基板であり、前記基板表面に堆積させた導電
性薄膜は液晶表示装置の透明画素電極膜であることを特
徴とする特許請求の範囲第１項に記載のスパッタ装置。 ３、前記スパッタ装置はマグネトロンスパッタ装置であ
ることを特徴とする特許請求の範囲第１項又は第２項に
記載のスパッタ装置。[Claims] 1. In a sputtering apparatus in which a substrate to be sputtered is held in a metal holder, the substrate or a conductive thin film deposited on the surface of the substrate is held in the metal holder with an insulator interposed. A sputtering device characterized by: 2. The substrate to which the sputtering process is applied is a transparent glass substrate of a liquid crystal display device, and the conductive thin film deposited on the surface of the substrate is a transparent pixel electrode film of the liquid crystal display device. The sputtering apparatus according to scope 1. 3. The sputtering apparatus according to claim 1 or 2, wherein the sputtering apparatus is a magnetron sputtering apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6322988A JPH01240647A (en) | 1988-03-18 | 1988-03-18 | Sputtering device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6322988A JPH01240647A (en) | 1988-03-18 | 1988-03-18 | Sputtering device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01240647A true JPH01240647A (en) | 1989-09-26 |
Family
ID=13223171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6322988A Pending JPH01240647A (en) | 1988-03-18 | 1988-03-18 | Sputtering device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01240647A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4877123A (en) * | 1987-11-02 | 1989-10-31 | Ichiro Fukuwatari | Conveyor means for wafers |
| US5086729A (en) * | 1988-06-13 | 1992-02-11 | Asahi Glass Company Ltd. | Vacuum processing apparatus and transportation system thereof |
| US5170714A (en) * | 1988-06-13 | 1992-12-15 | Asahi Glass Company, Ltd. | Vacuum processing apparatus and transportation system thereof |
| US5873983A (en) * | 1997-01-13 | 1999-02-23 | Vanguard International Semiconductor Corporation | Method for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers |
| US6183615B1 (en) | 1992-06-26 | 2001-02-06 | Tokyo Electron Limited | Transport system for wafer processing line |
| JP2010522274A (en) * | 2007-03-22 | 2010-07-01 | サンパワー コーポレイション | Deposition system including electrically isolated pallet and anode assembly |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6320461A (en) * | 1986-07-14 | 1988-01-28 | Nippon Telegr & Teleph Corp <Ntt> | Thin film forming device |
-
1988
- 1988-03-18 JP JP6322988A patent/JPH01240647A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6320461A (en) * | 1986-07-14 | 1988-01-28 | Nippon Telegr & Teleph Corp <Ntt> | Thin film forming device |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4877123A (en) * | 1987-11-02 | 1989-10-31 | Ichiro Fukuwatari | Conveyor means for wafers |
| US5086729A (en) * | 1988-06-13 | 1992-02-11 | Asahi Glass Company Ltd. | Vacuum processing apparatus and transportation system thereof |
| US5170714A (en) * | 1988-06-13 | 1992-12-15 | Asahi Glass Company, Ltd. | Vacuum processing apparatus and transportation system thereof |
| US6183615B1 (en) | 1992-06-26 | 2001-02-06 | Tokyo Electron Limited | Transport system for wafer processing line |
| US5873983A (en) * | 1997-01-13 | 1999-02-23 | Vanguard International Semiconductor Corporation | Method for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers |
| US8557093B2 (en) * | 2007-03-22 | 2013-10-15 | Sunpower Corporation | Deposition system with electrically isolated pallet and anode assemblies |
| JP2010522274A (en) * | 2007-03-22 | 2010-07-01 | サンパワー コーポレイション | Deposition system including electrically isolated pallet and anode assembly |
| JP2014012894A (en) * | 2007-03-22 | 2014-01-23 | Sunpower Corp | Deposition method including electrically isolated pallet and anode assemblies |
| EP2130215A4 (en) * | 2007-03-22 | 2015-05-27 | Sunpower Corp | Deposition system with electrically isolated pallet and anode assemblies |
| KR20150105485A (en) * | 2007-03-22 | 2015-09-16 | 선파워 코포레이션 | Deposition system with electrically isolated pallet and anode assemblies |
| JP2015214751A (en) * | 2007-03-22 | 2015-12-03 | サンパワー コーポレイション | Pass-through deposition system |
| US9556512B2 (en) | 2007-03-22 | 2017-01-31 | Sunpower Corporation | Deposition system with electrically isolated pallet and anode assemblies |
| JP2017125258A (en) * | 2007-03-22 | 2017-07-20 | サンパワー コーポレイション | Pass though deposition system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5564212B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| KR101248459B1 (en) | Liquid crystal display device and method of fabricating the same | |
| CN1697994A (en) | Process for manufacturing liquid crystal display | |
| JPH1041519A (en) | Liquid crystal display device and its manufacture | |
| CN103293802A (en) | Liquid crystal display device and method for fabricating the same | |
| CN110928092A (en) | Array substrate and preparation method thereof | |
| CN1302327C (en) | Structure for preventing broken of liquid crystal display device and its manufacturing method | |
| TW201332117A (en) | Thin film transistor and image display apparatus | |
| CN108646487A (en) | The production method and FFS type array substrates of FFS type array substrates | |
| JPH01240647A (en) | Sputtering device | |
| CN100371816C (en) | TFT array substrate of liquid crystal display, liquid crystal display panel and its mfg. method | |
| EP3041054A1 (en) | Thin film transistor and display device including the same | |
| JP2000091244A (en) | Plasma processing device and semiconductor device manufactured by the same, and active matrix substrate constituted by the semiconductor device and liquid crystal display device using the active matrix substrate | |
| JPH01306820A (en) | Liquid crystal display device | |
| JPH0887034A (en) | Liquid crystal display and its production | |
| JP2685086B2 (en) | Method for manufacturing lower substrate of active matrix liquid crystal display | |
| JPH02192766A (en) | Thin film semiconductor element | |
| JPH09179142A (en) | Electrode wiring board, production of the same and liquid crystal display device | |
| CN109148488A (en) | Array substrate and preparation method thereof, display device | |
| KR20140143575A (en) | Thin Film Transistor Substrate Having Metal Oxide Semiconductor And Method For Manufacturing The Same | |
| KR100928493B1 (en) | Formation method of thin film transistor | |
| KR20040090302A (en) | Thin Film Transistor and method for forming the same | |
| KR101666587B1 (en) | In-plane switching mode liquid crystal display device and method for fabrication the same | |
| JPH0869009A (en) | Tft type liquid crystal display device | |
| JPH03116778A (en) | Manufacture of active matrix substrate and manufacture of display device |