JPH01239530A - 液晶表示装置用電界効果トランジスタ - Google Patents
液晶表示装置用電界効果トランジスタInfo
- Publication number
- JPH01239530A JPH01239530A JP63067545A JP6754588A JPH01239530A JP H01239530 A JPH01239530 A JP H01239530A JP 63067545 A JP63067545 A JP 63067545A JP 6754588 A JP6754588 A JP 6754588A JP H01239530 A JPH01239530 A JP H01239530A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- gate
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 25
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000013078 crystal Substances 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は液晶表示装置用電界効果トランジスタアレイに
関する。
関する。
［従来の技術］
従来の技術としては特開昭６２−２３００４５号公報に
記載されたものがある。これは、第３図に示すように直
交するゲート線ＩとソースＡＩ ２の交差部に、非晶質
シリコンを半導体層とする逆スタガード型電界効果トラ
ンジスタを設け、液晶表示装置の駆動素子を形成するよ
うにしたものである。
記載されたものがある。これは、第３図に示すように直
交するゲート線ＩとソースＡＩ ２の交差部に、非晶質
シリコンを半導体層とする逆スタガード型電界効果トラ
ンジスタを設け、液晶表示装置の駆動素子を形成するよ
うにしたものである。
［発明が解決しようとする課題］
しかし、かかる従来の液晶表示装置用電界効果トランジ
スタアレイは、第３図のＢ−Ｂ ’線での要部断面構造
図の第４図に示すように、窒化シリコンなどからなる非
晶、性のゲート絶縁膜９の上に、直接、半導体層ＩＯを
形成するために、半導体層ＩＯは非晶質か多結晶の物質
になり、結晶性が悪く、半導体層１０に発生するキャリ
アの電界効果移動度も低く、駆動スピードが遅く、ドレ
イン電極１１と接続された絵素透明電極４に十分な電荷
が充電されず、液晶表示装置の表示特性の悪化を起こす
原因となっていた。また、電界効果トランジスタを構成
するゲート絶縁膜９や半導体層１０などが平坦な絶縁性
基体５の上に凸状の積層構造をなしているために、その
端部においては、＋−ｉ層膜の急峻な段差が生じ、アル
ミニウムなどの金属膜よりなるソース線２やドレイン電
極１１の段線やひび割れを生じる原因となるといった問
題点を有していた。
スタアレイは、第３図のＢ−Ｂ ’線での要部断面構造
図の第４図に示すように、窒化シリコンなどからなる非
晶、性のゲート絶縁膜９の上に、直接、半導体層ＩＯを
形成するために、半導体層ＩＯは非晶質か多結晶の物質
になり、結晶性が悪く、半導体層１０に発生するキャリ
アの電界効果移動度も低く、駆動スピードが遅く、ドレ
イン電極１１と接続された絵素透明電極４に十分な電荷
が充電されず、液晶表示装置の表示特性の悪化を起こす
原因となっていた。また、電界効果トランジスタを構成
するゲート絶縁膜９や半導体層１０などが平坦な絶縁性
基体５の上に凸状の積層構造をなしているために、その
端部においては、＋−ｉ層膜の急峻な段差が生じ、アル
ミニウムなどの金属膜よりなるソース線２やドレイン電
極１１の段線やひび割れを生じる原因となるといった問
題点を有していた。
そこで、本発明は従来のこのような問題点を解決するた
め、ゲート線とソース線の交差部に設けられた電界効果
トランジスタの半導体層を単結晶化し、液晶表示装置用
の高性能な駆動素子とし、電界効果トランジスタの端部
における急峻な段差を無＜シ、ソース線やゲート線の端
部における段線やクラックを減少させつる液晶表示装置
用電界効果トランジスタアレイを提供することを目的と
する。
め、ゲート線とソース線の交差部に設けられた電界効果
トランジスタの半導体層を単結晶化し、液晶表示装置用
の高性能な駆動素子とし、電界効果トランジスタの端部
における急峻な段差を無＜シ、ソース線やゲート線の端
部における段線やクラックを減少させつる液晶表示装置
用電界効果トランジスタアレイを提供することを目的と
する。
［課題を解決するための手段１
上記課題を解決するため、本発明の液晶表示装置用電界
効果トランジスタアレイは、複数のゲート線及び前記ゲ
ート線と直交する複数のソース線を有し、その各交差部
に設けられたトレンチ内に、多結晶シリコン層上の単結
晶シリコン層を半導体層とする電界効果トランジスタを
設けたことを特徴とする。
効果トランジスタアレイは、複数のゲート線及び前記ゲ
ート線と直交する複数のソース線を有し、その各交差部
に設けられたトレンチ内に、多結晶シリコン層上の単結
晶シリコン層を半導体層とする電界効果トランジスタを
設けたことを特徴とする。
［実 施 例１
以下に本発明の実施例を図面にもとづいて説明する。第
１図において、ゲート線ｌとソース線２が直交する交差
部に、絶縁層からなるトレンチ３を設ける。第２図に第
１図のＡ−Ａ ’線の断面構造図を示す６石英などの絶
縁性基板５上に多結晶シリコン層６を設け、この多結晶
シリコン層６上に、二酸化シリコンや窒化シリコンより
なる絶縁層７にトレンチ３が構成されている。このトレ
ンチ３内に、多結晶シリコン層６を種結晶として成長し
た単結晶シリコン層８が存在し、この単結晶シリコン層
８を半導体層として、電界効果トランジスタが構成され
る。電界効果トランジスタを構成する半導体層となる単
結晶シリコン層８や、ゲート絶縁膜９は、トレンチ３内
に完全に埋め込まれた形となり、多層からなる急峻な段
差は生じないようになっている。このため、絶縁層７上
のソース、Ｉ！２やゲート絶縁膜９上のゲート線ｌは、
はぼ同じ高さの平面上に存在しており、駆動素子の端部
の急峻な段差もなく９段線やひび割れを防いでいる。ま
た、多結晶シリコン層６は、透過型の液晶表示装置の場
合、透明な絶縁性基体５方向より光が入射する際、半導
体層となる単結晶シリコン層８へ達する光を遮蔽する役
割をもっている。このため、液晶表示装置のバック、ラ
イトから発せられる光によって、駆動素子である電界効
果トランジスタの特性が変化することもない。さらに、
この多結晶シリコン層６は、その上層に成長させる半導
体層となる単結晶シリコン層８の成長の際の種結晶とし
ての役割を有しており、トレンチ３の幅の制御により、
多結晶シリコン層６の開孔面積を最適化し、単結晶シリ
コン層８の結晶性を高め、電界効果移動度を上げること
が可能で従来のように非晶質物質上に、非晶質や多結晶
性の物質を直接成膜することによる半導体層の電界効果
移動度の低下という現象が生じないようにしである。こ
のため、たとえば、トレンチ３の底部に露出した多結晶
シリコン層６を種結晶として、選択エビタキシャ°ル成
長法により単結晶シリコン層８を成膜した場合、トレン
チ３の底部の多結晶シリコン層６の露出面積を数千平方
μｍ以下に制限することにより、良質の単結晶シリコン
層８を得ることが可能で、この単結晶シリコン層８を半
導体層として構成した電界効果トランジスタは高性能で
、優れた素子特性を有する。
１図において、ゲート線ｌとソース線２が直交する交差
部に、絶縁層からなるトレンチ３を設ける。第２図に第
１図のＡ−Ａ ’線の断面構造図を示す６石英などの絶
縁性基板５上に多結晶シリコン層６を設け、この多結晶
シリコン層６上に、二酸化シリコンや窒化シリコンより
なる絶縁層７にトレンチ３が構成されている。このトレ
ンチ３内に、多結晶シリコン層６を種結晶として成長し
た単結晶シリコン層８が存在し、この単結晶シリコン層
８を半導体層として、電界効果トランジスタが構成され
る。電界効果トランジスタを構成する半導体層となる単
結晶シリコン層８や、ゲート絶縁膜９は、トレンチ３内
に完全に埋め込まれた形となり、多層からなる急峻な段
差は生じないようになっている。このため、絶縁層７上
のソース、Ｉ！２やゲート絶縁膜９上のゲート線ｌは、
はぼ同じ高さの平面上に存在しており、駆動素子の端部
の急峻な段差もなく９段線やひび割れを防いでいる。ま
た、多結晶シリコン層６は、透過型の液晶表示装置の場
合、透明な絶縁性基体５方向より光が入射する際、半導
体層となる単結晶シリコン層８へ達する光を遮蔽する役
割をもっている。このため、液晶表示装置のバック、ラ
イトから発せられる光によって、駆動素子である電界効
果トランジスタの特性が変化することもない。さらに、
この多結晶シリコン層６は、その上層に成長させる半導
体層となる単結晶シリコン層８の成長の際の種結晶とし
ての役割を有しており、トレンチ３の幅の制御により、
多結晶シリコン層６の開孔面積を最適化し、単結晶シリ
コン層８の結晶性を高め、電界効果移動度を上げること
が可能で従来のように非晶質物質上に、非晶質や多結晶
性の物質を直接成膜することによる半導体層の電界効果
移動度の低下という現象が生じないようにしである。こ
のため、たとえば、トレンチ３の底部に露出した多結晶
シリコン層６を種結晶として、選択エビタキシャ°ル成
長法により単結晶シリコン層８を成膜した場合、トレン
チ３の底部の多結晶シリコン層６の露出面積を数千平方
μｍ以下に制限することにより、良質の単結晶シリコン
層８を得ることが可能で、この単結晶シリコン層８を半
導体層として構成した電界効果トランジスタは高性能で
、優れた素子特性を有する。
［発明の効果］
本発明の液晶表示装置用電界効果トランジスタアレイは
、以上説明したように、絶縁性基体の上に多結晶シリコ
ン層を設け、液晶表示装置用のバックライトの光遮蔽を
可能にし、同時に、多結晶シリコン層を種結晶とするこ
とにより、単結晶シリコンの半導体層を構成でき、電界
効果トランジスタの電界効果移動度を向上させ、表示特
性を高め、トレンチ内に、電界効果トランジスタを埋め
込むことにより、ソース線やゲート線の電界効果トラン
ジスタの端部における段線やひび割れを減少させる効果
を有する。
、以上説明したように、絶縁性基体の上に多結晶シリコ
ン層を設け、液晶表示装置用のバックライトの光遮蔽を
可能にし、同時に、多結晶シリコン層を種結晶とするこ
とにより、単結晶シリコンの半導体層を構成でき、電界
効果トランジスタの電界効果移動度を向上させ、表示特
性を高め、トレンチ内に、電界効果トランジスタを埋め
込むことにより、ソース線やゲート線の電界効果トラン
ジスタの端部における段線やひび割れを減少させる効果
を有する。
第１図は、本発明の液晶表示装置用電界効果トランジス
タアレイの一部平面図、第２図は、第１図のＡ−Ａ
線での要部断面構造図、第３図は、従来の液晶表示装置
用電界効果トランジスタアレイの一部平面図、第４図は
、第３図のＢ−Ｂ 線での要部断面構造図である。 ｌ ・ ・ ・ゲート線 ２・ ・・ソース線 ３・・・トレンチ ４・・・絵素透明電極 ５・・・絶縁性基鈑 ６・・・多結晶シリコン層 ７・・・絶縁層 ８・・・単結晶シリコン層 ９・・・ゲート絶縁膜 ＩＯ・・・半導体層 １１ ・・・ドレイン電極 以上 纂 １ ｌｉ
タアレイの一部平面図、第２図は、第１図のＡ−Ａ
線での要部断面構造図、第３図は、従来の液晶表示装置
用電界効果トランジスタアレイの一部平面図、第４図は
、第３図のＢ−Ｂ 線での要部断面構造図である。 ｌ ・ ・ ・ゲート線 ２・ ・・ソース線 ３・・・トレンチ ４・・・絵素透明電極 ５・・・絶縁性基鈑 ６・・・多結晶シリコン層 ７・・・絶縁層 ８・・・単結晶シリコン層 ９・・・ゲート絶縁膜 ＩＯ・・・半導体層 １１ ・・・ドレイン電極 以上 纂 １ ｌｉ
Claims (1)
- 複数のゲート線及び前記ゲート線と直交する複数のソ
ース線を有し、その各交差部に設けられたトレンチ内に
、多結晶シリコン層上の単結晶シリコン層を半導体層と
する電界効果トランジスタを設けたことを特徴とする液
晶表示装置用電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067545A JPH01239530A (ja) | 1988-03-22 | 1988-03-22 | 液晶表示装置用電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067545A JPH01239530A (ja) | 1988-03-22 | 1988-03-22 | 液晶表示装置用電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01239530A true JPH01239530A (ja) | 1989-09-25 |
Family
ID=13348039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63067545A Pending JPH01239530A (ja) | 1988-03-22 | 1988-03-22 | 液晶表示装置用電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01239530A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0474474A2 (en) * | 1990-09-05 | 1992-03-11 | Seiko Instruments Inc. | Semiconductor light valve device and process for fabricating the same |
| US5652633A (en) * | 1996-01-15 | 1997-07-29 | Lg Electronics Inc. | Liquid crystal display device with improved crossover portion and method of forming the same |
| US5982002A (en) * | 1993-01-27 | 1999-11-09 | Seiko Instruments Inc. | Light valve having a semiconductor film and a fabrication process thereof |
-
1988
- 1988-03-22 JP JP63067545A patent/JPH01239530A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0474474A2 (en) * | 1990-09-05 | 1992-03-11 | Seiko Instruments Inc. | Semiconductor light valve device and process for fabricating the same |
| US5982002A (en) * | 1993-01-27 | 1999-11-09 | Seiko Instruments Inc. | Light valve having a semiconductor film and a fabrication process thereof |
| US5652633A (en) * | 1996-01-15 | 1997-07-29 | Lg Electronics Inc. | Liquid crystal display device with improved crossover portion and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346718B1 (en) | Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same | |
| KR100704331B1 (ko) | 박막 트랜지스터 장치 | |
| US7939826B2 (en) | Thin film semiconductor device | |
| JP4366732B2 (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
| US7217642B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| KR930006482A (ko) | 액정표시장치 | |
| JPS5640275A (en) | Preparation of semiconductor device | |
| KR20010067363A (ko) | 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치 | |
| CN1514469A (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
| KR100796590B1 (ko) | 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법 | |
| KR20030062723A (ko) | 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스 | |
| JPS60143666A (ja) | マトリツクス型半導体装置 | |
| KR20070069603A (ko) | 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법 | |
| KR100534579B1 (ko) | 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터 | |
| US20080290344A1 (en) | Image Display Device And Method For Manufacturing The Same | |
| JPH01239530A (ja) | 液晶表示装置用電界効果トランジスタ | |
| KR940027187A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS5694732A (en) | Semiconductor substrate | |
| CN1636162A (zh) | 薄膜晶体管和液晶显示器 | |
| EP0367446B1 (en) | Semiconductor commutator | |
| KR100542984B1 (ko) | 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터 | |
| JP2000235355A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
| KR100209622B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2813710B2 (ja) | 半導体装置 | |
| JPS5940581A (ja) | 表示パネル用半導体装置 |