JPH01235403A - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPH01235403A JPH01235403A JP63062558A JP6255888A JPH01235403A JP H01235403 A JPH01235403 A JP H01235403A JP 63062558 A JP63062558 A JP 63062558A JP 6255888 A JP6255888 A JP 6255888A JP H01235403 A JPH01235403 A JP H01235403A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- gain
- frequency
- phase compensation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 18
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は演算増幅回路に関し、特にその利得対周波数特
性の改善に関するものである。
性の改善に関するものである。
演算増幅器のバイアス電流と位相補償容量は扱う信号周
波数と演算増幅器にかける帰還量と演算増幅器自身の開
ループ利得対周波数特性の３つのパラメータにより、固
定的に決定されていた。すなわち、−旦設計された演算
増幅のバイス電流値と位相補償用のコンデンサの容量値
はその後変更できないような回路構成となっていた。
波数と演算増幅器にかける帰還量と演算増幅器自身の開
ループ利得対周波数特性の３つのパラメータにより、固
定的に決定されていた。すなわち、−旦設計された演算
増幅のバイス電流値と位相補償用のコンデンサの容量値
はその後変更できないような回路構成となっていた。
上述した従来の固定された位相補償法は位相補償容量値
とバイアス電流値を固定としていたために利得対周波数
特性は一定であるので、高い周波数の信号を扱う場合に
は演算増幅器の零クロス周波数を十分高く設定する必要
があった。この時、零クロス周波数での位相余裕を十分
保つ事は、回路設計上困難なことであった。
とバイアス電流値を固定としていたために利得対周波数
特性は一定であるので、高い周波数の信号を扱う場合に
は演算増幅器の零クロス周波数を十分高く設定する必要
があった。この時、零クロス周波数での位相余裕を十分
保つ事は、回路設計上困難なことであった。
本発明によれば、複数（２以上）の位相補償容量と位相
補償容量を切り換える為の同数のスイッチ又は複数（２
以上）のバイアス電流源と、バイアス電流源を切り替え
る為の同数のスイッチを有した演算増幅器を得る。
補償容量を切り換える為の同数のスイッチ又は複数（２
以上）のバイアス電流源と、バイアス電流源を切り替え
る為の同数のスイッチを有した演算増幅器を得る。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の一実施例である。
第１図（ａ）で、１は演算増幅器で、Ｃ４，Ｃ５は位相
補償容量、Ｓ８．Ｓ９はＣ４，Ｃ５を切り替える為のス
イッチ、■ＩＮは入力端子、ＶＯｔ＋アは出力端子、Ｃ
１，Ｃ２，Ｃ３は帰還ネットワークを構成する容量、５
ｌ−３７はスイッチ、２は比較器で入力端子ＶＩＮに加
わった信号電圧を基準電圧と比較して出力信号とし、高
レベル又は低レベル信号を端子ｖＣＯに出力する。端子
ｖＣＯの出力レベルが高レベルの時は、スイッチ８６．
Ｓ８が閉じ、スイッチＳ５，８９は開き、逆に低レベル
の時は、スイッチＳ６．Ｓ８が開き、スイッチＳ５．Ｓ
９が閉じる。本回路はスイッチにキャパシタ増幅器で第
１図（Ｃ）に示す２相クロツクで駆動されている。クロ
ックφ１が高レベル時はスイッチＳｌ。
補償容量、Ｓ８．Ｓ９はＣ４，Ｃ５を切り替える為のス
イッチ、■ＩＮは入力端子、ＶＯｔ＋アは出力端子、Ｃ
１，Ｃ２，Ｃ３は帰還ネットワークを構成する容量、５
ｌ−３７はスイッチ、２は比較器で入力端子ＶＩＮに加
わった信号電圧を基準電圧と比較して出力信号とし、高
レベル又は低レベル信号を端子ｖＣＯに出力する。端子
ｖＣＯの出力レベルが高レベルの時は、スイッチ８６．
Ｓ８が閉じ、スイッチＳ５，８９は開き、逆に低レベル
の時は、スイッチＳ６．Ｓ８が開き、スイッチＳ５．Ｓ
９が閉じる。本回路はスイッチにキャパシタ増幅器で第
１図（Ｃ）に示す２相クロツクで駆動されている。クロ
ックφ１が高レベル時はスイッチＳｌ。
８３、Ｓ７が閉じ、入力信号のサンプリングと帰還容ｆ
ｆ１ｃ２．Ｃ３の電荷の放電を行う。又クロックφ２が
高レベルの時スイッチＳ２．Ｓ４が閉じ帰還容量ＣＩの
電荷を帰還容ｆｆ１ｃ２又は帰還容量Ｃ３に転送し、出
力端子Ｖ。Ｕ、に電圧を出力する。
ｆ１ｃ２．Ｃ３の電荷の放電を行う。又クロックφ２が
高レベルの時スイッチＳ２．Ｓ４が閉じ帰還容量ＣＩの
電荷を帰還容ｆｆ１ｃ２又は帰還容量Ｃ３に転送し、出
力端子Ｖ。Ｕ、に電圧を出力する。
端子■Ｃ○の電圧が高レベルの時の伝送利得はＡ Ｖ
＋ ＝ Ｃｌ／ Ｃ３（１） 端子ｖＣＯの電圧が低レベルの時は ＡＶ ２ ＝ Ｃｌ ／ ｃ ２ （２）とな
り、入力信号の大小に応じて伝送利得が変わる。
＋ ＝ Ｃｌ／ Ｃ３（１） 端子ｖＣＯの電圧が低レベルの時は ＡＶ ２ ＝ Ｃｌ ／ ｃ ２ （２）とな
り、入力信号の大小に応じて伝送利得が変わる。
いま、Ｃ１／ Ｃ２＜ Ｃ１／ Ｃ３と仮定する。第１
図（ｂ）に本発明の利得・周波数特性の切り替えを示す
。１１は容量Ｃ５が選ばれた時の１２は容ｆｆ１ｃ４が
選ばれた時のそれぞれ演算増幅器１の開放利得周波数特
性である。信号帯域をｆ、とすると伝送利得がＡ Ｖ
＋の時は１３、ＡＶ２の時は１４であるが、いずれも帯
域がｆｂまで確保でき且つ開放利得１１．１２との交点
が６ｄＢ／オクターブの点で交わっており安定となって
いる。位相補償の切り替えを行わなければ、開放利得は
１１と固定で１３との交わり点が示すように信号帯域は
、０．１ｆ、より狭くなり、入力信号周波数に追随でき
なくなる。
図（ｂ）に本発明の利得・周波数特性の切り替えを示す
。１１は容量Ｃ５が選ばれた時の１２は容ｆｆ１ｃ４が
選ばれた時のそれぞれ演算増幅器１の開放利得周波数特
性である。信号帯域をｆ、とすると伝送利得がＡ Ｖ
＋の時は１３、ＡＶ２の時は１４であるが、いずれも帯
域がｆｂまで確保でき且つ開放利得１１．１２との交点
が６ｄＢ／オクターブの点で交わっており安定となって
いる。位相補償の切り替えを行わなければ、開放利得は
１１と固定で１３との交わり点が示すように信号帯域は
、０．１ｆ、より狭くなり、入力信号周波数に追随でき
なくなる。
或は、信号帯域ｆ、を確保するには、第３図に示すよう
に開放利得特性を１１から２２まで上げて帰還利得がＡ
ｖ ２の時にも２２との交点が６ｄＢ／オクターブの
点で交わるようにしなければならない。信号帯域が数十
ＭＨｚともなると、集積回路内の寄生容量の為、高次ボ
ールが表れ設計は困難となる。
に開放利得特性を１１から２２まで上げて帰還利得がＡ
ｖ ２の時にも２２との交点が６ｄＢ／オクターブの
点で交わるようにしなければならない。信号帯域が数十
ＭＨｚともなると、集積回路内の寄生容量の為、高次ボ
ールが表れ設計は困難となる。
本発明の場合は、高次ポールの影響は第１図（ｂ）の１
２の利得周波数特性の１１以上の点で６ｄＢ／オクター
ブから１２ｄＢ／オクターブに移行する領域に表れてい
る。しかし伝送利得が低いＡ ｖ ２では、本領域は使
用しないで１１の特性に切り替えるので問題ない。
２の利得周波数特性の１１以上の点で６ｄＢ／オクター
ブから１２ｄＢ／オクターブに移行する領域に表れてい
る。しかし伝送利得が低いＡ ｖ ２では、本領域は使
用しないで１１の特性に切り替えるので問題ない。
第２図（ａ）、 （ｂ）は本発明の他の実施例を示す。
第１図（ａ）と異なって本実施例では位相補償容量を入
力信号レベルに応じて切り替えるのではなくバイアス電
流■１と１２を切り替える。よく知られているように零
クロス周波数ｆ５は次式で表される。
力信号レベルに応じて切り替えるのではなくバイアス電
流■１と１２を切り替える。よく知られているように零
クロス周波数ｆ５は次式で表される。
ここで、ｇｌ、ｌは初段の伝達コンダクタンス、Ｃは位
相補償容量、βはＭＯＳ）ランジスタの形状。
相補償容量、βはＭＯＳ）ランジスタの形状。
プロセスで決まる定数、■は初段のバイアス電流である
。（４）式で表されるようにバイアス電流値の平方根に
比例してｆｌは延びる。即ち扱い得る信号周波数は高く
なる。こうして第１図の発明と同じく入力信号の振幅に
応じて変わる端子ＶＣＯの出力信号レベルによりバイア
ス電流を切り替える。
。（４）式で表されるようにバイアス電流値の平方根に
比例してｆｌは延びる。即ち扱い得る信号周波数は高く
なる。こうして第１図の発明と同じく入力信号の振幅に
応じて変わる端子ＶＣＯの出力信号レベルによりバイア
ス電流を切り替える。
第２図（ｂ）にその様子を示す。利得が低いＡＶ２の時
は、バイアス電流は工、となり開放利得は１１（第１図
（ｂ）の１１と同じ）、帰還利得は１４となる。利得が
高いＡ Ｖ １の時はバイアス電流は工２となり開放利
得は３２．帰還利得は１３となる。いずれの場合も交点
は６ ｄＢ／オクターブで交わり、安定でかつ信号帯域
ｆ、を確保できている。ｆ１以上の高次ポールは回路動
作の不安定化をもたらさない。
は、バイアス電流は工、となり開放利得は１１（第１図
（ｂ）の１１と同じ）、帰還利得は１４となる。利得が
高いＡ Ｖ １の時はバイアス電流は工２となり開放利
得は３２．帰還利得は１３となる。いずれの場合も交点
は６ ｄＢ／オクターブで交わり、安定でかつ信号帯域
ｆ、を確保できている。ｆ１以上の高次ポールは回路動
作の不安定化をもたらさない。
以上説明したように、本発明は演算増幅器の周波数特性
を入力信号電圧と帰還量に従って切り替える事によって
最大の信号帯域Ｉ５得る事ができる。即ち開放利得が零
ｄＢを切る周波数（ユニティゲン周波数）での安定性に
対する要求が緩和できる。
を入力信号電圧と帰還量に従って切り替える事によって
最大の信号帯域Ｉ５得る事ができる。即ち開放利得が零
ｄＢを切る周波数（ユニティゲン周波数）での安定性に
対する要求が緩和できる。
第１図（ａ）は本発明の一実施例を示す回路図、ｌは演
算増幅器、２は比較器、８１〜Ｓ９はスイッチ、Ｃ１〜
Ｃ５は容量（特に、Ｃ４，Ｃ５は位相補償容量）ＶＩＮ
は入力端子、ＶＯｌｌＴは出力端子、第１図（ｂ）は演
算増幅器の開放利得と帰還利得の周波数特性を示すグラ
フ、第１図（Ｃ）はスイッチを駆動するクロックφ１と
φ２のタイミング図である。 第２図（ａ）は本発明の他の実施例を示す回路図で、Ｉ
ｌｌ Ｉ２は演算増幅器の初段の差動増幅器のバイア
ス電流源。第２図（ｂ）は開放利得と帰還利得の周波数
特性を示すグラフである。 第３図は、従来の演算増幅器の開放利得と帰還利得の周
波数特性を示すグラフである。 代理人 弁理士 内 原 晋 ビ１１ヲＩＩ≧Ｊ（０，） （ｄＢ）１ り’６’＋’ｔ （Ｃｉ
算増幅器、２は比較器、８１〜Ｓ９はスイッチ、Ｃ１〜
Ｃ５は容量（特に、Ｃ４，Ｃ５は位相補償容量）ＶＩＮ
は入力端子、ＶＯｌｌＴは出力端子、第１図（ｂ）は演
算増幅器の開放利得と帰還利得の周波数特性を示すグラ
フ、第１図（Ｃ）はスイッチを駆動するクロックφ１と
φ２のタイミング図である。 第２図（ａ）は本発明の他の実施例を示す回路図で、Ｉ
ｌｌ Ｉ２は演算増幅器の初段の差動増幅器のバイア
ス電流源。第２図（ｂ）は開放利得と帰還利得の周波数
特性を示すグラフである。 第３図は、従来の演算増幅器の開放利得と帰還利得の周
波数特性を示すグラフである。 代理人 弁理士 内 原 晋 ビ１１ヲＩＩ≧Ｊ（０，） （ｄＢ）１ り’６’＋’ｔ （Ｃｉ
Claims (1)
- 【特許請求の範囲】 １）第１のスイッチと第１の容量素子との第１の直列接
続と第２のスイッチと第２の容量素子との第２の直列接
続とが演算増幅器の位相補償容量接続端子間に並列に接
続され、一方入力信号端子は比較器の入力端子に接続さ
れ、該比較器の出力端子が前記第１、第２のスイッチを
駆動することを特徴とする演算増幅回路。 ２）第１のスイッチと第１の電流源との第１の直列接続
と第２のスイッチと第２の電流源との第２の直列接続と
が演算増幅器のバイアス電流供給端子と基準電圧端子間
に接続され、一方入力信号端子は比較器の入力端子に接
続され、該比較器の出力端子が前記第１、第２のスイッ
チを駆動することを特徴とする演算増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062558A JPH01235403A (ja) | 1988-03-15 | 1988-03-15 | 演算増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062558A JPH01235403A (ja) | 1988-03-15 | 1988-03-15 | 演算増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01235403A true JPH01235403A (ja) | 1989-09-20 |
Family
ID=13203723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63062558A Pending JPH01235403A (ja) | 1988-03-15 | 1988-03-15 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01235403A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010170470A (ja) * | 2009-01-26 | 2010-08-05 | Fujitsu Semiconductor Ltd | 定電圧発生回路およびレギュレータ回路 |
| CN108768327A (zh) * | 2018-05-30 | 2018-11-06 | 湖南国科微电子股份有限公司 | 运算放大器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6065607A (ja) * | 1983-09-21 | 1985-04-15 | Oki Electric Ind Co Ltd | 演算増幅器 |
| JPS6182511A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 周波数特性切換形差動増幅器 |
| JPS627211A (ja) * | 1985-07-04 | 1987-01-14 | Nec Corp | Ａｇｃ増幅器 |
-
1988
- 1988-03-15 JP JP63062558A patent/JPH01235403A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6065607A (ja) * | 1983-09-21 | 1985-04-15 | Oki Electric Ind Co Ltd | 演算増幅器 |
| JPS6182511A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 周波数特性切換形差動増幅器 |
| JPS627211A (ja) * | 1985-07-04 | 1987-01-14 | Nec Corp | Ａｇｃ増幅器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010170470A (ja) * | 2009-01-26 | 2010-08-05 | Fujitsu Semiconductor Ltd | 定電圧発生回路およびレギュレータ回路 |
| CN108768327A (zh) * | 2018-05-30 | 2018-11-06 | 湖南国科微电子股份有限公司 | 运算放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2726413B2 (ja) | 振幅比較回路 | |
| JPH04348614A (ja) | 電気的に制御可能な発振回路 | |
| JPH07154221A (ja) | 遅延回路 | |
| US6169436B1 (en) | Variable delay circuit | |
| JPH10163766A (ja) | 差動増幅器 | |
| CN1212505A (zh) | 用于低电流充电泵和集成了此充电泵的解调器的输出级 | |
| EP0325299A2 (en) | An operational amplifier | |
| EP0641078B1 (en) | Ring oscillator circuit for VCO with frequency-independent duty cycle | |
| JPH01235403A (ja) | 演算増幅回路 | |
| US4403195A (en) | Parasitic insensitive switched capacitor operational amplifier circuit | |
| JPH0381323B2 (ja) | ||
| US4806877A (en) | Amplifier having a cascade circuit | |
| JPS62261217A (ja) | Ｍｏｓトランジスタ回路 | |
| JPH0773202B2 (ja) | 半導体集積回路 | |
| EP0473365B1 (en) | Differential input circuit | |
| EP1289138A1 (en) | On-Chip automatic tuning technique | |
| US7741920B2 (en) | Quadrature oscillator with simplified amplitude, phase and frequency control | |
| US4616145A (en) | Adjustable CMOS hysteresis limiter | |
| JP4268580B2 (ja) | スイッチトキャパシタ回路 | |
| US6255881B1 (en) | High tunability CMOS delay element | |
| JP2000059179A (ja) | 集積回路 | |
| US6281752B1 (en) | Amplifier with improved, high precision, high speed and low power consumption architecture | |
| US6239653B1 (en) | Biquadratic basic cell for programmable analog time-continuous filter | |
| JPS6253512A (ja) | パルス出力装置 | |
| JPH051646B2 (ja) |