JPH01233794A - 多層混成集積回路基板 - Google Patents
多層混成集積回路基板Info
- Publication number
- JPH01233794A JPH01233794A JP6170688A JP6170688A JPH01233794A JP H01233794 A JPH01233794 A JP H01233794A JP 6170688 A JP6170688 A JP 6170688A JP 6170688 A JP6170688 A JP 6170688A JP H01233794 A JPH01233794 A JP H01233794A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- circuit board
- patterns
- multilayer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract description 10
- 238000007639 printing Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回路基板の表面に回路パターンと絶縁層とを
交互に厚膜印刷により積層してなる多層混成集積回路基
板(以下、多層回路基板と略す)に関し、特に上記多層
回路基板の小型化ができるとともに、表面実装ができる
ようにした多層回路基板の構造に関する。
交互に厚膜印刷により積層してなる多層混成集積回路基
板(以下、多層回路基板と略す)に関し、特に上記多層
回路基板の小型化ができるとともに、表面実装ができる
ようにした多層回路基板の構造に関する。
上記多層回路基板の一例として、従来、例えば第4図に
示す構造のものがある。この多層回路基板20は、セラ
ミックス基板22の上面及び下面に第1厚膜回路パター
ン21aをスクリーン印刷により形成し、該両回路パタ
ーン21aの表面に例えば絶縁グレーズからなる絶縁層
26aを形成し、該両絶縁層26aの表面に第2厚膜回
路パターン21bを形成するとともに、上記回路基板2
2上部の第2厚膜回路パターン21bの表面に絶縁rf
j26bを形成し、該絶縁層26bの表面に第3厚膜回
路パターン21cを形成して構成されている。また、上
記上面、下面の絶縁層26b、26aの縁部には、上記
第2.第3回路パターン21b、21cに接続された外
部接続用の電極ランド23が多数形成されており、該各
電極ランド23には金属製入,出力端子24が半田付は
接続されている。さらに、各絶縁層26a、26bには
、第1〜第3回路パターン21a、21b、21cのい
ずれか同士を接続するためのスルーホール25が多数形
成されている。なお、上記多層回路基+j72Qにおい
ては、端子24を除く部分を樹脂で被覆外装して端子2
4のi?lJ離等を防止するが、この樹脂外装はどぶづ
け法により行うのが一般的であることから、上記電極ラ
ンド23を絶縁層26、i、26bの一側辺縁に形成す
ることにより、各端子24を同一方向に突出させる構造
が採用されている。
示す構造のものがある。この多層回路基板20は、セラ
ミックス基板22の上面及び下面に第1厚膜回路パター
ン21aをスクリーン印刷により形成し、該両回路パタ
ーン21aの表面に例えば絶縁グレーズからなる絶縁層
26aを形成し、該両絶縁層26aの表面に第2厚膜回
路パターン21bを形成するとともに、上記回路基板2
2上部の第2厚膜回路パターン21bの表面に絶縁rf
j26bを形成し、該絶縁層26bの表面に第3厚膜回
路パターン21cを形成して構成されている。また、上
記上面、下面の絶縁層26b、26aの縁部には、上記
第2.第3回路パターン21b、21cに接続された外
部接続用の電極ランド23が多数形成されており、該各
電極ランド23には金属製入,出力端子24が半田付は
接続されている。さらに、各絶縁層26a、26bには
、第1〜第3回路パターン21a、21b、21cのい
ずれか同士を接続するためのスルーホール25が多数形
成されている。なお、上記多層回路基+j72Qにおい
ては、端子24を除く部分を樹脂で被覆外装して端子2
4のi?lJ離等を防止するが、この樹脂外装はどぶづ
け法により行うのが一般的であることから、上記電極ラ
ンド23を絶縁層26、i、26bの一側辺縁に形成す
ることにより、各端子24を同一方向に突出させる構造
が採用されている。
しかしながら、上記従来の多層回路基板20は、以下の
問題点かあ名。
問題点かあ名。
■ 上記電極ランド23は全て絶縁層26の一側辺縁に
形成されていることから、該各電極ランド23に各回路
パターン21b、21Cからの導出パターンを接続する
には、各導出パターンを上記−側面まで引き回して配線
しなければならず、該導出パターン用配線面積が広くな
る分だけ、多層回路基板20が大型化する。さらに上記
電極ランド23を別個に形成している点からも基板が大
型化する。
形成されていることから、該各電極ランド23に各回路
パターン21b、21Cからの導出パターンを接続する
には、各導出パターンを上記−側面まで引き回して配線
しなければならず、該導出パターン用配線面積が広くな
る分だけ、多層回路基板20が大型化する。さらに上記
電極ランド23を別個に形成している点からも基板が大
型化する。
■ また、上記多層回路基板20は端子24を突出させ
る構造であることから、近年の電子機器の小型化、薄型
化に伴う部品の表面実装化の要請に応えられない。
る構造であることから、近年の電子機器の小型化、薄型
化に伴う部品の表面実装化の要請に応えられない。
■ さらに、各第1〜第3回路パターン212゜21b
、21c同士をスルーホール25を介して接続する構造
であることから、特に回路パターンが集中している場合
、上記スルーホール25の配置場所の設定や該スルーホ
ール25を避けてのパターン形成が非常に困難となるこ
とがら、回路パターンの形拭が複雑となるとともに、配
線面積が増大する。
、21c同士をスルーホール25を介して接続する構造
であることから、特に回路パターンが集中している場合
、上記スルーホール25の配置場所の設定や該スルーホ
ール25を避けてのパターン形成が非常に困難となるこ
とがら、回路パターンの形拭が複雑となるとともに、配
線面積が増大する。
本発明は、上記従来の問題点を解決するためになされた
もので、導出パターンの引き回し及び電極ランドによる
配線面積の拡大を防止して回路パターンを簡略化するこ
とにより、回路基板を小型化できるとともに、端子を不
要にして表面実装化を実現できる多層混成集積回路基板
を提供することを目的としている。
もので、導出パターンの引き回し及び電極ランドによる
配線面積の拡大を防止して回路パターンを簡略化するこ
とにより、回路基板を小型化できるとともに、端子を不
要にして表面実装化を実現できる多層混成集積回路基板
を提供することを目的としている。
本発明は、回路基板の表面に厚膜回路パターンと絶縁層
とを交互に形成してなる多層混成集積回路基板において
、上記各回路パターンの接続用電極を導出パターンによ
り回路基板の側端面に導出し、該回路基板の側面に、導
出された上記各接続用電極に接続された側面電極を形成
したことを特徴としている。
とを交互に形成してなる多層混成集積回路基板において
、上記各回路パターンの接続用電極を導出パターンによ
り回路基板の側端面に導出し、該回路基板の側面に、導
出された上記各接続用電極に接続された側面電極を形成
したことを特徴としている。
ここで、本発明の接続用電極とは、各第1〜第3回路パ
ターン同士を接続する導通電極、及び該回路パターンを
外部配線に接続する入,出力電極の両方を含むが、本発
明では少なくともいずれか一方を端縁に導出し、側面電
極を形成すればよい。
ターン同士を接続する導通電極、及び該回路パターンを
外部配線に接続する入,出力電極の両方を含むが、本発
明では少なくともいずれか一方を端縁に導出し、側面電
極を形成すればよい。
本発明に係る多層混成集積回路基板によれば、各回路パ
ターンの接続用電極を導出パターンによって該多層回路
基板の側端面に導出するとともに、導通電極同士を側面
電極で導通させ、又は入,出力電極を側面電極で外部に
接続したので、この側面電極がスルーホール又は入,出
力端子として作用することとなり、従来の金属製端子、
スルーホールを不要にできる。
ターンの接続用電極を導出パターンによって該多層回路
基板の側端面に導出するとともに、導通電極同士を側面
電極で導通させ、又は入,出力電極を側面電極で外部に
接続したので、この側面電極がスルーホール又は入,出
力端子として作用することとなり、従来の金属製端子、
スルーホールを不要にできる。
従って、上記多層回路基板をプリント基板上に実装する
場合は、上記入,出力端子としての側面電極とプリント
基板の配線とを直接接続すればよいから、表面実装が実
現できる。
場合は、上記入,出力端子としての側面電極とプリント
基板の配線とを直接接続すればよいから、表面実装が実
現できる。
また、上記表面実装化ができたことにより金属端子用電
極ランドを設ける必要がなく、各接続用電極を多層回路
基板のいずれの側面にも導出することができ、また側面
電極によって各回路パターン同士を接続したのでスルー
ホールが不要になり、その結果、導出パターンの引き回
しやスルーホールの配置位置等の問題を解消できるから
、それだけ回路配線を簡略化でき、多層回路基板を小型
化できる。
極ランドを設ける必要がなく、各接続用電極を多層回路
基板のいずれの側面にも導出することができ、また側面
電極によって各回路パターン同士を接続したのでスルー
ホールが不要になり、その結果、導出パターンの引き回
しやスルーホールの配置位置等の問題を解消できるから
、それだけ回路配線を簡略化でき、多層回路基板を小型
化できる。
〔実施例〕
以下、本発明の実施例を図について説明する。
第1図ないし第3図は本発明の一実施例による多層混成
集積回路基板を説明するための図である。
集積回路基板を説明するための図である。
図において、1は多層混成集積回路基板である。
この多層回路基板1は、回路基板3の上面及び下面に第
1厚膜回路パターン2aを形成し、該各第1回路パター
ン2aの表面に絶縁層7aを形成し、該絶縁層7aの表
面に第2厚膜回路パターン2bを形成するとともに、さ
らに上記上側の第2厚膜回路パターン2b表面に絶縁層
7bを形成し、この絶縁層7bの上面に第3厚膜回路パ
ターン2Cを形成して構成されている。また、上記各第
1〜第3厚膜回路パターン2a、2b、2cには、回路
パターン同士を接続するための接続用電極としての導通
電極6a及び入,出力電極6bがそれぞれ形成されてお
り、該各電極6a、6bは、基板3上部の第1〜第3導
出パターン4a(第1図に実線で示す)、 4b (
破線)、 4c、 (−点鎖線)、及び基板3下部の
第4.第5導出パターン(図示せず)により多層回路基
板1の側端面1aに導出されている。ここで、上記導通
電極6aの導出位置は、互いに接続される回路パターン
2a〜2Cの形状に応じて、導出パターン43〜4Cの
引き回し長さが短くなるように適宜選択され、また人。
1厚膜回路パターン2aを形成し、該各第1回路パター
ン2aの表面に絶縁層7aを形成し、該絶縁層7aの表
面に第2厚膜回路パターン2bを形成するとともに、さ
らに上記上側の第2厚膜回路パターン2b表面に絶縁層
7bを形成し、この絶縁層7bの上面に第3厚膜回路パ
ターン2Cを形成して構成されている。また、上記各第
1〜第3厚膜回路パターン2a、2b、2cには、回路
パターン同士を接続するための接続用電極としての導通
電極6a及び入,出力電極6bがそれぞれ形成されてお
り、該各電極6a、6bは、基板3上部の第1〜第3導
出パターン4a(第1図に実線で示す)、 4b (
破線)、 4c、 (−点鎖線)、及び基板3下部の
第4.第5導出パターン(図示せず)により多層回路基
板1の側端面1aに導出されている。ここで、上記導通
電極6aの導出位置は、互いに接続される回路パターン
2a〜2Cの形状に応じて、導出パターン43〜4Cの
引き回し長さが短くなるように適宜選択され、また人。
出力電極6bの導出位置は外部回路のパターン形状等に
よって適宜選択され、上記多層回路基板1の西側辺のい
ずれの場所でもよい。
よって適宜選択され、上記多層回路基板1の西側辺のい
ずれの場所でもよい。
そして、上記多層回路基板lの側端面の上記導通電極6
a及び入,出力電極6b部分には側面電極sa、5b、
5cが形成されている。この側面電極5a、5bは、第
2図(alに示すように、導通電極6a同士を接続して
おり、これにより各回路パターン23〜2Cを導通接続
している。また、上記側面電極5Cは、いずれかの回路
パターンの入,出力電極6bに接続されており、これに
より入,出力端子となっている。
a及び入,出力電極6b部分には側面電極sa、5b、
5cが形成されている。この側面電極5a、5bは、第
2図(alに示すように、導通電極6a同士を接続して
おり、これにより各回路パターン23〜2Cを導通接続
している。また、上記側面電極5Cは、いずれかの回路
パターンの入,出力電極6bに接続されており、これに
より入,出力端子となっている。
次に本実施例の作用効果について説明する。
まず、本実施例の多層混成集積回路基板lの製造方法に
ついて簡単に説明する。
ついて簡単に説明する。
第3図に示すように、セラミックス基板3の上。
下表面に厚膜回路パターン2と、これに導出パターン4
によって接続された導通電極6a、入,出力電極6bを
スクリーン印刷し、この表面に絶縁グレーズを塗布して
絶縁層7を形成し、これを交互に形成して多層回路基板
1を形成する0次に、この多層回路基板1の各側辺縁部
を切断線Aに沿って積層方向にブレイク(カット)する
、これにより、上記多層回路基板lの側面1aには、各
導通電極5a、入,出力電極6bの端面が露出すること
になる(第3図(bl参照)0次に、上記多層回路基板
1の側面1aに上記露出している導通電極6a同士を接
続する側面電極5a、5bをスクリーン印刷により形成
し、また入,出力電極6bに接続された側面電極5Cを
形成する。
によって接続された導通電極6a、入,出力電極6bを
スクリーン印刷し、この表面に絶縁グレーズを塗布して
絶縁層7を形成し、これを交互に形成して多層回路基板
1を形成する0次に、この多層回路基板1の各側辺縁部
を切断線Aに沿って積層方向にブレイク(カット)する
、これにより、上記多層回路基板lの側面1aには、各
導通電極5a、入,出力電極6bの端面が露出すること
になる(第3図(bl参照)0次に、上記多層回路基板
1の側面1aに上記露出している導通電極6a同士を接
続する側面電極5a、5bをスクリーン印刷により形成
し、また入,出力電極6bに接続された側面電極5Cを
形成する。
このように本実施例の多層混成集積回路基板1によれば
、第1〜第3厚膜回路パターン2a、2b、2cに接続
された導通電極6aを、多層回路基板1の側端面1aに
導出し、この各導通電極6a同士を側面電極5a、5b
で接続したので、こノ側面電極5a、5bがスルーホー
ルとして作用する。従って、従来のスルーホールは不要
になり、このスルーホールの配置位置の設定等による配
線形状の複雑化の問題を解除できる。この場合、複雑な
回路パターンが形成された同一層内における回路パター
ンの簡略化、および回路基板の最上面及び最下面間の接
続における簡略化が可能である。
、第1〜第3厚膜回路パターン2a、2b、2cに接続
された導通電極6aを、多層回路基板1の側端面1aに
導出し、この各導通電極6a同士を側面電極5a、5b
で接続したので、こノ側面電極5a、5bがスルーホー
ルとして作用する。従って、従来のスルーホールは不要
になり、このスルーホールの配置位置の設定等による配
線形状の複雑化の問題を解除できる。この場合、複雑な
回路パターンが形成された同一層内における回路パター
ンの簡略化、および回路基板の最上面及び最下面間の接
続における簡略化が可能である。
また、入,出力電極6bに側面電極5Cを接続形成した
ので、上記多層回路基板1をプリント基板上に実装する
場合は上記入,出力端子としての側面電極5Cを外部配
線に直接半田付けにより、あるいはボンディングワイヤ
により接続できるから、SMD化ができ、実装スペース
を縮小できる。
ので、上記多層回路基板1をプリント基板上に実装する
場合は上記入,出力端子としての側面電極5Cを外部配
線に直接半田付けにより、あるいはボンディングワイヤ
により接続できるから、SMD化ができ、実装スペース
を縮小できる。
さらに、本実施例の多層回路基板1は、金属端子を不要
にできたことから、従来の電極ランドを設ける必要がな
く、しかも入,出力電極6bを多層回路基板1のいずれ
の側面1aにも導出することができる。その結果、電極
ランドに接続するための導出パターンの引き回しやスル
ーホールを形成するための問題等を解消できるから、そ
れだけ回路配線を簡略化でき、多層回路基板を小型化で
きる。さらにまた、従来の樹脂外装を省略できた分だけ
製造工程を省略でき、生産性を向上できる。
にできたことから、従来の電極ランドを設ける必要がな
く、しかも入,出力電極6bを多層回路基板1のいずれ
の側面1aにも導出することができる。その結果、電極
ランドに接続するための導出パターンの引き回しやスル
ーホールを形成するための問題等を解消できるから、そ
れだけ回路配線を簡略化でき、多層回路基板を小型化で
きる。さらにまた、従来の樹脂外装を省略できた分だけ
製造工程を省略でき、生産性を向上できる。
なお、上記実施例では側面電極5a、5bによりスルー
ホールを、また側面電極5Cにより金属端子を両方とも
不要にした例を説明したが、本発明では、いずれか一方
の側面電極のみを設けてスルーホール又は金属端子のい
ずれか一方のみを不要にしてもよい。
ホールを、また側面電極5Cにより金属端子を両方とも
不要にした例を説明したが、本発明では、いずれか一方
の側面電極のみを設けてスルーホール又は金属端子のい
ずれか一方のみを不要にしてもよい。
以上のように本発明に係る多層混成集積回路基板によれ
ば、各回路パターンの導出パターンを多層回路基板の側
面に導出し、この導通電極同士を側面電極で接続したの
で、又は入,出力電極に側面電極を接続してこれを外部
端子として作用させたので、配線面積を縮小して回路基
板を小型化できるとともに、金属端子を不要にして表面
実装化を実現できる効果がある。
ば、各回路パターンの導出パターンを多層回路基板の側
面に導出し、この導通電極同士を側面電極で接続したの
で、又は入,出力電極に側面電極を接続してこれを外部
端子として作用させたので、配線面積を縮小して回路基
板を小型化できるとともに、金属端子を不要にして表面
実装化を実現できる効果がある。
第1図ないし第3図は本発明の一実施例による多層混成
集積回路基板を説明するための図であり、第1図はその
一部平面図、第2図(al及び山)はそれぞれその正面
図、断面側面図、第3図(al及び伽)はそれぞれその
製造方法を説明するための平面図。 正面図、第4図(a)及び偽)はそれぞれ従来の多層混
成集積回路基板を示す平面図、断面側面図である。 図において、1は多層混成集積回路基板、laは側端面
、2a〜2cは第1〜第3厚膜回路パターン、3は回路
基板、4a〜4eは第1〜第5接続電極、5a〜5cは
側面電極、6は絶縁層である。 特許出願人 株式会社 村田製作所 代理人 弁理士 下 市 努 第1図 第4図
集積回路基板を説明するための図であり、第1図はその
一部平面図、第2図(al及び山)はそれぞれその正面
図、断面側面図、第3図(al及び伽)はそれぞれその
製造方法を説明するための平面図。 正面図、第4図(a)及び偽)はそれぞれ従来の多層混
成集積回路基板を示す平面図、断面側面図である。 図において、1は多層混成集積回路基板、laは側端面
、2a〜2cは第1〜第3厚膜回路パターン、3は回路
基板、4a〜4eは第1〜第5接続電極、5a〜5cは
側面電極、6は絶縁層である。 特許出願人 株式会社 村田製作所 代理人 弁理士 下 市 努 第1図 第4図
Claims (1)
- (1) 回路基板の表面に回路パターンと絶縁層とを交
互に厚膜印刷により形成してなる多層混成集積回路基板
において、上記各回路パターン同士を接続する導通電極
又は入,出力電極の少なくとも一方を導出パターンによ
り回路基板の側端面に導出し、該集積回路基板の側面に
、上記導出された電極に接続された側面電極を形成した
ことを特徴とする多層混成集積回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6170688A JPH01233794A (ja) | 1988-03-14 | 1988-03-14 | 多層混成集積回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6170688A JPH01233794A (ja) | 1988-03-14 | 1988-03-14 | 多層混成集積回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01233794A true JPH01233794A (ja) | 1989-09-19 |
Family
ID=13178945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6170688A Pending JPH01233794A (ja) | 1988-03-14 | 1988-03-14 | 多層混成集積回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01233794A (ja) |
-
1988
- 1988-03-14 JP JP6170688A patent/JPH01233794A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2682477B2 (ja) | 回路部品の実装構造 | |
US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
US6372985B1 (en) | Package for electronic components | |
EP1160859A2 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture | |
JPH10289837A (ja) | 積層電子部品 | |
US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
GB2028584A (en) | Mounting and connector unit | |
JPH06260368A (ja) | コンデンサおよびシールドケース | |
US6922129B2 (en) | High-work-efficiency multilayered circuit board | |
JPH03156905A (ja) | 積層形コンデンサを用いた電子部品 | |
JP3426988B2 (ja) | 多数個取り配線基板 | |
JPH05327222A (ja) | セラミック多層配線基板 | |
JPH01233794A (ja) | 多層混成集積回路基板 | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
JPH08191186A (ja) | 多層配線基板 | |
JP2943773B2 (ja) | Icパッケージ | |
JPH0677623A (ja) | 電子回路装置とその製造方法 | |
JPH01233793A (ja) | 多層混成集積回路基板 | |
JPH0722730A (ja) | 複合電子部品 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPH09307202A (ja) | 混成集積回路 | |
JPS62200788A (ja) | 多層プリント板 | |
JP2000114100A (ja) | 多連型電子部品 | |
JPH05167202A (ja) | フレックスリジット基板 | |
JPH0371743B2 (ja) |