JPH01231446A - Bit error rate measuring instrument for tdma channel - Google Patents

Bit error rate measuring instrument for tdma channel

Info

Publication number
JPH01231446A
JPH01231446A JP5740988A JP5740988A JPH01231446A JP H01231446 A JPH01231446 A JP H01231446A JP 5740988 A JP5740988 A JP 5740988A JP 5740988 A JP5740988 A JP 5740988A JP H01231446 A JPH01231446 A JP H01231446A
Authority
JP
Japan
Prior art keywords
signal
signals
bit error
bit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5740988A
Other languages
Japanese (ja)
Inventor
Shigeru Otsuka
茂 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5740988A priority Critical patent/JPH01231446A/en
Publication of JPH01231446A publication Critical patent/JPH01231446A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To measure the bit error rate by comparing and collating a pseudo random signal included in a data part of a burst signal received and inputted by a reception station with a generated pseudo random signal bit by bit. CONSTITUTION:A transmission station sends the plural kinds of burst signals comprising each set of plural kinds of start signals and plural kinds of pseudo random (PN) signals corresponding one by one to them from data generating sections 1-3. In detecting the start signals of plural kinds by start signal detectors 101-103, the reception station uses PN signal generators 111-113 generate plural kinds of PN signals corresponding one by one to the plural kinds of start signals and compares and collates the received PN signals. Thus, even with the presence of hardware constitution generating a bit error in a specific bit pattern as a reception station equipment, the effect is minimized. Thus, it is possible to measure a bit error rate.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、時分割多元接続(TDMA)方式で情報を伝
送するT D、M A回線の伝送品質を評価するのに用
いるTDMA回線のビット誤り率測定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention provides information on bits of a TDMA line used to evaluate the transmission quality of a TD, MA line that transmits information using a time division multiple access (TDMA) method. The present invention relates to an error rate measuring device.

(従来の技術) 周知のように、ディジタル無線回線の伝送品質の評価は
ビット誤り率(BER)によって行われるが、PCM回
線でのBERの測定は送信側から擬似ランダム信号(P
N信号と略記する)を送信し、受信側に設けられた送信
側と同じPN信号を発生するPN信号発生器の出力と、
受信側で再生された受信PN信号とを比較照合し、一定
時間(ビット数)の間のビット誤り数を計数することに
よって行われている。
(Prior Art) As is well known, the transmission quality of a digital wireless line is evaluated by the bit error rate (BER), but the BER measurement in a PCM line is performed using a pseudo-random signal (P
an output of a PN signal generator provided on the receiving side that generates the same PN signal as that on the transmitting side;
This is done by comparing and collating the received PN signal reproduced on the receiving side and counting the number of bit errors during a certain period of time (number of bits).

ところで、近年、衛星通信のみならず地上通信系におい
ても多方向多重無線通信回線のような時分割多元接続(
TDMA)方式を用いた無線回線が普及してきており、
このようなTDMA回線の回線品質の評価を行うことが
必要となっている。
By the way, in recent years, not only satellite communications but also terrestrial communication systems have been using time division multiple access (time division multiple access) such as multidirectional multiplex wireless communication lines.
Wireless lines using the TDMA (TDMA) system are becoming widespread,
It is necessary to evaluate the line quality of such TDMA lines.

TDMA回線は、第3図に示すように1伝送フレームが
複数のタイムスロットからなり、送信局は、このタイム
スロットにバースト信号を挿入して送信する。バースト
信号はキャリヤ再生およびビット同期に用いられるプリ
アンブル部Pと、同期の確認および送信局の識別を行う
ための特定の符号列からなるスタート信号(ユニークワ
ードとも呼ばれる)が挿入されるスタート符号部Sと、
伝送する情報(データバースト)が挿入されろデータ部
りとで構成される0通常、受信局ではスタート信号を検
出確認してからデータ部りの内容を受信出力に送出し、
スタート信号が正しく検出されないときは受信出力を送
出しないように構成される。
In a TDMA line, one transmission frame consists of a plurality of time slots as shown in FIG. 3, and a transmitting station inserts a burst signal into the time slots and transmits the signals. The burst signal consists of a preamble section P used for carrier recovery and bit synchronization, and a start code section S into which a start signal (also called a unique word) consisting of a specific code string for confirming synchronization and identifying the transmitting station is inserted. and,
Normally, the receiving station detects and confirms the start signal, then sends the contents of the data section to the receiving output, where the information to be transmitted (data burst) is inserted.
The device is configured not to send out the reception output when the start signal is not detected correctly.

即ち、TDMA回線のBERを測定する場合、前記した
PCM回線で採用されている方式をそのまま踏襲すると
、受信局ではあるバースト信号のスタート信号に誤りが
発生するとそれに続くデータバーストがそっくり欠落し
、データバーストに異常がなくても多数の誤りがあった
ものとして計数されるという問題点がある。このことは
無線回線の状況にほとんど変化がなくても測定データに
大きな変動が生ずるということであり、無線回線の品質
評価という目的には不適当である。
In other words, when measuring the BER of a TDMA line, if the method used in the PCM line described above is followed as is, if an error occurs in the start signal of a certain burst signal at the receiving station, the following data burst will be completely lost, and the data will be lost. There is a problem in that even if there is no abnormality in the burst, it is counted as having many errors. This means that large fluctuations occur in the measured data even if there is almost no change in the condition of the radio link, and this is inappropriate for the purpose of evaluating the quality of the radio link.

そこで、従来のTDMA回線のビット誤り率測定方式で
は、送信局はデータ部に同一パターンの擬似ランダム信
号を挿入したバースト信号を毎伝送フレームの所定タイ
ムスロットにて順次送信する。そして1、受信局にスタ
ート信号が正しく検出されなかったバースト信号のデー
タ部のデータバーストを測定対象から除外する除外手段
を設け、TDMA回線の実情に適合させるようにしてい
る。
Therefore, in the conventional TDMA line bit error rate measurement method, a transmitting station sequentially transmits a burst signal in which a pseudo-random signal of the same pattern is inserted into the data portion in a predetermined time slot of each transmission frame. 1. An exclusion means is provided at the receiving station to exclude data bursts in the data portion of burst signals whose start signals have not been correctly detected from the measurement target, in order to adapt to the actual situation of the TDMA line.

(発明が解決しようとする課題) しかしながら、従来のTDMA回線のビット誤り率測定
方式にあっては、各バースト信号のデータ部が同一パタ
ーンからなる擬似ランダム信号であるので、ビット誤り
の発生形態が受信局装置のハードウェア構成に左右され
る可能性がある。
(Problem to be Solved by the Invention) However, in the conventional bit error rate measurement method for TDMA lines, the data portion of each burst signal is a pseudo-random signal consisting of the same pattern, so the form of bit error occurrence is This may depend on the hardware configuration of the receiving station device.

そうすると試験による誤り率測定値は実際の通信時にお
けるものとは異なることとなり、TDMA回線の伝送品
質を正確に把握できないという問題点がある。
In this case, the error rate measurement value from the test will be different from that during actual communication, and there is a problem that the transmission quality of the TDMA line cannot be accurately determined.

本発明は、このような従来の問題点に鑑みなされたもの
で、その目的は、受信局装置のハードウェア構成への依
存度を少なくして実情に則したビット誤り率の測定をな
し得るTDMA回線のとット誤り率測定装置を提供する
ことにある。
The present invention has been made in view of these conventional problems, and its purpose is to provide a TDMA system that can measure the bit error rate in accordance with the actual situation by reducing the dependence on the hardware configuration of the receiving station device. An object of the present invention is to provide a line hit error rate measuring device.

(課題を解決するための手段) 前記目的を達成するために、本発明のTDMA回線のビ
ット誤り率測定装置は次の如き構成を有する。
(Means for Solving the Problems) In order to achieve the above object, a bit error rate measuring device for a TDMA line according to the present invention has the following configuration.

即ち、本発明のTDMA回線のビット誤り率測定装置は
、送信局は、複数種類のスタート信号それぞれ゛を発生
するスタート信号発生手段と; 前記複数種類のスター
ト信号それぞれと1対1に対応付けられた複数種類の擬
似ランダム信号のそれぞれを発生する擬似ランダム信号
発生手段と:時間的にプリアンブル部とスタート符号部
とデータ部の順序で構成されるバースト信号であって前
記複数種類のスタート信号の中の1つをスタート符号部
に挿入しそのスタート信号に対応する1つの擬似ランダ
ム信号をデータ部に挿入した複数種類のバースト信号を
任意の順序でTDMA (時分割多元接続)回線のタイ
ムスロットに送出させる送信制御手段と: を備え、か
つ、受信局は、受信入力した各バースト信号から前記複
数種類のスタート信号の中の1つをそれぞれ検出するス
タート信号検出手段と; 前記スタート信号検出手段の
検出出力に応答して送信局の動作クロックと同一周波数
のクロック信号を発生するクロック信号発生手段と; 
前記スタート信号検出手段の検出出力に応答してその検
出したスタート信号に対応した擬似ランダム信号であっ
て前記送信局で発生するものと同一のものを前記クロッ
ク信号に従って発生する擬似ランダム信号発生手段と;
 受信入力した各バースト信号のデータ部に含まれる擬
似ランダム信号と前記発生された擬似ランダム信号との
ビット単位の比較照合を行う比較手段と:前記クロック
信号に従って動作をし前記比較手段の出力であるビット
誤り数を計数するビット誤り数計数手段と; 前記クロ
ック信号のクロック数を計数するクロック計数手段と;
 を備えていることを特徴とするものである。
That is, in the TDMA line bit error rate measuring device of the present invention, the transmitting station includes a start signal generating means for generating each of a plurality of types of start signals; pseudo-random signal generating means for generating each of a plurality of types of pseudo-random signals: a burst signal consisting of a preamble part, a start code part, and a data part in the order of time, which is a burst signal among the plurality of types of start signals; One of the burst signals is inserted into the start code part and one pseudo-random signal corresponding to the start signal is inserted into the data part, and multiple types of burst signals are sent to the time slot of the TDMA (time division multiple access) line in any order. and a start signal detection means for detecting one of the plurality of types of start signals from each received burst signal; clock signal generating means for generating a clock signal having the same frequency as the operating clock of the transmitting station in response to the output;
Pseudo-random signal generating means for generating a pseudo-random signal corresponding to the detected start signal, which is the same as that generated at the transmitting station, in response to the detection output of the start signal detecting means, in accordance with the clock signal; ;
Comparing means for performing a bit-by-bit comparison between a pseudo-random signal included in the data portion of each received burst signal and the generated pseudo-random signal: operating in accordance with the clock signal and outputting the output of the comparing means. Bit error number counting means for counting the number of bit errors; Clock counting means for counting the number of clocks of the clock signal;
It is characterized by having the following.

(俸 用) 次に、前記の如く構成される本発明のTDMA回線のビ
ット誤り率測定装置の作用を説明する。
(For Salary) Next, the operation of the TDMA line bit error rate measuring device of the present invention configured as described above will be explained.

送信局は、バースト信号ごとにそのデータ部に挿入する
擬似ランダム信号の内容を異ならしめて送信する。擬似
ランダム信号の識別はこれに前置されるスタート信号の
内容によって行えるようになっているので、受信局は受
信入力したバースト信号からスタート信号を検出し、そ
の検出したスタート信号に対応した擬似ランダム信号を
発生させる。この擬似ランダム信号のクロック周波数は
送信側と同一である。なお、スタート信号不検出の場合
には以上の動作は行わない、これはTDMAUiJ線の
実情を考慮したものである。そして、受信局では受信入
力したバースト信号のデータ部に含まれる擬似ランダム
信号と前記発生させた擬(以ランダム信号とのビット単
位の比較照合を行い、ビット誤り数計数手段とクロック
計数手段の各出力の比からビット誤り率が得られる。
The transmitting station inserts a different pseudorandom signal into the data portion of each burst signal and transmits the signal. Pseudo-random signals can be identified by the contents of the start signal that precedes them, so the receiving station detects the start signal from the burst signal it receives and generates a pseudo-random signal corresponding to the detected start signal. generate a signal. The clock frequency of this pseudo-random signal is the same as that on the transmitting side. Note that if the start signal is not detected, the above operation is not performed; this is done in consideration of the actual situation of the TDMAUiJ line. Then, at the receiving station, the pseudorandom signal included in the data part of the received burst signal and the generated pseudorandom signal are compared bit by bit, and each of the bit error number counting means and the clock counting means The bit error rate is obtained from the ratio of the outputs.

ここに、受信局は、複数種類の擬似ランダム信号を扱う
ので、受信局装置として特定ビットパターンでビット誤
りを生ずるようなハードウェア構成のものがあってもそ
の影響を最小限度に抑圧しTDMA回線の実情に則した
ビット誤り率の測定をなし得ることになる。
Here, since the receiving station handles multiple types of pseudo-random signals, even if the receiving station equipment has a hardware configuration that causes bit errors in a specific bit pattern, the influence of this can be suppressed to a minimum and the TDMA line Therefore, the bit error rate can be measured in accordance with the actual situation.

(実 施 例) 以下、本発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例に係る送信局の構成例、第2
図は本発明の一実施例に係る受信局の構成例を示す。
FIG. 1 shows an example of the configuration of a transmitting station according to an embodiment of the present invention;
The figure shows an example of the configuration of a receiving station according to an embodiment of the present invention.

第1図において、1は第1のデータ発生器、2は第2の
データ発生器、3は第Nのデータ発生器、4はオア(O
R)回路、5は制御回路、6はタイミング発生回路であ
り、N個のデータ発生器(1゜2、・・・、3)は第1
(第2〜第N)のスタート信号発生器(11,21,・
・・、31)と第1(第2〜第N)のPN信号発生器(
12,22,・・・、32)とで構成される。
In FIG. 1, 1 is a first data generator, 2 is a second data generator, 3 is an N-th data generator, and 4 is an OR (O
R) circuit, 5 is a control circuit, 6 is a timing generation circuit, and N data generators (1°2, . . . , 3) are the first
(2nd to Nth) start signal generators (11, 21, .
..., 31) and the first (second to Nth) PN signal generator (
12, 22, ..., 32).

タイミング発生回路6は、第3図に示す1伝送フレーム
の所定タイムスロットTSNを示すタイミンク信号を発
生し、それを制御回路5へ与える。
Timing generation circuit 6 generates a timing signal indicating a predetermined time slot TSN of one transmission frame shown in FIG. 3, and supplies it to control circuit 5.

制御回路5は、前記タイミング信号に応答して、N個の
データ発生器(1,2,・・・、3)を制即しそれらの
番号順にあるいはランダムな順序で信号送出を行わせる
。各データ発生器においては、まずバースト信号のプリ
アンブル部Pの開始位置付近でスタート信号発生器が駆
動され、次いでバースト信号のデータ部りの所定位置で
PN信号発生器が駆動される。スタート信号発生器(1
1,21、・・・、31)は前記プリーアンプル部Pに
挿入する信号とスタート符号部Sに挿入するスタート信
号を発生する。また、PN信号発生器(12,22、・
・・、32)は所定符号長のPN信号を発生する。
In response to the timing signal, the control circuit 5 controls the N data generators (1, 2, . . . , 3) to transmit signals in numerical order or in random order. In each data generator, the start signal generator is first driven near the start position of the preamble portion P of the burst signal, and then the PN signal generator is driven at a predetermined position of the data portion of the burst signal. Start signal generator (1
1, 21, . . . , 31) generate a signal to be inserted into the preamplifier section P and a start signal to be inserted into the start code section S. In addition, the PN signal generator (12, 22, ・
, 32) generates a PN signal of a predetermined code length.

即ち、各データ発生器は、プリアンブル部Pとスタート
符号部Sとデータ部りとからなるバースト信号を制御部
5が指定する所定タイムスロットTSNのタイミングで
発生する。このバースト信号はOR回路4を介して伝送
系へ送出される。
That is, each data generator generates a burst signal consisting of a preamble section P, a start code section S, and a data section at the timing of a predetermined time slot TSN designated by the control section 5. This burst signal is sent to the transmission system via the OR circuit 4.

斯くして、毎伝送フレームの所定タイムスロツトTSN
にてビット誤り率測定用のバースト信号が送信されるこ
とになる。従って、タイミング発生回路6と制御回路5
およびOR回路4は全体として送信制御手段を構成する
Thus, the predetermined time slot TSN of every transmission frame
A burst signal for bit error rate measurement will be transmitted. Therefore, the timing generation circuit 6 and the control circuit 5
and OR circuit 4 collectively constitute transmission control means.

ここに、N個のスタート信号発生器のそれぞれで発生す
るスタート信号はその内容が互いに異なるものである。
Here, the start signals generated by each of the N start signal generators have different contents.

具体的に言えば、N個のスタート信号のそれぞれは、受
信局で相互に誤って受信検出されビット誤り率測定に影
響を与えるのを防止するに充分な符号間距離を有した互
いに異なる一定符号長の信号である。また、PN信号発
生器は、例えば7段のシフトレジスタからなるm系列の
線形符号発生器を用い、それが出力する(2’−1)ビ
ットの符号に1ビツトの“0” (又は“1”)を付加
した128ビツトの符号の繰り返しからなるPN信号を
発生するが、N個のPN信号発生器(12,22,・・
・、32)のそれぞれで発生するPN信号も互いに異な
る内容のものである。
Specifically, each of the N start signals is a fixed code that is different from each other and has a sufficient inter-symbol distance to prevent each other from being mistakenly detected at the receiving station and affecting the bit error rate measurement. This is a long signal. The PN signal generator uses an m-sequence linear code generator consisting of, for example, seven stages of shift registers, and outputs a (2'-1) bit code with 1 bit "0" (or "1"). ”) is generated by repeating a 128-bit code, but N PN signal generators (12, 22, . . .
. , 32) also have different contents.

そして、第1のスタート信号発生器11が発生するスタ
ート信号は第1のPN信号発生器12が発生するPN信
号と1対1に対応付けられているのであり、この関係は
N個のデータ発生器において同様である。
The start signal generated by the first start signal generator 11 has a one-to-one correspondence with the PN signal generated by the first PN signal generator 12, and this relationship holds true for N data generation. The same is true for vessels.

次に、第2図において、101は第1のスタート信号検
出器、102は第2のスタート信号検出器、103は第
Nのスタート信号検出器、111は第1のPN信号発生
器、112は第2のPN信号発生器、113は第NのP
N信号発生器、121はオア(OR)回路、122は比
較手段としての排他的論理和回路、123はビット誤り
数カウンタ、124はオア(OR)回路、125はクロ
ック信号発生器、126はクロックカウンタである。
Next, in FIG. 2, 101 is a first start signal detector, 102 is a second start signal detector, 103 is an N-th start signal detector, 111 is a first PN signal generator, and 112 is a first start signal detector. a second PN signal generator, 113 is the Nth P
N signal generator, 121 is an OR circuit, 122 is an exclusive OR circuit as comparison means, 123 is a bit error counter, 124 is an OR circuit, 125 is a clock signal generator, 126 is a clock It is a counter.

受信入力したバースト信号100は排他的論理和回路1
22の一方の入力となるとともに、N個のスタート信号
検出器(101,102,・・・、103)の入力とな
っている。
The received burst signal 100 is sent to the exclusive OR circuit 1
22, and also serves as an input to N start signal detectors (101, 102, . . . , 103).

N個のスタート信号検出器(101,102゜・・・、
103)のそれぞれはバースト信号100のスタート符
号部に挿入されている対応するスタート信号を検出する
もので、正しくスタート信号が検出できたときに対応す
るPN信号発生器(111,112,・・・、113)
に起動信号を出力するとともに、これらN個の起動信号
はOR回路124を介してクロック信号発生器125に
入力する。
N start signal detectors (101, 102°...,
103) detects the corresponding start signal inserted in the start code part of the burst signal 100, and when the start signal is correctly detected, the corresponding PN signal generator (111, 112, . . . , 113)
At the same time, these N activation signals are input to the clock signal generator 125 via the OR circuit 124.

クロック信号発生器125は、N個の起動信号を受けて
送信側の動作クロックと同一周波数のクロック信号を発
生し、それをN個のPN信号発生器<111,112.
・・・、113)とビット誤り数カウンタへ出力する。
The clock signal generator 125 receives the N activation signals, generates a clock signal having the same frequency as the operating clock on the transmitting side, and transmits the clock signal to the N PN signal generators <111, 112 .
..., 113) is output to the bit error counter.

つまり、クロック信号発生器125では、N個のスター
ト信号検出器(10f、102.・・・、103)の全
てが正しくスタート信号を検出できたときは、連続した
毎伝送フレームの所定タイムスロットTSNでクロック
信号を発生するが、正しくスタート信号を検出できなか
ったときは対応する所定タイムスロットTSNでのクロ
ック信号の発生は行わないのである。
In other words, in the clock signal generator 125, when all of the N start signal detectors (10f, 102, . . . , 103) can correctly detect the start signal, the predetermined time slot TSN of each consecutive transmission frame is However, if the start signal cannot be detected correctly, the clock signal is not generated at the corresponding predetermined time slot TSN.

なお、ここで発生するクロック信号はクロックカウンタ
126で計数される。
Note that the clock signal generated here is counted by a clock counter 126.

N個のPN信号発生器(111,112,・・・。N PN signal generators (111, 112, . . .

113)のそれぞれは送信側における同一名称のものと
同一内容のPN信号を発生するものである。
113) each generates a PN signal with the same content as the one with the same name on the transmitting side.

例えば、第1のPN信号発生器111は、対応する第1
のスタート信号検出器101から駆動信号が入力すると
、クロック信号発生器125からのクロック信号に従っ
て送信側と同一の第1のPN信号を発生する。これらN
個のPN符号発生器(111,112,・・・、113
)の出力はOR回路121を介して排他的論理和回路1
22の他方の入力となる。
For example, the first PN signal generator 111
When a drive signal is input from the start signal detector 101, the first PN signal, which is the same as that on the transmitting side, is generated in accordance with the clock signal from the clock signal generator 125. These N
PN code generators (111, 112,..., 113
) is sent to the exclusive OR circuit 1 via the OR circuit 121.
This is the other input of 22.

排他的論理和回路122は、両人力、即ち、受信入力し
た各バースト信号100のデータ部に含まれるPN信号
と前記発生されたPN信号とのビット単位の比較照合を
行い、両者が相違すれば“1”パルスを発生する。ここ
で発生する゛°1゛′パルスの個数がビット誤り数であ
ってビット誤り数カウンタ123で計数される。
The exclusive OR circuit 122 performs a bit-by-bit comparison between the PN signal included in the data portion of each received burst signal 100 and the generated PN signal, and if the two differ. Generates a “1” pulse. The number of "°1" pulses generated here is the number of bit errors and is counted by a bit error number counter 123.

斯くして、ビット誤り数カウンタ123の計数出力とク
ロックカウンタ1.26の計数出力の比を計算すればB
ERの測定値が得られる。
In this way, if we calculate the ratio of the count output of the bit error number counter 123 and the count output of the clock counter 1.26, we get B.
A measurement of ER is obtained.

以上の説明から明らかなように、スタート信号にビット
誤りが発生したときには、クロック信号発生器125が
動作しないため、見掛けのビット誤りが発生するデータ
部を除外してビット誤りを計数し、さらに送信局から送
出される複数の種類のバースト信号もいかなる順番でも
受信局において受信し、ビット誤りを計数することがで
き、無線回線の実態を反映したBERを測定することが
できる。
As is clear from the above explanation, when a bit error occurs in the start signal, the clock signal generator 125 does not operate, so the data section in which the apparent bit error occurs is excluded, the bit errors are counted, and the bit errors are further transmitted. Multiple types of burst signals sent from the station can be received at the receiving station in any order, bit errors can be counted, and the BER that reflects the actual condition of the wireless link can be measured.

なお、スタート信号の構成であるが、一定符号長の全て
を単位として互いに内容が異なる複数種類のスタート信
号とする場合(前述した実施例)、一定符号長を2分し
前部のビットパターンは同一で後部のビットパターンを
PN信号を特定するコードとする場合、一定符号長のビ
ットパターンは同一で、これにPN信号を特定するコー
ドを付加したものとする場合、等各種の構成方法が考え
られる。
Regarding the structure of the start signal, if multiple types of start signals with different contents are used for each unit of a certain code length (as in the above-mentioned embodiment), the certain code length is divided into two and the bit pattern of the front part is Various configuration methods can be considered, such as if the same bit pattern at the end is used as a code to specify the PN signal, or if the bit pattern with a constant code length is the same and a code to specify the PN signal is added to it. It will be done.

(発明の効果) 以上詳細に説明したように、本発明のTDMA回線のビ
ット誤り率測定装置によれば、送信局は複数種類のスタ
ート信号とこれらと1対1に対応する複数種類の擬似ラ
ンダム信号との各組からなる複数種類のバースト信号を
送信し、受信局では複数種類のスタート信号を検出する
とその複数種類のスタート信号と1対1に対応する複数
種類の擬似ランダム信号を発生し、これと受信した擬似
ランダム信号と比較照合するように構成したので、受信
局装置として特定ビットパターンでビット誤りを生ずる
ようなハードウェア構成のものがあってもその影響を最
小限度に抑圧しTDMA回線の実情に則したビット誤り
率の測定をなし得る効果がある。
(Effects of the Invention) As described in detail above, according to the TDMA line bit error rate measuring device of the present invention, the transmitting station receives multiple types of start signals and multiple types of pseudo-random signals that correspond one-to-one to these. A plurality of types of burst signals consisting of each pair with a signal are transmitted, and when a plurality of types of start signals are detected at a receiving station, a plurality of types of pseudo-random signals are generated in one-to-one correspondence with the plurality of types of start signals, Since the configuration is configured to compare and match this with the received pseudorandom signal, even if the receiving station equipment has a hardware configuration that causes bit errors in a specific bit pattern, the influence of this can be minimized and the TDMA line This has the effect of making it possible to measure the bit error rate in accordance with the actual situation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は本発明の一実施例に係るTDMA
無線回線のビット誤り率測定装置を示し、第1図は送信
局の構成ブロック図、第2図は受信局の構成ブロック図
、第3図はTDMA回線のタイムスロットに挿入される
バースト信号のフォーマット図である。 1・・・・・・第1のデータ発生器、 2・・・・・・
第2のデータ発生器、 3・・・・・・第Nのデータ発
生器、4・・・・・・オア(OR)回路、 5・・・・
・・制御回路、6・・・・・・タイミング発生回路、 
 11・・・・・・第1のスタート信号発生器、  1
2・・・・・・第1のPN信号発生器、 21・・・・
・・第2のスタート信号発生器、22・・・・・・第2
のPN信号発生器、 31・・・・・・第Nのスタート
信号発生器、 32・・・・・・第NのPN信号発生器
、 100・・・・・・受信入力したバースト信号、 
101・・・・・・第1のスタート信号検出器、102
・・・・・・第2のスタート信号検出器、  103・
・・・・・第Nのスタート信号検出器、 111・・・
・・・第1のPN信号発生器、 112・・・・・・第
2のPN信号発生器、 113・・・・・・第3のPN
信号発生器、121・・・・・・オア(OR)回路、 
122・・・・・・排他的論理和回路、 123・・・
・・・ビット誤り数カウンタ、 124・・・・・・オ
ア(OR)回路、 125・・・・・・クロック信号発
生器、  126・・・・・・クロックカウンタ。 代理人 弁理士  八 幡  義 博 慕 / 図 TDMA回干良の、各り4AIJJJ−+=神入シにる
バースト信号め構成イ祠椿3 図
FIGS. 1 and 2 show TDMA according to an embodiment of the present invention.
A radio line bit error rate measuring device is shown, in which Figure 1 is a block diagram of the configuration of a transmitting station, Figure 2 is a block diagram of the configuration of a receiving station, and Figure 3 is a format of a burst signal inserted into a time slot of a TDMA line. It is a diagram. 1...First data generator, 2...
2nd data generator, 3... Nth data generator, 4... OR circuit, 5...
...control circuit, 6...timing generation circuit,
11...First start signal generator, 1
2...First PN signal generator, 21...
...Second start signal generator, 22...Second
31... Nth start signal generator, 32... Nth PN signal generator, 100... Received input burst signal,
101...First start signal detector, 102
...Second start signal detector, 103.
...Nth start signal detector, 111...
...first PN signal generator, 112...second PN signal generator, 113...third PN
Signal generator, 121...OR circuit,
122...Exclusive OR circuit, 123...
... Bit error number counter, 124 .... OR circuit, 125 .... Clock signal generator, 126 .... Clock counter. Agent Patent Attorney Yoshihiro Hachiman / FigureTDMA time, each 4AIJJJ-+=Kamiiri Shiniru burst signal configuration Ijitsubaki 3 Figure

Claims (1)

【特許請求の範囲】[Claims] 送信局は、複数種類のスタート信号それぞれを発生する
スタート信号発生手段と;前記複数種類のスタート信号
それぞれと1対1に対応付けられた複数種類の擬似ラン
ダム信号のそれぞれを発生する擬似ランダム信号発生手
段と;時間的にプリアンブル部とスタート符号部とデー
タ部の順序で構成されるバースト信号であって前記複数
種類のスタート信号の中の1つをスタート符号部に挿入
しそのスタート信号に対応する1つの擬似ランダム信号
をデータ部に挿入した複数種類のバースト信号を任意の
順序でTDMA(時分割多元接続)回線のタイムスロッ
トに送出させる送信制御手段と;を備え、かつ、受信局
は、受信入力した各バースト信号から前記複数種類のス
タート信号の中の1つをそれぞれ検出するスタート信号
検出手段と;前記スタート信号検出手段の検出出力に応
答して送信局の動作クロックと同一周波数のクロック信
号を発生するクロック信号発生手段と;前記スタート信
号検出手段の検出出力に応答してその検出したスタート
信号に対応した擬似ランダム信号であって前記送信局で
発生するものと同一のものを前記クロック信号に従って
発生する擬似ランダム信号発生手段と;受信入力した各
バースト信号のデータ部に含まれる擬似ランダム信号と
前記発生された擬似ランダム信号とのビット単位の比較
照合を行う比較手段と;前記クロック信号に従つて動作
をし前記比較手段の出力であるビット誤り数を計数する
ビット誤り数計数手段と;前記クロック信号のクロック
数を計数するクロック計数手段と;を備えていることを
特徴とするTDMA回線のビット誤り率測定装置。
The transmitting station includes a start signal generating means that generates each of a plurality of types of start signals; and a pseudorandom signal generator that generates each of a plurality of types of pseudorandom signals that are in one-to-one correspondence with each of the plurality of types of start signals. Means: A burst signal consisting of a preamble part, a start code part, and a data part in the order of time, one of the plurality of types of start signals is inserted into the start code part and corresponds to the start signal. a transmission control means for transmitting multiple types of burst signals in which one pseudo-random signal is inserted into the data part in a time slot of a TDMA (time division multiple access) line in an arbitrary order; Start signal detection means for detecting one of the plurality of types of start signals from each input burst signal; and a clock signal having the same frequency as the operating clock of the transmitting station in response to the detection output of the start signal detection means. a clock signal generating means for generating a clock signal; in response to the detection output of the start signal detecting means, a pseudo random signal corresponding to the detected start signal, which is the same as that generated at the transmitting station, is generated as the clock signal; a pseudo-random signal generating means that generates a pseudo-random signal according to the clock signal; A TDMA line comprising: bit error number counting means for counting the number of bit errors which is an output of the comparing means; and clock counting means for counting the number of clocks of the clock signal. bit error rate measuring device.
JP5740988A 1988-03-11 1988-03-11 Bit error rate measuring instrument for tdma channel Pending JPH01231446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5740988A JPH01231446A (en) 1988-03-11 1988-03-11 Bit error rate measuring instrument for tdma channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5740988A JPH01231446A (en) 1988-03-11 1988-03-11 Bit error rate measuring instrument for tdma channel

Publications (1)

Publication Number Publication Date
JPH01231446A true JPH01231446A (en) 1989-09-14

Family

ID=13054847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5740988A Pending JPH01231446A (en) 1988-03-11 1988-03-11 Bit error rate measuring instrument for tdma channel

Country Status (1)

Country Link
JP (1) JPH01231446A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002152317A (en) * 2000-11-10 2002-05-24 Fujitsu Ltd Tester
US6651195B1 (en) 1998-12-17 2003-11-18 Deutsche Telekom Ag Method and system for bit error structure measurements of data transmission channels
CN101572588A (en) * 2004-02-12 2009-11-04 富士通株式会社 Transmitting apparatus with bit arrangement method
WO2013084328A1 (en) * 2011-12-08 2013-06-13 富士機械製造株式会社 Multiplex communication system, transmission device, and receiving device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6651195B1 (en) 1998-12-17 2003-11-18 Deutsche Telekom Ag Method and system for bit error structure measurements of data transmission channels
JP2002152317A (en) * 2000-11-10 2002-05-24 Fujitsu Ltd Tester
CN101572588A (en) * 2004-02-12 2009-11-04 富士通株式会社 Transmitting apparatus with bit arrangement method
WO2013084328A1 (en) * 2011-12-08 2013-06-13 富士機械製造株式会社 Multiplex communication system, transmission device, and receiving device
JPWO2013084328A1 (en) * 2011-12-08 2015-04-27 富士機械製造株式会社 Multiplexed communication system, transmitter, and receiver

Similar Documents

Publication Publication Date Title
US5727018A (en) Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver
EP0193332B1 (en) Received signal processing apparatus
US4920537A (en) Method and apparatus for non-intrusive bit error rate testing
US4357609A (en) Noncoherent two way ranging apparatus
US3760354A (en) Error rate detection system
US4868851A (en) Signal processing apparatus and method
JPH01231446A (en) Bit error rate measuring instrument for tdma channel
EP1745584B1 (en) Embedded channel analysis for rf data modem
US6636994B1 (en) Apparatus and method for examining bit values during bit error location measurements
EP1271828A1 (en) Apparatus and method for generating a checkbits for error detection using a pseudo-random sequence
US5072448A (en) Quasi-random digital sequence detector
JPS6246099B2 (en)
EP3629497B1 (en) Test apparatus and test method for testing a wireless connection using frequency hopping
JPS5837740B2 (en) Error rate measurement method for data transmission systems
JPH0119667B2 (en)
JP2751673B2 (en) Bit error rate measurement equipment for digital communication systems
JPH01297924A (en) Data transmitter
JP3365160B2 (en) Error measurement circuit
GB2243977A (en) Synchronisation apparatus
SU274152A1 (en) DEVICE FOR DETERMINATION OF DOSES ^ EC OF TRANSMISSION BINARY INFORMATION
JPH05102951A (en) Method and apparatus for identifying pulling-out of synchronism for two word sequences
JP2021119650A (en) Error rate measuring apparatus
JP3246044B2 (en) Fixed pattern error measuring device
JPH0630083A (en) Transmission characteristic measuring instrument
JPS6162255A (en) Method of measuring bit error rate of tdma circuit